JPH07142677A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH07142677A JPH07142677A JP5274793A JP27479393A JPH07142677A JP H07142677 A JPH07142677 A JP H07142677A JP 5274793 A JP5274793 A JP 5274793A JP 27479393 A JP27479393 A JP 27479393A JP H07142677 A JPH07142677 A JP H07142677A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- resistor
- silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 放熱性の向上。配線の段切れ防止。抵抗体中
の不純物の外部拡散の防止。 【構成】 シリコン基板１上にシリコン酸化膜２、３を
設け、その上に多結晶シリコン膜４を形成する。選択的
に不純物をドープして抵抗体５を形成し、多結晶シリコ
ン膜４およびシリコン酸化膜３を選択的に除去して抵抗
体５を囲む形状の開口を形成する。軽く熱酸化を行っ
て、シリコン基板１、多結晶シリコン膜４、多結晶シリ
コン抵抗体の表面に薄いシリコン酸化膜６を形成する。
シリコン酸化膜８を堆積し、抵抗体５の両端に窓開けを
行った後、Ａｌ配線９を形成する。
の不純物の外部拡散の防止。 【構成】 シリコン基板１上にシリコン酸化膜２、３を
設け、その上に多結晶シリコン膜４を形成する。選択的
に不純物をドープして抵抗体５を形成し、多結晶シリコ
ン膜４およびシリコン酸化膜３を選択的に除去して抵抗
体５を囲む形状の開口を形成する。軽く熱酸化を行っ
て、シリコン基板１、多結晶シリコン膜４、多結晶シリ
コン抵抗体の表面に薄いシリコン酸化膜６を形成する。
シリコン酸化膜８を堆積し、抵抗体５の両端に窓開けを
行った後、Ａｌ配線９を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、抵抗素子に発生する熱を抵抗素子側面よりノンドー
プ多結晶シリコンを通して半導体基板に放熱する構造を
有する抵抗素子に関する。
に、抵抗素子に発生する熱を抵抗素子側面よりノンドー
プ多結晶シリコンを通して半導体基板に放熱する構造を
有する抵抗素子に関する。
【０００２】
【従来の技術】図２（ａ）は、特開平２−２８３０５８
号公報にて提案されたこの種半導体装置の平面図であ
り、図２（ｂ）はそのＢ−Ｂ′線の断面図である。本従
来例の抵抗素子を形成するには、まず、シリコン基板１
１上に厚いシリコン酸化膜１２と薄いシリコン酸化膜１
３とを設け、薄いシリコン酸化膜１３に開口部を設け
る。次に、ノンドープ多結晶シリコン膜１４をＣＶＤ法
で堆積し、抵抗となる部分にのみボロン等の不純物をイ
オン注入法または拡散法により導入して多結晶シリコン
抵抗体１５を形成し、フォトリソグラフィ技術およびエ
ッチング技術により所定の形状の抵抗体と、その端部と
シリコン基板との間を接続するノンドープ多結晶シリコ
ン膜１４のみを残すようにパターニングする。次に、シ
リコン酸化膜１６を形成し、端子用の窓明けを行った
後、アルミニウムを被着し、これをパターニングしてＡ
ｌ配線１７を形成する。
号公報にて提案されたこの種半導体装置の平面図であ
り、図２（ｂ）はそのＢ−Ｂ′線の断面図である。本従
来例の抵抗素子を形成するには、まず、シリコン基板１
１上に厚いシリコン酸化膜１２と薄いシリコン酸化膜１
３とを設け、薄いシリコン酸化膜１３に開口部を設け
る。次に、ノンドープ多結晶シリコン膜１４をＣＶＤ法
で堆積し、抵抗となる部分にのみボロン等の不純物をイ
オン注入法または拡散法により導入して多結晶シリコン
抵抗体１５を形成し、フォトリソグラフィ技術およびエ
ッチング技術により所定の形状の抵抗体と、その端部と
シリコン基板との間を接続するノンドープ多結晶シリコ
ン膜１４のみを残すようにパターニングする。次に、シ
リコン酸化膜１６を形成し、端子用の窓明けを行った
後、アルミニウムを被着し、これをパターニングしてＡ
ｌ配線１７を形成する。
【０００３】このように形成された半導体装置では、多
結晶シリコン抵抗体１５の両端が、シリコン酸化膜１３
に設けられた開口部を介してノンドープ多結晶シリコン
膜１４によりシリコン基板１１と接続されるため、多結
晶シリコン抵抗体１５から発生した熱は、シリコン酸化
膜１３を通って放熱されるのみならず、ノンノープ多結
晶シリコン膜１４を通ってシリコン基板１１へ放熱され
る。
結晶シリコン抵抗体１５の両端が、シリコン酸化膜１３
に設けられた開口部を介してノンドープ多結晶シリコン
膜１４によりシリコン基板１１と接続されるため、多結
晶シリコン抵抗体１５から発生した熱は、シリコン酸化
膜１３を通って放熱されるのみならず、ノンノープ多結
晶シリコン膜１４を通ってシリコン基板１１へ放熱され
る。
【０００４】
【発明が解決しようとする課題】上述した従来の半導体
装置では、抵抗体の両端のみが多結晶シリコン膜を介し
て半導体基板と接続されるに過ぎなかったため、十分な
放熱効果を得ることはできなかった。特に、細長い抵抗
体や蛇行する形状の抵抗体の場合には放熱効果が不足し
てチップが過熱する恐れが生じる。また、従来例では、
多結晶シリコン抵抗体の端部、ノンドープ多結晶シリコ
ン膜の端部、シリコン酸化膜の開口部に段差が生じるた
め、その上を横切るＡｌ配線が段切れしやすいという問
題点があった。
装置では、抵抗体の両端のみが多結晶シリコン膜を介し
て半導体基板と接続されるに過ぎなかったため、十分な
放熱効果を得ることはできなかった。特に、細長い抵抗
体や蛇行する形状の抵抗体の場合には放熱効果が不足し
てチップが過熱する恐れが生じる。また、従来例では、
多結晶シリコン抵抗体の端部、ノンドープ多結晶シリコ
ン膜の端部、シリコン酸化膜の開口部に段差が生じるた
め、その上を横切るＡｌ配線が段切れしやすいという問
題点があった。
【０００５】また、従来の半導体装置は、ノンドープ多
結晶シリコン膜が多結晶シリコン抵抗体とシリコン基板
とに直接接するものであったため、後工程の熱処理で多
結晶シリコン抵抗体中の不純物が、ノンドープ多結晶シ
リコン膜中に拡散して抵抗値が変化してしまう可能性が
ありさらに多結晶シリコン抵抗体がシリコン基板に電気
的に接続されてしまう可能性があり、精度が高くかつ信
頼性の高い抵抗素子を得ることが困難であった。
結晶シリコン膜が多結晶シリコン抵抗体とシリコン基板
とに直接接するものであったため、後工程の熱処理で多
結晶シリコン抵抗体中の不純物が、ノンドープ多結晶シ
リコン膜中に拡散して抵抗値が変化してしまう可能性が
ありさらに多結晶シリコン抵抗体がシリコン基板に電気
的に接続されてしまう可能性があり、精度が高くかつ信
頼性の高い抵抗素子を得ることが困難であった。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、半導体基板（１）上に絶縁膜
（３）を介して多結晶シリコン抵抗体（５）が形成さ
れ、前記多結晶シリコン抵抗体の周囲に前記半導体基板
の表面を露出させる開口が形成され、該開口がノンドー
プ多結晶シリコン膜（７）で埋め込まれ、前記多結晶シ
リコン抵抗体の側面全体が薄い絶縁膜（６）を介して前
記ノンドープ多結晶シリコン膜に接していることを特徴
とする半導体装置が提供される。
め、本発明によれば、半導体基板（１）上に絶縁膜
（３）を介して多結晶シリコン抵抗体（５）が形成さ
れ、前記多結晶シリコン抵抗体の周囲に前記半導体基板
の表面を露出させる開口が形成され、該開口がノンドー
プ多結晶シリコン膜（７）で埋め込まれ、前記多結晶シ
リコン抵抗体の側面全体が薄い絶縁膜（６）を介して前
記ノンドープ多結晶シリコン膜に接していることを特徴
とする半導体装置が提供される。
【０００７】また、半導体基板（１）上に絶縁膜（３）
を形成する工程と、該絶縁膜上に多結晶シリコン膜
（４）を形成する工程と、該多結晶シリコン膜に選択的
に不純物をドープして多結晶シリコン抵抗体（５）を形
成する工程と、該多結晶シリコン抵抗体に隣接する前記
多結晶シリコン膜とその下の絶縁膜を除去して多結晶シ
リコン抵抗体を囲む開口を形成する工程と、熱酸化を行
って前記開口底面の半導体基板表面、前記多結晶シリコ
ン膜（４）の表面および側面並びに前記多結晶シリコン
抵抗体（５）の表面および側面に薄い酸化膜（６）を形
成する工程と、前記開口内をノンドープ多結晶シリコン
膜（７）で埋め込む工程と、を含む半導体装置の製造方
法が提供される。
を形成する工程と、該絶縁膜上に多結晶シリコン膜
（４）を形成する工程と、該多結晶シリコン膜に選択的
に不純物をドープして多結晶シリコン抵抗体（５）を形
成する工程と、該多結晶シリコン抵抗体に隣接する前記
多結晶シリコン膜とその下の絶縁膜を除去して多結晶シ
リコン抵抗体を囲む開口を形成する工程と、熱酸化を行
って前記開口底面の半導体基板表面、前記多結晶シリコ
ン膜（４）の表面および側面並びに前記多結晶シリコン
抵抗体（５）の表面および側面に薄い酸化膜（６）を形
成する工程と、前記開口内をノンドープ多結晶シリコン
膜（７）で埋め込む工程と、を含む半導体装置の製造方
法が提供される。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の一実施例を示す平
面図であり、図１（ｂ）はそのＡ−Ａ′線の断面図であ
る。本実施例の半導体装置を形成するには、まず、シリ
コン基板１上に熱酸化法により膜厚１．０μｍ程度の厚
いシリコン酸化膜２と、膜厚０．２５μｍ程度の比較的
薄いシリコン酸化膜３とを形成する。次に、ＳｉＨ4 を
用いたＣＶＤ法により、多結晶シリコン膜４を膜厚０．
２５μｍに成長させる。次に、フォトリソグラフィ技術
およびイオン注入法により、抵抗となる部分にのみボロ
ン等の不純物を導入して、多結晶シリコン抵抗体５を形
成する。
て説明する。図１（ａ）は、本発明の一実施例を示す平
面図であり、図１（ｂ）はそのＡ−Ａ′線の断面図であ
る。本実施例の半導体装置を形成するには、まず、シリ
コン基板１上に熱酸化法により膜厚１．０μｍ程度の厚
いシリコン酸化膜２と、膜厚０．２５μｍ程度の比較的
薄いシリコン酸化膜３とを形成する。次に、ＳｉＨ4 を
用いたＣＶＤ法により、多結晶シリコン膜４を膜厚０．
２５μｍに成長させる。次に、フォトリソグラフィ技術
およびイオン注入法により、抵抗となる部分にのみボロ
ン等の不純物を導入して、多結晶シリコン抵抗体５を形
成する。
【０００９】続いて、フォトリソグラフィ技術およびド
ライエッチング法により、多結晶シリコン抵抗体５の周
囲の多結晶シリコン膜４およびシリコン酸化膜３を除去
して開口部を形成する。次に、軽く熱酸化を行って、シ
リコン基板１、多結晶シリコン膜４および多結晶シリコ
ン抵抗体５の表面に厚さ１０ｎｍ程度の薄いシリコン酸
化膜６を形成する。次に、ＳｉＨ4 を用いたＣＶＤ法に
より、ノンドープ多結晶シリコン膜を十分に厚く成長さ
せ、エッチバックを行って開口部に埋設されたノンドー
プ多結晶シリコン膜７を形成する。続いて、ＣＶＤ法に
よりシリコン酸化膜８を形成し、フォトリソグラフィ技
術およびドライエッチング技術により、多結晶シリコン
抵抗体５の両端に窓開けを行い、スパッタ法によりアル
ミニウムを全面に被着し、フォトリソグラフィ技術およ
びドライエッチング技術によりパターニングをおこなっ
てＡｌ配線９を形成する。
ライエッチング法により、多結晶シリコン抵抗体５の周
囲の多結晶シリコン膜４およびシリコン酸化膜３を除去
して開口部を形成する。次に、軽く熱酸化を行って、シ
リコン基板１、多結晶シリコン膜４および多結晶シリコ
ン抵抗体５の表面に厚さ１０ｎｍ程度の薄いシリコン酸
化膜６を形成する。次に、ＳｉＨ4 を用いたＣＶＤ法に
より、ノンドープ多結晶シリコン膜を十分に厚く成長さ
せ、エッチバックを行って開口部に埋設されたノンドー
プ多結晶シリコン膜７を形成する。続いて、ＣＶＤ法に
よりシリコン酸化膜８を形成し、フォトリソグラフィ技
術およびドライエッチング技術により、多結晶シリコン
抵抗体５の両端に窓開けを行い、スパッタ法によりアル
ミニウムを全面に被着し、フォトリソグラフィ技術およ
びドライエッチング技術によりパターニングをおこなっ
てＡｌ配線９を形成する。
【００１０】このように形成された半導体装置では、多
結晶シリコン抵抗体５の周囲全体が、シリコン基板１上
に薄いシリコン酸化膜６を介して成長されたノンドープ
多結晶シリコン膜７に薄いシリコン酸化膜６を介して接
しているため、多結晶シリコン抵抗体５から発生した熱
はシリコン酸化膜３を通してシリコン基板１へ放熱され
るのみならず、多結晶シリコン抵抗体５の四方の側面の
薄いシリコン酸化膜６と埋設されたノンドープ多結晶シ
リコン膜７とシリコン基板１上の薄いシリコン酸化膜６
とを通してシリコン基板１へ放出されるので、大きな放
熱効果を享受することができる。これは、多結晶シリコ
ンがシリコン酸化膜に比較し熱伝導率が約１０倍である
という性質を利用している。
結晶シリコン抵抗体５の周囲全体が、シリコン基板１上
に薄いシリコン酸化膜６を介して成長されたノンドープ
多結晶シリコン膜７に薄いシリコン酸化膜６を介して接
しているため、多結晶シリコン抵抗体５から発生した熱
はシリコン酸化膜３を通してシリコン基板１へ放熱され
るのみならず、多結晶シリコン抵抗体５の四方の側面の
薄いシリコン酸化膜６と埋設されたノンドープ多結晶シ
リコン膜７とシリコン基板１上の薄いシリコン酸化膜６
とを通してシリコン基板１へ放出されるので、大きな放
熱効果を享受することができる。これは、多結晶シリコ
ンがシリコン酸化膜に比較し熱伝導率が約１０倍である
という性質を利用している。
【００１１】また、多結晶シリコン膜４およびシリコン
酸化膜３に形成された開口がノンドープ多結晶シリコン
膜７によって埋め込まれるため、Ａｌ配線９が段差部を
通過することがなくなり配線の段切れの発生は防止され
る。さらに、ノンドープ多結晶シリコン膜７とシリコン
基板１および多結晶シリコン抵抗体５との間にはシリコ
ン酸化膜６が介在しているので、抵抗体５中の不純物が
熱処理によってノンドープ多結晶シリコン膜へ拡散する
ことがなくなり、抵抗体５の抵抗値が変化したり抵抗体
とシリコン基板とが接続されるという事態は回避され
る。
酸化膜３に形成された開口がノンドープ多結晶シリコン
膜７によって埋め込まれるため、Ａｌ配線９が段差部を
通過することがなくなり配線の段切れの発生は防止され
る。さらに、ノンドープ多結晶シリコン膜７とシリコン
基板１および多結晶シリコン抵抗体５との間にはシリコ
ン酸化膜６が介在しているので、抵抗体５中の不純物が
熱処理によってノンドープ多結晶シリコン膜へ拡散する
ことがなくなり、抵抗体５の抵抗値が変化したり抵抗体
とシリコン基板とが接続されるという事態は回避され
る。
【００１２】以上好ましい実施例について説明したが、
本発明は上記実施例に限定されるされるものではなく、
特許請求の範囲に記載された本願発明の要旨内において
各種の変更が可能である。例えば、実施例では、抵抗体
を形成するのにボロンを導入していたが、ボロンに代え
リン等の他の不純物を用いることができ、またシリコン
酸化膜８に代えシリコン窒化膜やＰＳＧやこれらの複合
膜を用いることができる。また、実施例では単独の抵抗
体について説明したが、複数の抵抗体を並置した場合に
も本発明を適用することができ、その場合、複数の抵抗
体に共通する開口部を設けることができる。
本発明は上記実施例に限定されるされるものではなく、
特許請求の範囲に記載された本願発明の要旨内において
各種の変更が可能である。例えば、実施例では、抵抗体
を形成するのにボロンを導入していたが、ボロンに代え
リン等の他の不純物を用いることができ、またシリコン
酸化膜８に代えシリコン窒化膜やＰＳＧやこれらの複合
膜を用いることができる。また、実施例では単独の抵抗
体について説明したが、複数の抵抗体を並置した場合に
も本発明を適用することができ、その場合、複数の抵抗
体に共通する開口部を設けることができる。
【００１３】
【発明の効果】以上説明したように、本発明は、多結晶
シリコン抵抗体の周囲に半導体基板の表面を露出させる
開口を設け、この開口内をノンドープ多結晶シリコンで
埋め込み、さらに抵抗体とノンドープ多結晶シリコンと
の間に薄い酸化膜を介在させたものであるので、以下の
効果を奏することができる。 抵抗体側面全体が薄い酸化膜を介してノンドープ多
結晶シリコンと接しているため、抵抗体が細長くあるい
はジグザグ状に形成された場合であっても、高い放熱効
果を得ることができる。 抵抗体からノンドープ多結晶シリコン膜へ不純物が
拡散されることがなくなり、抵抗値の変化および抵抗体
の基板への短絡を防止することができる。したがって、
高精度の抵抗体をもつ信頼性の高い半導体装置を提供す
ることが可能となる。 抵抗体および開口部に段差が形成されることがなく
なるので、配線の段切れを防止することができる。
シリコン抵抗体の周囲に半導体基板の表面を露出させる
開口を設け、この開口内をノンドープ多結晶シリコンで
埋め込み、さらに抵抗体とノンドープ多結晶シリコンと
の間に薄い酸化膜を介在させたものであるので、以下の
効果を奏することができる。 抵抗体側面全体が薄い酸化膜を介してノンドープ多
結晶シリコンと接しているため、抵抗体が細長くあるい
はジグザグ状に形成された場合であっても、高い放熱効
果を得ることができる。 抵抗体からノンドープ多結晶シリコン膜へ不純物が
拡散されることがなくなり、抵抗値の変化および抵抗体
の基板への短絡を防止することができる。したがって、
高精度の抵抗体をもつ信頼性の高い半導体装置を提供す
ることが可能となる。 抵抗体および開口部に段差が形成されることがなく
なるので、配線の段切れを防止することができる。
【図１】本発明の一実施例の平面図と断面図。
【図２】従来例の平面図と断面図。
１、１１ シリコン基板 ２、３、６、８、１２、１３、１６ シリコン酸化膜 ４ 多結晶シリコン膜 ５、１５ 多結晶シリコン抵抗体 ７、１４ ノンドープ多結晶シリコン膜 ９、１７ Ａｌ配線
Claims (4)
- 【請求項１】 半導体基板上に絶縁膜を介して多結晶シ
リコン抵抗体が形成され、前記多結晶シリコン抵抗体の
周囲に前記半導体基板の表面を露出させる開口が形成さ
れ、該開口がノンドープ多結晶シリコン膜で埋め込ま
れ、前記多結晶シリコン抵抗体の側面全体が薄い絶縁膜
を介して前記ノンドープ多結晶シリコン膜に接している
ことを特徴とする半導体装置。 - 【請求項２】 前記半導体基板と前記ノンドープ多結晶
シリコン膜との間に薄い絶縁膜が介在していることを特
徴とする請求項１記載の半導体装置。 - 【請求項３】 前記ノンドープ多結晶シリコン膜の外側
には前記多結晶シリコン抵抗体と同層の多結晶シリコン
膜が形成され、該多結晶シリコン膜と前記ノンドープ多
結晶シリコン膜との間には薄い絶縁膜が介在しているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項４】 半導体基板上に絶縁膜を形成する工程
と、該絶縁膜上に多結晶シリコン膜を形成する工程と、
該多結晶シリコン膜に選択的に不純物をドープして多結
晶シリコン抵抗体を形成する工程と、該多結晶シリコン
抵抗体に隣接する前記多結晶シリコン膜とその下の絶縁
膜を除去して多結晶シリコン抵抗体を囲む開口を形成す
る工程と、熱酸化を行って前記開口底面の半導体基板表
面、前記多結晶シリコン膜の表面および側面並びに前記
多結晶シリコン抵抗体の表面および側面に薄い酸化膜を
形成する工程と、前記開口内をノンドープ多結晶シリコ
ン膜で埋め込む工程と、を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274793A JP2878088B2 (ja) | 1993-10-07 | 1993-10-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5274793A JP2878088B2 (ja) | 1993-10-07 | 1993-10-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07142677A true JPH07142677A (ja) | 1995-06-02 |
| JP2878088B2 JP2878088B2 (ja) | 1999-04-05 |
Family
ID=17546645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5274793A Expired - Lifetime JP2878088B2 (ja) | 1993-10-07 | 1993-10-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878088B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013368A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | 半導体装置 |
| KR100752907B1 (ko) * | 2005-11-25 | 2007-08-28 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
| US8298904B2 (en) | 2011-01-18 | 2012-10-30 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| US8652922B2 (en) | 2011-01-18 | 2014-02-18 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| KR20180128969A (ko) * | 2016-05-06 | 2018-12-04 | 가부시키가이샤 니혼 마이크로닉스 | 다층 배선 기판 및 이를 이용한 프로브 카드 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196157A (ja) * | 1988-01-30 | 1989-08-07 | Fujitsu Ltd | 半導体装置 |
-
1993
- 1993-10-07 JP JP5274793A patent/JP2878088B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196157A (ja) * | 1988-01-30 | 1989-08-07 | Fujitsu Ltd | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005013368A1 (ja) * | 2003-07-31 | 2005-02-10 | Fujitsu Limited | 半導体装置 |
| JPWO2005013368A1 (ja) * | 2003-07-31 | 2006-09-28 | 富士通株式会社 | 半導体装置 |
| US7365397B2 (en) | 2003-07-31 | 2008-04-29 | Fujitsu Limited | Semiconductor device |
| JP4493596B2 (ja) * | 2003-07-31 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
| KR100752907B1 (ko) * | 2005-11-25 | 2007-08-28 | 후지쯔 가부시끼가이샤 | 반도체 장치 |
| US8298904B2 (en) | 2011-01-18 | 2012-10-30 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| US8541864B2 (en) | 2011-01-18 | 2013-09-24 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| US8652922B2 (en) | 2011-01-18 | 2014-02-18 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| KR20180128969A (ko) * | 2016-05-06 | 2018-12-04 | 가부시키가이샤 니혼 마이크로닉스 | 다층 배선 기판 및 이를 이용한 프로브 카드 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2878088B2 (ja) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07142677A (ja) | 半導体装置およびその製造方法 | |
| JPH09289285A (ja) | 半導体装置およびその製造方法 | |
| JP3065525B2 (ja) | 半導体素子の配線形成方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| KR960000373B1 (ko) | 반도체 표면의 단차 형성방법 | |
| JP3076048B2 (ja) | 半導体装置の製造方法 | |
| JPS5849027B2 (ja) | 半導体集積回路装置の製法 | |
| JPH01200672A (ja) | コプレーナ型トランジスタ及びその製造方法 | |
| JP3189320B2 (ja) | 半導体装置の製造方法 | |
| JP2982282B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09219535A (ja) | 発光素子の製造方法 | |
| JP2596848B2 (ja) | 半導体装置の製造方法 | |
| JPH01298746A (ja) | 半導体装置及びその製造方法 | |
| JPH03161941A (ja) | 電荷転送装置の製造方法 | |
| KR100264517B1 (ko) | 압력센서의 제조방법 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS58115834A (ja) | 半導体装置の製造方法 | |
| JPS62260320A (ja) | 半導体装置の製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 | |
| GB2083698A (en) | Semiconductor device | |
| JP2000164892A (ja) | 半導体装置及びその製造方法 | |
| JPH05304150A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6024038A (ja) | 半導体集積回路の製造方法 | |
| JPS6255305B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090726 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |