JPH07121018B2 - パケット再送制御方法 - Google Patents
パケット再送制御方法Info
- Publication number
- JPH07121018B2 JPH07121018B2 JP20591388A JP20591388A JPH07121018B2 JP H07121018 B2 JPH07121018 B2 JP H07121018B2 JP 20591388 A JP20591388 A JP 20591388A JP 20591388 A JP20591388 A JP 20591388A JP H07121018 B2 JPH07121018 B2 JP H07121018B2
- Authority
- JP
- Japan
- Prior art keywords
- function module
- packet
- buffer memory
- interface control
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ通信におけるパケット再送制御方法に
関し、特にシングルリンクプロトコルとマルチリンクプ
ロトコルにおけるインタフェース制御用バッファメモリ
の解放制御に関する。
関し、特にシングルリンクプロトコルとマルチリンクプ
ロトコルにおけるインタフェース制御用バッファメモリ
の解放制御に関する。
（従来の技術） 従来、上位レベルから下位レベルへのパケツト送信を行
う場合には、各レベル機能モジユール間でインターフエ
ース制御用バツフアメモリの解放権利と、その責任は下
位レベルがもち、実際に下位レベルモジユールがバツフ
アメモリの解放を行つている。
う場合には、各レベル機能モジユール間でインターフエ
ース制御用バツフアメモリの解放権利と、その責任は下
位レベルがもち、実際に下位レベルモジユールがバツフ
アメモリの解放を行つている。
しかし、これをマルチリンクプロトコルに当てはめる
と、マルチリンクプロトコル（以後、MLPと略称す
る。）機能モジユールからシングルリンクプロトコル
（以後、SLPと略称する。）機能モジユールへパケツト
を送信すると、そのインターフエース制御用バツフアメ
モリはSLP機能モジュールが解放することになる。
と、マルチリンクプロトコル（以後、MLPと略称す
る。）機能モジユールからシングルリンクプロトコル
（以後、SLPと略称する。）機能モジユールへパケツト
を送信すると、そのインターフエース制御用バツフアメ
モリはSLP機能モジュールが解放することになる。
この条件下でパケツト再送を実現するために、MLP機能
モジユールはパケツト送信時に、そのパケツト内容をパ
ケツト再送用としてインターフエース制御用バツフアメ
モリとは別のバツフアメモリに保留しておく必要があつ
た。
モジユールはパケツト送信時に、そのパケツト内容をパ
ケツト再送用としてインターフエース制御用バツフアメ
モリとは別のバツフアメモリに保留しておく必要があつ
た。
（発明が解決しようとする課題） 上述した従来のパケツト再送におけるインターフエース
制御用バツフアメモリの獲得、および解放の制御では、
再送用に保留しておくためのバツフアメモリの獲得と、
獲得したバツフアメモリへのパケツト内容のコピー処理
とに時間を費やすため、スループツトが低下すると云う
欠点がある。
制御用バツフアメモリの獲得、および解放の制御では、
再送用に保留しておくためのバツフアメモリの獲得と、
獲得したバツフアメモリへのパケツト内容のコピー処理
とに時間を費やすため、スループツトが低下すると云う
欠点がある。
本発明の目的は、MLP機能モジユールとSLP機能モジユー
ルとの間のインターフエース制御用バツフアメモリにバ
ツフアメモリ解放禁止フラグを設け、これを制御するこ
とによつて上記欠点を除去し、スループツトを低下させ
ることがないように構成したパケット再送制御方法を提
供することにある。
ルとの間のインターフエース制御用バツフアメモリにバ
ツフアメモリ解放禁止フラグを設け、これを制御するこ
とによつて上記欠点を除去し、スループツトを低下させ
ることがないように構成したパケット再送制御方法を提
供することにある。
（課題を解決するための手段） 本発明によるパケット再送制御方法は、CCITT X.25/X.7
5で規定されるパケット交換用プロトコルのレベル３制
御を行うパケットレベルプロトコル機能モジュールとレ
ベル２制御を回線対応に行うシングルリンクプロトコル
機能モジュールとの間にレベル2.5制御を行うマルチリ
ンクプロトコル機能モジュールを具備したパケット交換
機において、 前記各レベルの機能モジュール間での情報授受は解放禁
止フラグを設けたインタフェース制御用バッファメモリ
を用い、 シングルリンクプロトコルの制御にあたっては、 前記パケットレベルプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリの解放禁止フラグ
を設定せずに前記シングルリンクプロトコル機能モジュ
ールに情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、パケ
ット送出制御終了後に前記インタフェース制御用バッフ
ァメモリを解放し、 マルチリンクプロトコルの制御にあたっては、 前記マルチリンクプロトコル機能モジュールは、前記イ
ンタフェース制御用バッファメモリの解放禁止フラグを
設定して前記シングルリンクプロトコル機能モジュール
に情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリを解放することな
く、パケット送出結果情報を付与して前記マルチリンク
プロトコル機能モジュールに返送し、 当該インタフェース制御用バッファメモリを受信した前
記マルチリンクプロトコル機能モジュールは、パケット
送出結果が正常であれば当該インタフェース制御用バッ
ファメモリを解放し、パケット送出結果が異常であれば
当該インタフェース制御用バッファメモリを他のシング
ルリンクプロトコル機能モジュールに伝達して再送する
ように構成される。
5で規定されるパケット交換用プロトコルのレベル３制
御を行うパケットレベルプロトコル機能モジュールとレ
ベル２制御を回線対応に行うシングルリンクプロトコル
機能モジュールとの間にレベル2.5制御を行うマルチリ
ンクプロトコル機能モジュールを具備したパケット交換
機において、 前記各レベルの機能モジュール間での情報授受は解放禁
止フラグを設けたインタフェース制御用バッファメモリ
を用い、 シングルリンクプロトコルの制御にあたっては、 前記パケットレベルプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリの解放禁止フラグ
を設定せずに前記シングルリンクプロトコル機能モジュ
ールに情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、パケ
ット送出制御終了後に前記インタフェース制御用バッフ
ァメモリを解放し、 マルチリンクプロトコルの制御にあたっては、 前記マルチリンクプロトコル機能モジュールは、前記イ
ンタフェース制御用バッファメモリの解放禁止フラグを
設定して前記シングルリンクプロトコル機能モジュール
に情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリを解放することな
く、パケット送出結果情報を付与して前記マルチリンク
プロトコル機能モジュールに返送し、 当該インタフェース制御用バッファメモリを受信した前
記マルチリンクプロトコル機能モジュールは、パケット
送出結果が正常であれば当該インタフェース制御用バッ
ファメモリを解放し、パケット送出結果が異常であれば
当該インタフェース制御用バッファメモリを他のシング
ルリンクプロトコル機能モジュールに伝達して再送する
ように構成される。
（実施例） 次に、本発明について図面を参照して説明する。
第１図は、本発明によるレベル２〜レベル３の制御に対
応した機能モジユールがインストールされているプロセ
サのモジユール構成を示すブロツク図である。
応した機能モジユールがインストールされているプロセ
サのモジユール構成を示すブロツク図である。
第１図において、１はプロセサ、11はパケツトレベルプ
ロトコル（以下、PLPと略記する。）機能モジユール、1
2はMLP機能モジユール、131〜133はそれぞれSLP機能モ
ジユールである。
ロトコル（以下、PLPと略記する。）機能モジユール、1
2はMLP機能モジユール、131〜133はそれぞれSLP機能モ
ジユールである。
回線ａは一般プロトコル回線であり、レベル３制御用の
PLP機能モジユール11からパケツトを送信する際には、
インターフエース制御用バツフアメモリのバツフアメモ
リ解放禁止フラグをオフ、すなわち下位レベルでのバツ
フアメモリ解放を許可する状態に設定して送信する。下
位レベルであるレベル２制御用のSLP機能モジユール131
〜133は、これを受けて処理を終了した後に、該当イン
ターフエース制御用バツフアメモリを解放する。
PLP機能モジユール11からパケツトを送信する際には、
インターフエース制御用バツフアメモリのバツフアメモ
リ解放禁止フラグをオフ、すなわち下位レベルでのバツ
フアメモリ解放を許可する状態に設定して送信する。下
位レベルであるレベル２制御用のSLP機能モジユール131
〜133は、これを受けて処理を終了した後に、該当イン
ターフエース制御用バツフアメモリを解放する。
回線ｂと回線ｃとはマルチリンクプロトコル回線であ
り、パケツトはレベル３制御用のPLP機能モジユール11
からレベル２。５制御用のMLP機能モジユール12へ送信
される。ここで、パケツトによりインターフエース制御
用バツフアメモリのバツフアメモリ解放禁止フラグをオ
ン、すなわち、下位レベルでのバツフアメモリ解放を禁
止する状態に設定する。その後、下位レベルであるレベ
ル２制御用のSLP機能モジユール131〜133へパケツトが
送信される。
り、パケツトはレベル３制御用のPLP機能モジユール11
からレベル２。５制御用のMLP機能モジユール12へ送信
される。ここで、パケツトによりインターフエース制御
用バツフアメモリのバツフアメモリ解放禁止フラグをオ
ン、すなわち、下位レベルでのバツフアメモリ解放を禁
止する状態に設定する。その後、下位レベルであるレベ
ル２制御用のSLP機能モジユール131〜133へパケツトが
送信される。
これを受けたSLP機能モジユール131〜133は、回線ｂ
（あるいは回線ｃ）へパケツトを送信するが、インター
フエース制御用バツフアメモリはバツフアメモリ解放禁
止フラグに従つて解放処理を行わない。
（あるいは回線ｃ）へパケツトを送信するが、インター
フエース制御用バツフアメモリはバツフアメモリ解放禁
止フラグに従つて解放処理を行わない。
その後、回線側からパケツトの正常送信に対する応答を
受けたSLP機能モジユール131〜133は、上位レベルであ
るMLP機能モジユール12に対して、パケツト受信シーケ
ンス番号によつて正常送信に対する応答を行う。これを
受けたMLP機能モジユール12は、パケツト受信シーケン
ス番号に対応するインターフエース制御用バツフアメモ
リの解放を行う。
受けたSLP機能モジユール131〜133は、上位レベルであ
るMLP機能モジユール12に対して、パケツト受信シーケ
ンス番号によつて正常送信に対する応答を行う。これを
受けたMLP機能モジユール12は、パケツト受信シーケン
ス番号に対応するインターフエース制御用バツフアメモ
リの解放を行う。
バツフアメモリ解放禁止フラグはパケツト送信時に設定
されたオン状態のままであるが、このフラグは上位レベ
ルに位置するPLP機能モジユール11、またはMLP機能モジ
ユール12が下位レベルに位置するSLP機能モジユール131
〜133に対してバツフアメモリを解放する権利を付与す
るか否かの判別のみに使用されるフラグである。従つ
て、MLP機能モジユール12の権利と、その責任のもとに
インターフエース制御用バツフアメモリの解放とが実行
される。
されたオン状態のままであるが、このフラグは上位レベ
ルに位置するPLP機能モジユール11、またはMLP機能モジ
ユール12が下位レベルに位置するSLP機能モジユール131
〜133に対してバツフアメモリを解放する権利を付与す
るか否かの判別のみに使用されるフラグである。従つ
て、MLP機能モジユール12の権利と、その責任のもとに
インターフエース制御用バツフアメモリの解放とが実行
される。
次に、回線側からパケツトの正常送信に対する応答がな
かつた場合の異常処理について述べる。
かつた場合の異常処理について述べる。
パケツトの送信後、ある一定時間を経過しても応答が返
送されてこない場合、もしくは異常を報告する応答を受
信した場合には、SLP機能モジユール131〜133から上位
レベルであるMLP機能モジユール12に対して、パケツト
の送信中に障害が発生した旨を報告する。
送されてこない場合、もしくは異常を報告する応答を受
信した場合には、SLP機能モジユール131〜133から上位
レベルであるMLP機能モジユール12に対して、パケツト
の送信中に障害が発生した旨を報告する。
これを受けたMLP機能モジユール12は、送信不可能にな
つたSLP機能モジユールに送信済みのインターフエース
制御用バツフアメモリの内容を、障害発生SLP機能モジ
ユールとは別のSLP機能モジユールへ再送信し、パケツ
トを再送する。
つたSLP機能モジユールに送信済みのインターフエース
制御用バツフアメモリの内容を、障害発生SLP機能モジ
ユールとは別のSLP機能モジユールへ再送信し、パケツ
トを再送する。
以降の処理シーケンスは、パケツト正常送受信時と同様
である。
である。
（発明の効果） 以上説明したように本発明は、MLP機能モジユールとSLP
機能モジユールとの間のインターフエース制御用バツフ
アメモリにバツフアメモリ解放禁止フラグを設け、これ
を制御することにより、MLP機能モジユールでのパケツ
ト再送用バツフアメモリの獲得と、獲得されたバツフア
メモリへのパケツト内容のコピー処理とを不要とするこ
とができるので、パケツト交換処理のスループツトを高
めることができると云う効果がある。
機能モジユールとの間のインターフエース制御用バツフ
アメモリにバツフアメモリ解放禁止フラグを設け、これ
を制御することにより、MLP機能モジユールでのパケツ
ト再送用バツフアメモリの獲得と、獲得されたバツフア
メモリへのパケツト内容のコピー処理とを不要とするこ
とができるので、パケツト交換処理のスループツトを高
めることができると云う効果がある。
第１図は、本発明によるパケット再送制御方法を実現す
るプロセサの一実施例を示すブロツク図である。 １…プロセサ 11…PLP機能モジユール 12…MLP機能モジユール 131〜133…SLP機能モジユール ａ〜ｃ…回線
るプロセサの一実施例を示すブロツク図である。 １…プロセサ 11…PLP機能モジユール 12…MLP機能モジユール 131〜133…SLP機能モジユール ａ〜ｃ…回線
Claims (1)
- 【請求項１】CCITT X.25/X.75で規定されるパケット交
換用プロトコルのレベル３制御を行うパケットレベルプ
ロトコル機能モジュールとレベル２制御を回線対応に行
うシングルリンクプロトコル機能モジュールとの間にレ
ベル2.5制御を行うマルチリンクプロトコル機能モジュ
ールを具備したパケット交換機において、 前記各レベルの機能モジュール間での情報授受は解放禁
止フラグを設けたインタフェース制御用バッファメモリ
を用い、 シングルリンクプロトコルの制御にあたっては、 前記パケットレベルプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリの解放禁止フラグ
を設定せずに前記シングルリンクプロトコル機能モジュ
ールに情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、パケ
ット送出制御終了後に前記インタフェース制御用バッフ
ァメモリを解放し、 マルチリンクプロトコルの制御にあたっては、 前記マルチリンクプロトコル機能モジュールは、前記イ
ンタフェース制御用バッファメモリの解放禁止フラグを
設定して前記シングルリンクプロトコル機能モジュール
に情報を伝達し、 前記シングルリンクプロトコル機能モジュールは、前記
インタフェース制御用バッファメモリを解放することな
く、パケット送出結果情報を付与して前記マルチリンク
プロトコル機能モジュールに返送し、 当該インタフェース制御用バッファメモリを受信した前
記マルチリンクプロトコル機能モジュールは、パケット
送出結果が正常であれば当該インタフェース制御用バッ
ファメモリを解放し、パケット送出結果が異常であれば
当該インタフェース制御用バッファメモリを他のシング
ルリンクプロトコル機能モジュールに伝達して再送す
る、 ことを特徴とするパケット再送制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20591388A JPH07121018B2 (ja) | 1988-08-19 | 1988-08-19 | パケット再送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20591388A JPH07121018B2 (ja) | 1988-08-19 | 1988-08-19 | パケット再送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0254652A JPH0254652A (ja) | 1990-02-23 |
| JPH07121018B2 true JPH07121018B2 (ja) | 1995-12-20 |
Family
ID=16514823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20591388A Expired - Lifetime JPH07121018B2 (ja) | 1988-08-19 | 1988-08-19 | パケット再送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07121018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142965A (ja) * | 2003-11-07 | 2005-06-02 | Sharp Corp | 通信装置、通信方法、通信プログラム、および通信プログラムを記録した記録媒体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62295538A (ja) * | 1986-06-16 | 1987-12-22 | Fujitsu Ltd | 送信済マルチリンク確認変数管理方式 |
-
1988
- 1988-08-19 JP JP20591388A patent/JPH07121018B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0254652A (ja) | 1990-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511958A (en) | Common bus access system using plural configuration tables for failure tolerant token passing among processors | |
| EP0525985B1 (en) | High speed duplex data link interface | |
| JPS63197259A (ja) | ネットワーク通信方法 | |
| JPH053941B2 (ja) | ||
| JPH05160842A (ja) | 多重通信制御装置 | |
| JPH073978B2 (ja) | 一斉通信方式 | |
| JPH07121018B2 (ja) | パケット再送制御方法 | |
| US5243594A (en) | Method for transmitting message blocks between transmission lines of a telecommunication processor system assigned to one another in existing connections | |
| JP3341276B2 (ja) | 通信制御装置 | |
| JP3386035B2 (ja) | トークンパッシングによるフロー制御方式及びその方法 | |
| JPH05122278A (ja) | 交換機の端末制御方式 | |
| JP2696280B2 (ja) | 無線データ伝送方法 | |
| JPS62206946A (ja) | リモ−トテスト回路 | |
| JPS63246055A (ja) | パケツト送受信装置 | |
| JPS6226622B2 (ja) | ||
| JPS6022848A (ja) | 情報伝送システムにおける伝送方法 | |
| JP2541492B2 (ja) | マイクロプロセッサ遠隔リセット方式 | |
| JP2666770B2 (ja) | 自動再送方式 | |
| JPH0354909B2 (ja) | ||
| JPS63169148A (ja) | 応答制御方式 | |
| JP3067160B2 (ja) | 通信制御装置 | |
| JPS60180350A (ja) | デ−タ通信方法 | |
| JPH02155335A (ja) | 無線パケット伝送方式 | |
| JPS63267039A (ja) | ネツトワ−クシステム | |
| JPH0311835A (ja) | データ伝送システム |