JPH0697799A - 反射型スイッチ - Google Patents
反射型スイッチInfo
- Publication number
- JPH0697799A JPH0697799A JP24182992A JP24182992A JPH0697799A JP H0697799 A JPH0697799 A JP H0697799A JP 24182992 A JP24182992 A JP 24182992A JP 24182992 A JP24182992 A JP 24182992A JP H0697799 A JPH0697799 A JP H0697799A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- via hole
- inductor
- semiconductor substrate
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【目的】 信号を通過させる主線路の一点にＦＥＴを接
続し、ＦＥＴをオン／オフさせることでしゃ断／通過の
状態をつくる反射型スイッチにおいてしゃ断量を大きく
する。 【構成】 主線路とＦＥＴとＦＥＴのドレイン−ソース
間を接続するインダクタとバイアホールとＦＥＴのソー
スとバイアホールを接続するキャパシタと主線路に接続
されたインダクタとインダクタに接続されたバイアホー
ルから構成される。 【効果】 バイアホールのもつ誘導成分と半導体基板上
に設けたキャパシタとを共振させることでＦＥＴがオン
の時の接地回路のインピーダンスを下げ、スイッチとし
てのしゃ断量を大きくする。
続し、ＦＥＴをオン／オフさせることでしゃ断／通過の
状態をつくる反射型スイッチにおいてしゃ断量を大きく
する。 【構成】 主線路とＦＥＴとＦＥＴのドレイン−ソース
間を接続するインダクタとバイアホールとＦＥＴのソー
スとバイアホールを接続するキャパシタと主線路に接続
されたインダクタとインダクタに接続されたバイアホー
ルから構成される。 【効果】 バイアホールのもつ誘導成分と半導体基板上
に設けたキャパシタとを共振させることでＦＥＴがオン
の時の接地回路のインピーダンスを下げ、スイッチとし
てのしゃ断量を大きくする。
Description
【０００１】
【産業上の利用分野】この発明は高周波回路に適用する
反射型スイッチに関するものである。
反射型スイッチに関するものである。
【０００２】
【従来の技術】従来の反射型スイッチの構成を図５に示
す。図において、１は半導体基板、２は高周波信号を通
す主線路、３はドレインが主線路１に接続されたＦＥ
Ｔ、４は一端がＦＥＴ３のドレインに接続され、他端が
ＦＥＴ３のソースに接続され、かつＦＥＴ３のもつ容量
成分との合成インピーダンスが使用周波数において極大
値をもつインダクタ、６は半導体基板上に設けられたバ
イアホール、７はＦＥＴ３のゲートに接続されるゲート
電圧印加端子である。図６及び図７に従来のスイッチの
等価回路を示す。図において１１はインダクタ４と同じ
インダクタ量をもったインダクタ、１４はバイアホール
６のもつインダクタ成分、１６はＦＥＴ３の持つ抵抗成
分、１７はＦＥＴ３の持つ容量成分である。
す。図において、１は半導体基板、２は高周波信号を通
す主線路、３はドレインが主線路１に接続されたＦＥ
Ｔ、４は一端がＦＥＴ３のドレインに接続され、他端が
ＦＥＴ３のソースに接続され、かつＦＥＴ３のもつ容量
成分との合成インピーダンスが使用周波数において極大
値をもつインダクタ、６は半導体基板上に設けられたバ
イアホール、７はＦＥＴ３のゲートに接続されるゲート
電圧印加端子である。図６及び図７に従来のスイッチの
等価回路を示す。図において１１はインダクタ４と同じ
インダクタ量をもったインダクタ、１４はバイアホール
６のもつインダクタ成分、１６はＦＥＴ３の持つ抵抗成
分、１７はＦＥＴ３の持つ容量成分である。
【０００３】次に動作について説明する。図６のＦＥＴ
３のゲート電圧印加端子７にピンチオフ電圧を印加した
場合、図７における抵抗成分１６は主線路のもつ特性イ
ンピーダンスに対し充分高いインピーダンスをもち、か
つ図７における容量成分１７とインダクタ１１との合成
インピーダンスは使用周波数に対し極大値をもつため、
主線路を通過する高周波信号から図６におけるＦＥＴ３
は開放端子に相当し、通過する高周波信号に影響を与え
ず、スイッチは通過の状態となる。次に、図５における
ＦＥＴ３のゲート電圧印加端子７にドレインと同じ電位
となるような電圧を印加した場合、図７における抵抗成
分１６は極小値をとり、かつ図７における容量成分１７
とインダクタ１１との合成インピーダンスは使用周波数
に対し大きい値をもつため、主線路を通過する高周波信
号から図６におけるＦＥＴ３は抵抗成分とバイアホール
を通して接地される接地端子に相当し、接地端子におい
て高周波信号は反射され、スイッチはしゃ断の状態とな
る。この時の通過量はＦＥＴの抵抗成分１６の抵抗値を
Ｒ、バイアホールのもつ誘導成分１４のインダクタ量を
Ｌとして数１で示される。
３のゲート電圧印加端子７にピンチオフ電圧を印加した
場合、図７における抵抗成分１６は主線路のもつ特性イ
ンピーダンスに対し充分高いインピーダンスをもち、か
つ図７における容量成分１７とインダクタ１１との合成
インピーダンスは使用周波数に対し極大値をもつため、
主線路を通過する高周波信号から図６におけるＦＥＴ３
は開放端子に相当し、通過する高周波信号に影響を与え
ず、スイッチは通過の状態となる。次に、図５における
ＦＥＴ３のゲート電圧印加端子７にドレインと同じ電位
となるような電圧を印加した場合、図７における抵抗成
分１６は極小値をとり、かつ図７における容量成分１７
とインダクタ１１との合成インピーダンスは使用周波数
に対し大きい値をもつため、主線路を通過する高周波信
号から図６におけるＦＥＴ３は抵抗成分とバイアホール
を通して接地される接地端子に相当し、接地端子におい
て高周波信号は反射され、スイッチはしゃ断の状態とな
る。この時の通過量はＦＥＴの抵抗成分１６の抵抗値を
Ｒ、バイアホールのもつ誘導成分１４のインダクタ量を
Ｌとして数１で示される。
【０００４】
【数１】
【０００５】よって、図６におけるしゃ断時の通過量
は、抵抗成分１６とバイアホールのインダクタ１４の合
成インピーダンスで決まる。
は、抵抗成分１６とバイアホールのインダクタ１４の合
成インピーダンスで決まる。
【０００６】
【発明が解決しようとする課題】いままでの反射型スイ
ッチは以上のように構成されるため、その最大しゃ断量
は、主線路から接地面までの接地回路のもつインピーダ
ンスつまりスイッチング素子であるＦＥＴのもつ抵抗値
と、回路を構成する半導体基板に設けられたバイアホー
ルのもつインダクタ量によって制限をうけるという課題
があった。
ッチは以上のように構成されるため、その最大しゃ断量
は、主線路から接地面までの接地回路のもつインピーダ
ンスつまりスイッチング素子であるＦＥＴのもつ抵抗値
と、回路を構成する半導体基板に設けられたバイアホー
ルのもつインダクタ量によって制限をうけるという課題
があった。
【０００７】この発明は以上のような課題を解決するた
めになされたもので、回路を構成する半導体基板に設け
られたバイアホールのインダクタを使用周波数において
キャパシタと共振させることで合成インピーダンスを小
さくし、スイッチの最大しゃ断量を大きくとることを目
的とする。
めになされたもので、回路を構成する半導体基板に設け
られたバイアホールのインダクタを使用周波数において
キャパシタと共振させることで合成インピーダンスを小
さくし、スイッチの最大しゃ断量を大きくとることを目
的とする。
【０００８】
【課題を解決するための手段】この発明にかかる反射型
スイッチはＦＥＴのソースと半導体基板上に設けられた
バイアホールとの間にキャパシタを挿入し、その容量値
とバイアホールのもつインダクタとを使用周波数におい
て共振させ、インピーダンスを極小値とすることで、使
用周波数における合成インピーダンスを下げ、高いしゃ
断量を得るものである。
スイッチはＦＥＴのソースと半導体基板上に設けられた
バイアホールとの間にキャパシタを挿入し、その容量値
とバイアホールのもつインダクタとを使用周波数におい
て共振させ、インピーダンスを極小値とすることで、使
用周波数における合成インピーダンスを下げ、高いしゃ
断量を得るものである。
【０００９】
【作用】この発明にかかる反射型スイッチは、接地部へ
接続する回路のインピーダンスを下げることで、大きな
しゃ断量を得るものである。
接続する回路のインピーダンスを下げることで、大きな
しゃ断量を得るものである。
【００１０】
【実施例】実施例１．この発明にかかる実施例を図１に
示す。図１において、１は半導体基板、２は高周波信号
を通す主線路、３はドレインが主線路２に接続されたＦ
ＥＴ、４は一端がＦＥＴ３のドレインに接続され、かつ
他端がＦＥＴ３のソースに接続されＦＥＴ３のもつ容量
成分との合成インピーダンスが使用周波数において極大
となる値をもった第１のインダクタ、５は一端がＦＥＴ
３のソースに接続され、他端が第１のバイアホールに接
続され、第１のバイアホールのもつ誘導成分との合成イ
ンピーダンスが使用周波数において極小値となる容量を
もった薄膜キャパシタ、６は半導体基板上に設けられた
第１のバイアホール、７はＦＥＴ３のゲートに接続され
るゲート電圧印加端子、８は一端が主線路１に接続さ
れ、使用周波数に対し充分高いインピーダンスをもった
第２のインダクタ、９は主線路の電位を決めるため半導
体基板上に設けられ、インダクタ８の他端に接続された
第２のバイアホールである。
示す。図１において、１は半導体基板、２は高周波信号
を通す主線路、３はドレインが主線路２に接続されたＦ
ＥＴ、４は一端がＦＥＴ３のドレインに接続され、かつ
他端がＦＥＴ３のソースに接続されＦＥＴ３のもつ容量
成分との合成インピーダンスが使用周波数において極大
となる値をもった第１のインダクタ、５は一端がＦＥＴ
３のソースに接続され、他端が第１のバイアホールに接
続され、第１のバイアホールのもつ誘導成分との合成イ
ンピーダンスが使用周波数において極小値となる容量を
もった薄膜キャパシタ、６は半導体基板上に設けられた
第１のバイアホール、７はＦＥＴ３のゲートに接続され
るゲート電圧印加端子、８は一端が主線路１に接続さ
れ、使用周波数に対し充分高いインピーダンスをもった
第２のインダクタ、９は主線路の電位を決めるため半導
体基板上に設けられ、インダクタ８の他端に接続された
第２のバイアホールである。
【００１１】実施例２．この発明の他の実施例を図２に
示す。図２において１０は一端がＦＥＴ３のソースに接
続され、他端がバイアホール６に接続されたバイアホー
ル６の誘導成分との合成インピーダンスが極小となる容
量値をもった半導体基板上に金属パターンで構成した櫛
形（インターデジティティッド）キャパシタである。
示す。図２において１０は一端がＦＥＴ３のソースに接
続され、他端がバイアホール６に接続されたバイアホー
ル６の誘導成分との合成インピーダンスが極小となる容
量値をもった半導体基板上に金属パターンで構成した櫛
形（インターデジティティッド）キャパシタである。
【００１２】また、図１及び図２の等価回路を図３及び
図４に示す。図３において１１は、第１のインダクタ４
と同じインダクタ量をもつインダクタ、１２はキャパシ
タ５及び１０と同じ容量値を持つキャパシタ、１３は第
２のインダクタ８と同じインダクタ量をもったインダク
タである。また図４において、１６はＦＥＴ３のもつ抵
抗成分、１７はＦＥＴ３のもつ容量成分、１４は第１の
バイアホール６のもつインダクタ成分、１５は第２のバ
イアホール９のもつインダクタ成分である。
図４に示す。図３において１１は、第１のインダクタ４
と同じインダクタ量をもつインダクタ、１２はキャパシ
タ５及び１０と同じ容量値を持つキャパシタ、１３は第
２のインダクタ８と同じインダクタ量をもったインダク
タである。また図４において、１６はＦＥＴ３のもつ抵
抗成分、１７はＦＥＴ３のもつ容量成分、１４は第１の
バイアホール６のもつインダクタ成分、１５は第２のバ
イアホール９のもつインダクタ成分である。
【００１３】次に動作について説明する。説明の簡便の
ため実施例の等価回路図３及び図４にて説明する。図３
のゲート電圧印加端子７にピンチオフ電圧を印加した場
合、図４における抵抗成分１６は主線路のもつ特性イン
ピーダンスに対し充分高いインピーダンスをもち、かつ
図４における容量成分１７とインダクタ１１との合成イ
ンピーダンスは使用周波数に対し極大値をもつため、主
線路を通過する高周波信号から図３におけるＦＥＴ３は
解放端子に相当し、通過する高周波信号に影響を与え
ず、スイッチは通過の状態となる。次に、図３における
ＦＥＴ３のゲート電圧印加端子７にドレインと同じ電位
となるように電圧を印加した場合、図４における抵抗成
分１６は極小値をとり、かつ図４における容量成分１７
とインダクタ１１との合成インピーダンスは使用周波数
に対し大きい値をもつため、主線路を通過する高周波信
号から図３におけるＦＥＴ３は、ＦＥＴ３の抵抗成分１
６とキャパシタ１２とバイアホールのインダクタ１４を
通して接地される接地端子に相当し、主線路とＦＥＴ３
の接続部において高周波信号は反射され、スイッチはし
ゃ断の状態となる。この時のしゃ断量はＦＥＴの抵抗成
分１６の抵抗値をＲ、バイアホールのもつ誘導成分１４
のインダクタ量をＬ、キャパシタ１４の容量値をＣとし
て数２で示される。
ため実施例の等価回路図３及び図４にて説明する。図３
のゲート電圧印加端子７にピンチオフ電圧を印加した場
合、図４における抵抗成分１６は主線路のもつ特性イン
ピーダンスに対し充分高いインピーダンスをもち、かつ
図４における容量成分１７とインダクタ１１との合成イ
ンピーダンスは使用周波数に対し極大値をもつため、主
線路を通過する高周波信号から図３におけるＦＥＴ３は
解放端子に相当し、通過する高周波信号に影響を与え
ず、スイッチは通過の状態となる。次に、図３における
ＦＥＴ３のゲート電圧印加端子７にドレインと同じ電位
となるように電圧を印加した場合、図４における抵抗成
分１６は極小値をとり、かつ図４における容量成分１７
とインダクタ１１との合成インピーダンスは使用周波数
に対し大きい値をもつため、主線路を通過する高周波信
号から図３におけるＦＥＴ３は、ＦＥＴ３の抵抗成分１
６とキャパシタ１２とバイアホールのインダクタ１４を
通して接地される接地端子に相当し、主線路とＦＥＴ３
の接続部において高周波信号は反射され、スイッチはし
ゃ断の状態となる。この時のしゃ断量はＦＥＴの抵抗成
分１６の抵抗値をＲ、バイアホールのもつ誘導成分１４
のインダクタ量をＬ、キャパシタ１４の容量値をＣとし
て数２で示される。
【００１４】
【数２】
【００１５】よって、図３におけるしゃ断量はバイアホ
ールのインダクタ成分による影響がなくなり、従来より
高いしゃ断量が得られる結果となる。
ールのインダクタ成分による影響がなくなり、従来より
高いしゃ断量が得られる結果となる。
【００１６】
【発明の効果】この発明にかかる反射型スイッチは以上
説明したように、半導体基板上に設ける接地端子バイア
ホールの持つインダクタ量を半導体基板上に直列に設け
た薄膜キャパシタと使用周波数において共振させること
で、使用周波数における合成インピーダンスを下げ、主
線路を通過する高周波信号に対し、高いしゃ断量を得る
効果がある。また、より高周波においてはキャパシタＣ
を小容量化する必要があり、コンマ数ＰＦの容量を得た
い場合は薄膜キャパシタではなく容量値精度の良い櫛型
キャパシタを設けることで同様の効果を得ることが出来
る。
説明したように、半導体基板上に設ける接地端子バイア
ホールの持つインダクタ量を半導体基板上に直列に設け
た薄膜キャパシタと使用周波数において共振させること
で、使用周波数における合成インピーダンスを下げ、主
線路を通過する高周波信号に対し、高いしゃ断量を得る
効果がある。また、より高周波においてはキャパシタＣ
を小容量化する必要があり、コンマ数ＰＦの容量を得た
い場合は薄膜キャパシタではなく容量値精度の良い櫛型
キャパシタを設けることで同様の効果を得ることが出来
る。
【図１】この発明の一実施例を示す図である。
【図２】この発明の他の実施例を示す図である。
【図３】この発明の一実施例及び他の実施例の等価回路
を示す図である。
を示す図である。
【図４】この発明の一実施例及び他の実施例の等価回路
を示す図である。
を示す図である。
【図５】従来の実施例を示す図である。
【図６】従来の実施例の等価回路を示す図である。
【図７】従来の実施例の等価回路を示す図である。
１ 半導体基板 ２ 主線路 ３ ＦＥＴ ４ 第１のインダクタ ５ 薄膜キャパシタ ６ 第１のバイアホール ７ ゲート電圧印加端子 ８ 第２のインダクタ ９ 第２のバイアホール １０ 櫛型（インターデジティティッド ）キャパシタ １１ 第１のインダクタ４と同じインダクタ量をもつイ
ンダクタ １２ 薄膜キャパシタ５及び櫛型（インターデジティテ
ィッド）キャパシタと同じ容量をもつキャパシタ １３ 第２のインダクタ８と同じインダクタ量をもつイ
ンダクタ １４ 第１のバイアホール６のもつ誘導成分 １５ 第２のバイアホール９のもつ誘導成分 １６ ＦＥＴ３のもつ抵抗成分 １７ ＦＥＴ３のもつ容量成分
ンダクタ １２ 薄膜キャパシタ５及び櫛型（インターデジティテ
ィッド）キャパシタと同じ容量をもつキャパシタ １３ 第２のインダクタ８と同じインダクタ量をもつイ
ンダクタ １４ 第１のバイアホール６のもつ誘導成分 １５ 第２のバイアホール９のもつ誘導成分 １６ ＦＥＴ３のもつ抵抗成分 １７ ＦＥＴ３のもつ容量成分
Claims (2)
- 【請求項１】 半導体基板上に構成された一体型マイク
ロ波集積回路において、信号である高周波を通す主線路
と、主線路にドレインが接続されたＦＥＴと、上記ＦＥ
Ｔのドレインに一端が接続され、かつ他端が上記ＦＥＴ
のソースと接続され、上記ＦＥＴのもつ容量成分との合
成インピーダンスが使用周波数において極大値を持つよ
うなインダクタと、一端が上記ＦＥＴのソースに接続さ
れ、かつ他端が半導体基板に設けられたバイアホールを
介して接地され、かつ前記バイアホールの誘導成分との
合成インピーダンスが使用周波数において極小となるよ
うな容量値をもった半導体基板上に設けられた薄膜キャ
パシタとで構成され、上記ＦＥＴのゲート電圧を変化さ
せることでオン／オフさせるようにしたことを特徴とす
る反射型スイッチ。 - 【請求項２】 上記ＦＥＴのソースに一端が接続され、
かつ他端が半導体基板に設けられたバイアホールを介し
て接地され、前記バイアホールの誘導成分との合成イン
ピーダンスが極小となる容量値をもったキャパシタを、
半導体基板上に金属パターンの櫛形（インターデジティ
ティッド）キャパシタで構成したことを特徴とする請求
項１記載の反射型スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24182992A JPH0697799A (ja) | 1992-09-10 | 1992-09-10 | 反射型スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24182992A JPH0697799A (ja) | 1992-09-10 | 1992-09-10 | 反射型スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0697799A true JPH0697799A (ja) | 1994-04-08 |
Family
ID=17080119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24182992A Pending JPH0697799A (ja) | 1992-09-10 | 1992-09-10 | 反射型スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0697799A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723338A2 (en) * | 1995-01-23 | 1996-07-24 | Sony Corporation | Switching circuit |
| JP2002246633A (ja) * | 2001-02-13 | 2002-08-30 | Denso Corp | 光制御半導体スイッチ |
| JP2009219027A (ja) * | 2008-03-12 | 2009-09-24 | Mitsubishi Electric Corp | 高周波多分岐スイッチ |
| JP2020088643A (ja) * | 2018-11-27 | 2020-06-04 | 住友電気工業株式会社 | 単極双投スイッチ |
-
1992
- 1992-09-10 JP JP24182992A patent/JPH0697799A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0723338A2 (en) * | 1995-01-23 | 1996-07-24 | Sony Corporation | Switching circuit |
| EP0723338A3 (en) * | 1995-01-23 | 1996-12-11 | Sony Corp | Circuit |
| JP2002246633A (ja) * | 2001-02-13 | 2002-08-30 | Denso Corp | 光制御半導体スイッチ |
| JP2009219027A (ja) * | 2008-03-12 | 2009-09-24 | Mitsubishi Electric Corp | 高周波多分岐スイッチ |
| JP2020088643A (ja) * | 2018-11-27 | 2020-06-04 | 住友電気工業株式会社 | 単極双投スイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010031580A (ko) | 2주파 정합 회로 | |
| US4713632A (en) | Band reflection type FET dielectric resonator oscillator | |
| JPWO2002056467A1 (ja) | 移相器及び多ビット移相器 | |
| US4963773A (en) | Low pass/high pass filter phase shifter | |
| JPH0697799A (ja) | 反射型スイッチ | |
| JP2003282721A (ja) | 半導体装置および送受信装置 | |
| JP3634223B2 (ja) | 移相器 | |
| JPH0616578B2 (ja) | 能動インダクタ | |
| JPH0120561B2 (ja) | ||
| JPH10200302A (ja) | 可変移相器 | |
| JPH0645810A (ja) | マイクロ波増幅器及びその製造方法 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPH05175758A (ja) | マイクロ波集積回路装置 | |
| JPH08204463A (ja) | 集積回路 | |
| JP2003198344A (ja) | 高周波スイッチ回路 | |
| JP2677030B2 (ja) | 半導体移相器 | |
| JPH0993001A (ja) | マイクロ波スイッチ | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JP3450721B2 (ja) | 半導体装置 | |
| JP2002164703A (ja) | 広帯域耐電力スイッチ | |
| JPH08288703A (ja) | マイクロ波スイッチ | |
| JPH037401A (ja) | 移相器 | |
| KR100424952B1 (ko) | Ｌｃ발진기 | |
| JPH09135102A (ja) | 減衰器 | |
| JPH03145810A (ja) | マイクロ波増幅器 |