JPH0695290B2 - 数値制御装置におけるインターフェイス方法 - Google Patents
数値制御装置におけるインターフェイス方法Info
- Publication number
- JPH0695290B2 JPH0695290B2 JP62036888A JP3688887A JPH0695290B2 JP H0695290 B2 JPH0695290 B2 JP H0695290B2 JP 62036888 A JP62036888 A JP 62036888A JP 3688887 A JP3688887 A JP 3688887A JP H0695290 B2 JPH0695290 B2 JP H0695290B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- completion signal
- output
- processing
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/33—Director till display
- G05B2219/33161—Data exchange between controller and processors
Landscapes
- Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Numerical Control (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、数値制御用コンピュータとプログラマブルコ
ントローラを有する数値制御装置における数値制御用コ
ンピュータとプログラマブルコントローラ間のインター
フェイス方法に関する。
ントローラを有する数値制御装置における数値制御用コ
ンピュータとプログラマブルコントローラ間のインター
フェイス方法に関する。
従来の技術 数値制御装置においては、数値制御装置で制御される工
作機械等の機械の全体停止，主軸回転スタート，ストッ
プ等の機械の運動を指令する補助機能としてのＭコード
や、機械の主軸回転数を指令する命令のＳ機能としての
Ｓコード、使用する工具番号を指令する命令のＴ機能と
してのＴコードがNCプログラムより読取られると、数値
制御装置は数値制御用コンピュータ（以下NC用CPUとい
う）よりプログラマブルコントローラ（以下PMCとい
う）に読取ったＭコード,Sコード,Tコードを出力し、PM
Cによって機械を制御するようになっている。
作機械等の機械の全体停止，主軸回転スタート，ストッ
プ等の機械の運動を指令する補助機能としてのＭコード
や、機械の主軸回転数を指令する命令のＳ機能としての
Ｓコード、使用する工具番号を指令する命令のＴ機能と
してのＴコードがNCプログラムより読取られると、数値
制御装置は数値制御用コンピュータ（以下NC用CPUとい
う）よりプログラマブルコントローラ（以下PMCとい
う）に読取ったＭコード,Sコード,Tコードを出力し、PM
Cによって機械を制御するようになっている。
このNC用CPUとPMC間の前記M,S,Tコードの送受インター
フェイスは、従来第２図に示すような方式で行われてい
る。
フェイスは、従来第２図に示すような方式で行われてい
る。
即ち、数値制御装置がNCプログラムを読取って、例えば
Ｍ機能のＭコードが読取られると（第２図（ａ）に読み
取りをＨレベルで表している）、NC用CPUはNC用CPUとPM
C間のインターフェイス回路に読取ったＭコードを出力
する（第２図（ｂ）にその出力を記憶した状態をＨレベ
ルで表している）と共に、Ｍコードの出力が終わるとコ
ード出力完了信号MFを出力する（第２図（ｃ）にこの出
力を記憶した状態をＨレベルで表している）。なお、Ｍ
コード（Ｓコード、Ｔコード）の出力及び記憶に要する
時間は、読み取ったコードによる処理に要する時間等に
比べ非常に短いので、第２図においては表現上このＭコ
ード出力及び記憶とコード出力完了信号MFの出力及び記
憶をほとんど同時に出力するように表している。
Ｍ機能のＭコードが読取られると（第２図（ａ）に読み
取りをＨレベルで表している）、NC用CPUはNC用CPUとPM
C間のインターフェイス回路に読取ったＭコードを出力
する（第２図（ｂ）にその出力を記憶した状態をＨレベ
ルで表している）と共に、Ｍコードの出力が終わるとコ
ード出力完了信号MFを出力する（第２図（ｃ）にこの出
力を記憶した状態をＨレベルで表している）。なお、Ｍ
コード（Ｓコード、Ｔコード）の出力及び記憶に要する
時間は、読み取ったコードによる処理に要する時間等に
比べ非常に短いので、第２図においては表現上このＭコ
ード出力及び記憶とコード出力完了信号MFの出力及び記
憶をほとんど同時に出力するように表している。
PMCはインターフェイス回路にコード出力完了信号MFが
記憶されたことを検知して、出力されているＭコードを
読取り、該Ｍコードに応じた制御動作を行い機械を指令
されたＭコードに応じて制御を行う。そして、この指令
された処理が終了すると、PMCは処理完了信号MFINをイ
ンターフェイス回路に出力し記憶させる（第２図（ｄ）
には処理完了信号MFINを記憶した状態をＨレベルで表し
ている）。この処理完了信号MFINが記憶されると、NC用
CPUはＭコード、及びコード出力完了信号MFの記憶をリ
セットし（なお、Ｓコード,Tコードの場合はリセットさ
れずにそのまま記憶されている）、このリセットが終了
すると、PMCは処理完了信号MFINの記憶をリセットし初
期状態に戻す。こうして、Ｍ機能の指令の処理が終了し
た時点で、NCプログラムの次のブロックの処理を開始す
るようになっていた。
記憶されたことを検知して、出力されているＭコードを
読取り、該Ｍコードに応じた制御動作を行い機械を指令
されたＭコードに応じて制御を行う。そして、この指令
された処理が終了すると、PMCは処理完了信号MFINをイ
ンターフェイス回路に出力し記憶させる（第２図（ｄ）
には処理完了信号MFINを記憶した状態をＨレベルで表し
ている）。この処理完了信号MFINが記憶されると、NC用
CPUはＭコード、及びコード出力完了信号MFの記憶をリ
セットし（なお、Ｓコード,Tコードの場合はリセットさ
れずにそのまま記憶されている）、このリセットが終了
すると、PMCは処理完了信号MFINの記憶をリセットし初
期状態に戻す。こうして、Ｍ機能の指令の処理が終了し
た時点で、NCプログラムの次のブロックの処理を開始す
るようになっていた。
発明が解決しようとする問題点 上述したように、従来の数値制御装置のNC用CPUとPMC用
インターフェイスでは、M,S,TコードがNC用CPUから出力
された後、コード出力完了信号MF（SF,TF）をインター
フェイス回路内のメモリにセットし、PMCで該M,S,Tコー
ドに対応する処理が終了し、処理完了信号MFIN（SFIN,T
FIN）がインターフェイス回路内のメモリにセットされ
ると、前記コード出力完了信号MF（SF,TF）を記憶する
メモリをリセットし、又、処理完了信号MFIN（SFIN,TFI
N）を記憶するメモリもリセットすることによって、次
のブロックの処理が開始できるようになっている。その
ため、インターフェイス処理に時間を要する。すなわ
ち、M,S,Tコードに対応する処理が終了すると、PMCによ
る処理完了信号を記憶するメモリのセット、このセット
を受けてNC用CPUによるコード出力完了信号を記憶する
メモリのリセット、このリセットによりPMCによる処理
完了信号を記憶するメモリのリセットと、メモリのセッ
ト、リセット動作をPMCとNC用CPUが相手の処理を確認し
て交互に行なわねばならずこの処理に時間を要し高速加
工処理の障害となっていた。
インターフェイスでは、M,S,TコードがNC用CPUから出力
された後、コード出力完了信号MF（SF,TF）をインター
フェイス回路内のメモリにセットし、PMCで該M,S,Tコー
ドに対応する処理が終了し、処理完了信号MFIN（SFIN,T
FIN）がインターフェイス回路内のメモリにセットされ
ると、前記コード出力完了信号MF（SF,TF）を記憶する
メモリをリセットし、又、処理完了信号MFIN（SFIN,TFI
N）を記憶するメモリもリセットすることによって、次
のブロックの処理が開始できるようになっている。その
ため、インターフェイス処理に時間を要する。すなわ
ち、M,S,Tコードに対応する処理が終了すると、PMCによ
る処理完了信号を記憶するメモリのセット、このセット
を受けてNC用CPUによるコード出力完了信号を記憶する
メモリのリセット、このリセットによりPMCによる処理
完了信号を記憶するメモリのリセットと、メモリのセッ
ト、リセット動作をPMCとNC用CPUが相手の処理を確認し
て交互に行なわねばならずこの処理に時間を要し高速加
工処理の障害となっていた。
そこで、本発明の目的は、従来のNC用CPUとPMC間のイン
ターフェイス処理を改善し、高速にインターフェイス処
理ができるインターフェイス方法を提供することにあ
る。
ターフェイス処理を改善し、高速にインターフェイス処
理ができるインターフェイス方法を提供することにあ
る。
問題点を解決するための手段 本発明は、NC用CPUからPMCへ出力されるM,S,Tコードの
コード出力完了信号によって該コード出力完了信号用の
記憶手段を反転させ、前記出力されたコードに対する処
理完了によってプログラマブルコントローラから出力さ
れる処理完了信号によって該処理完了信号用の記憶手段
を反転させ、前記２つの記憶手段の記憶状態がコード出
力完了信号出力直前の状態から共に反転した状態になる
と次のブロックの処理を開始するようにすることによっ
て前記問題点を解決した。
コード出力完了信号によって該コード出力完了信号用の
記憶手段を反転させ、前記出力されたコードに対する処
理完了によってプログラマブルコントローラから出力さ
れる処理完了信号によって該処理完了信号用の記憶手段
を反転させ、前記２つの記憶手段の記憶状態がコード出
力完了信号出力直前の状態から共に反転した状態になる
と次のブロックの処理を開始するようにすることによっ
て前記問題点を解決した。
作 用 NCプログラムの１ブロックを読取り、読取ったブロック
の指令がＭコードや、Ｓコード,Tコードであると、NC用
CPUは該読取ったコードをインターフェイス回路に出力
し、記憶させると共に、該コードの出力完了でコード出
力完了信号を出力し、該コード出力完了信号によって反
転させられるコード出力完了信号用の記憶手段を反転さ
せる。PMCは、この記憶手段が反転させられたことによ
り、インターフェイス回路に記憶されているＭコード,S
コード,Tコードを読取り、読取ったコードに対応する処
理を行い、工作機械等の機械を制御する。そして、この
コードに対応する処理が終了すると、処理完了信号を出
力し、インターフェイス回路の該処理完了信号によって
処理完了信号用の記憶手段を反転させる。その結果、コ
ード出力完了信号及び処理完了信号によって各々反転さ
せられるインターフェイス回路内の２つの記憶手段の記
憶状態がコード出力完了信号出力直前の状態から共に反
転した状態になるとNC用CPUは次のプログラムの処理を
開始する。
の指令がＭコードや、Ｓコード,Tコードであると、NC用
CPUは該読取ったコードをインターフェイス回路に出力
し、記憶させると共に、該コードの出力完了でコード出
力完了信号を出力し、該コード出力完了信号によって反
転させられるコード出力完了信号用の記憶手段を反転さ
せる。PMCは、この記憶手段が反転させられたことによ
り、インターフェイス回路に記憶されているＭコード,S
コード,Tコードを読取り、読取ったコードに対応する処
理を行い、工作機械等の機械を制御する。そして、この
コードに対応する処理が終了すると、処理完了信号を出
力し、インターフェイス回路の該処理完了信号によって
処理完了信号用の記憶手段を反転させる。その結果、コ
ード出力完了信号及び処理完了信号によって各々反転さ
せられるインターフェイス回路内の２つの記憶手段の記
憶状態がコード出力完了信号出力直前の状態から共に反
転した状態になるとNC用CPUは次のプログラムの処理を
開始する。
実施例 第１図は、本発明の一実施例のインターフェイス方法を
示す説明図で、初期状態では、NC用CPUとPMC間のインタ
ーフェイス回路はリセット状態におかれており、NC用CP
UがNCプログラムの１ブロックを読み、読取ったブロッ
クがＭコード（Ｓコード,Tコード）であると（第１図
（ａ）に読み取り状態をＨレベルで表している）、NC用
CPUは該読取ったＭコード（Ｓコード,Tコード）をイン
ターフェイス回路に出力し記憶させる（第１図（ｂ）に
記憶状態をＨレベルで表している）。そして、該コード
の出力完了でコード出力完了信号MF（SF,TF）を出力
し、このコード出力完了信号MF（SF,TF）によって反転
させられる記憶手段、即ち、コード出力完了信号用ビッ
トを反転させる。第１図（ｃ）に、該コード出力完了信
号用ビットの記憶状態を表すが、この実施例では、コー
ド出力完了信号用ビットがセットされた状態をＨレベル
で表し、反転したリセット状態をＬレベルで表してお
り、最初はリセット状態（Ｌレベル）である例を示して
いる。また、Ｍコード（Ｓコード,Tコード）の出力に要
する時間は、後述する読み取ったコードによる処理に要
する時間等に比べ非常に短いので、第１図（ｂ）、
（ｃ）はほとんど同時にＨレベルになるように表してい
る。
示す説明図で、初期状態では、NC用CPUとPMC間のインタ
ーフェイス回路はリセット状態におかれており、NC用CP
UがNCプログラムの１ブロックを読み、読取ったブロッ
クがＭコード（Ｓコード,Tコード）であると（第１図
（ａ）に読み取り状態をＨレベルで表している）、NC用
CPUは該読取ったＭコード（Ｓコード,Tコード）をイン
ターフェイス回路に出力し記憶させる（第１図（ｂ）に
記憶状態をＨレベルで表している）。そして、該コード
の出力完了でコード出力完了信号MF（SF,TF）を出力
し、このコード出力完了信号MF（SF,TF）によって反転
させられる記憶手段、即ち、コード出力完了信号用ビッ
トを反転させる。第１図（ｃ）に、該コード出力完了信
号用ビットの記憶状態を表すが、この実施例では、コー
ド出力完了信号用ビットがセットされた状態をＨレベル
で表し、反転したリセット状態をＬレベルで表してお
り、最初はリセット状態（Ｌレベル）である例を示して
いる。また、Ｍコード（Ｓコード,Tコード）の出力に要
する時間は、後述する読み取ったコードによる処理に要
する時間等に比べ非常に短いので、第１図（ｂ）、
（ｃ）はほとんど同時にＨレベルになるように表してい
る。
コード出力完了信号用ビットが反転すると、PMCは出力
されているＭコード（Ｓコード,Tコード）を読取り、読
取ったコードに対応する処理、即ち、Ｍコードであれば
数値制御装置で制御される工作機械等の機械の運動を制
御し、Ｓコードであれば機械の主軸回転数を制御し、Ｔ
コードであれば機械が使用する工具を選択する動作を行
い、この読取ったコードに対応する処理が終了すると、
処理完了信号MFIN（SFIN,TFIN）を出力し、インターフ
ェイス回路内の該処理処理完了信号MFIN（SFIN,TFIN）
で反転させられる記憶手段としての処理完了信号用ビッ
トを反転させる。第１図（ｄ）はこの処理完了信号用ビ
ットの記憶状態を表すが、この実施例では最初Ｌレベル
のリセット状態から、処理完了信号MFINによりセットさ
れＨレベルになった状態を示している。
されているＭコード（Ｓコード,Tコード）を読取り、読
取ったコードに対応する処理、即ち、Ｍコードであれば
数値制御装置で制御される工作機械等の機械の運動を制
御し、Ｓコードであれば機械の主軸回転数を制御し、Ｔ
コードであれば機械が使用する工具を選択する動作を行
い、この読取ったコードに対応する処理が終了すると、
処理完了信号MFIN（SFIN,TFIN）を出力し、インターフ
ェイス回路内の該処理処理完了信号MFIN（SFIN,TFIN）
で反転させられる記憶手段としての処理完了信号用ビッ
トを反転させる。第１図（ｄ）はこの処理完了信号用ビ
ットの記憶状態を表すが、この実施例では最初Ｌレベル
のリセット状態から、処理完了信号MFINによりセットさ
れＨレベルになった状態を示している。
かくして、コード出力完了信号用ビット（第１図
（ｃ））及び処理完了信号用ビット（第１図（ｄ））の
論理が同じとなると、即ち、コード出力完了信号用ビッ
ト及び処理完了信号用ビットの記憶状態がコード出力完
了信号MF（SF,TF）出力前の記憶状態（Ｌレベル、Ｌレ
ベル）から共に反転した同一状態（Ｈレベル、Ｈレベ
ル）となると、出力されたＭコード（Ｓコード,Tコー
ド）の処理が終了したとして、NC用CPUは次のブロック
の処理を開始し、またインターフェイス回路内に記憶さ
れたＭコードをクリアする。なお、ＳコードやＴコード
は、従来と同じようにクリアせずにそのまま残される。
そして、次に読取ったブロックが再びＭコード（Ｓコー
ド,Tコード）であれば前述同様の処理を行う。
（ｃ））及び処理完了信号用ビット（第１図（ｄ））の
論理が同じとなると、即ち、コード出力完了信号用ビッ
ト及び処理完了信号用ビットの記憶状態がコード出力完
了信号MF（SF,TF）出力前の記憶状態（Ｌレベル、Ｌレ
ベル）から共に反転した同一状態（Ｈレベル、Ｈレベ
ル）となると、出力されたＭコード（Ｓコード,Tコー
ド）の処理が終了したとして、NC用CPUは次のブロック
の処理を開始し、またインターフェイス回路内に記憶さ
れたＭコードをクリアする。なお、ＳコードやＴコード
は、従来と同じようにクリアせずにそのまま残される。
そして、次に読取ったブロックが再びＭコード（Ｓコー
ド,Tコード）であれば前述同様の処理を行う。
即ち、再びＭコード（Ｓコード,Tコード）が読まれると
（第１図（ａ）参照）、該読み取ったＭコード（Ｓコー
ド,Tコード）をインターフェイス回路に出力し記憶させ
（第１図（ｂ）参照）、その後、コード出力完了信号MF
（SF,TF）を出力しコード出力完了信号用ビットを反転
させる。第１図（ｃ）の例ではＨレベルからＬレベルに
反転させられる。PMCは出力されているＭコード（Ｓコ
ード,Tコード）を読取り、読取ったコードに対応する処
理を終了すると、処理完了信号MFIN（SFIN,TFIN）を出
力し、インターフェイス回路内の処理完了信号用ビット
を反転させる。第１図（ｄ）を例では、ＨレベルからＬ
レベルに反転させられるが、反転した状態は示されてな
い。
（第１図（ａ）参照）、該読み取ったＭコード（Ｓコー
ド,Tコード）をインターフェイス回路に出力し記憶させ
（第１図（ｂ）参照）、その後、コード出力完了信号MF
（SF,TF）を出力しコード出力完了信号用ビットを反転
させる。第１図（ｃ）の例ではＨレベルからＬレベルに
反転させられる。PMCは出力されているＭコード（Ｓコ
ード,Tコード）を読取り、読取ったコードに対応する処
理を終了すると、処理完了信号MFIN（SFIN,TFIN）を出
力し、インターフェイス回路内の処理完了信号用ビット
を反転させる。第１図（ｄ）を例では、ＨレベルからＬ
レベルに反転させられるが、反転した状態は示されてな
い。
そして、コード出力完了信号用ビット及び処理完了信号
用ビットの記憶状態がコード出力完了信号MF（SF,TF）
出力前の記憶状態（Ｈレベル、Ｈレベル）から共に反転
した同一状態（Ｌレベル、Ｌレベル）となると、出力さ
れたＭコード（Ｓコード,Tコード）の処理が終了したと
して、NC用CPUは次のブロックを開始することになる。
第１図の例で、２つ目のＭコードが読まれた状態（コー
ド出力完了信号MFの出力前）では、第１図（ｃ）、
（ｄ）に示すようにコード出力完了信号用ビット及び処
理完了信号用ビットの記憶状態は共にＨレベルであり、
コード出力完了信号MFによりコード出力完了信号用ビッ
トが反転させられてＬレベルになった後、読み取ったＭ
コードの処理が終了し、処理完了信号用ビットが反転さ
せられてＬレベルになると次のブロックの処理を開始す
るものである。
用ビットの記憶状態がコード出力完了信号MF（SF,TF）
出力前の記憶状態（Ｈレベル、Ｈレベル）から共に反転
した同一状態（Ｌレベル、Ｌレベル）となると、出力さ
れたＭコード（Ｓコード,Tコード）の処理が終了したと
して、NC用CPUは次のブロックを開始することになる。
第１図の例で、２つ目のＭコードが読まれた状態（コー
ド出力完了信号MFの出力前）では、第１図（ｃ）、
（ｄ）に示すようにコード出力完了信号用ビット及び処
理完了信号用ビットの記憶状態は共にＨレベルであり、
コード出力完了信号MFによりコード出力完了信号用ビッ
トが反転させられてＬレベルになった後、読み取ったＭ
コードの処理が終了し、処理完了信号用ビットが反転さ
せられてＬレベルになると次のブロックの処理を開始す
るものである。
このように、この実施例においては、コード出力完了信
号用ビット及び処理完了信号用ビットの論理（記憶状
態）が同一のときはM,S,Tコードの処理をすべて終了し
ている状態を意味し、論理（記憶状態）が逆の場合に
は、NC用CPUからM,S,Tコードが出力されていて、PMCで
その出力されたコードに対応する処理が行われている状
態を示しており、この論理が同一となるのを待って次の
ブロックへ進むようになっている。
号用ビット及び処理完了信号用ビットの論理（記憶状
態）が同一のときはM,S,Tコードの処理をすべて終了し
ている状態を意味し、論理（記憶状態）が逆の場合に
は、NC用CPUからM,S,Tコードが出力されていて、PMCで
その出力されたコードに対応する処理が行われている状
態を示しており、この論理が同一となるのを待って次の
ブロックへ進むようになっている。
本発明においては、処理完了信号MFIN（SFIN,TFIN）をP
MCが出力すると、次のブロックの処理を開始するもの
で、NC用CPUとPMC間のインターフェイス処理がきわめて
高速で行われる。
MCが出力すると、次のブロックの処理を開始するもの
で、NC用CPUとPMC間のインターフェイス処理がきわめて
高速で行われる。
なお、上記実施例では、初期状態で、コード出力完了用
ビット及び処理完了信号用ビットをリセット状態にして
いたが、どちらか一方を初期状態でセット状態とするな
らば、両ビットの論理が逆の状態のときM,S,Tコードに
対応する処理完了を意味し、次のブロックの処理へ進
み、論理が同じときには、M,S,Tコード出力中で該コー
ドの処理中を示すこととなる。
ビット及び処理完了信号用ビットをリセット状態にして
いたが、どちらか一方を初期状態でセット状態とするな
らば、両ビットの論理が逆の状態のときM,S,Tコードに
対応する処理完了を意味し、次のブロックの処理へ進
み、論理が同じときには、M,S,Tコード出力中で該コー
ドの処理中を示すこととなる。
発明の効果 従来のように、PMCが処理完了信号MFIN（SFIN,TFIN）を
出力し処理完了信号用ビットをセットすると、NC用CPU
がコード出力完了信号MF（SF,TF）を記憶するコード出
力完了信号用ビットをリセットし、このリセットが終了
するとPMCが処理完了信号用ビットをリセットして、始
めて次のブロックの処理に進むものでは、PMCとNC用CPU
が交互に相手の処理を確認して処理を進める必要がある
から、インターフェイス処理が長くなる。しかし、本発
明は単にPMCが処理完了信号MFIN（SFIN,TFIN）を出力
し、処理完了信号用記憶手段の記憶内容を反転させるだ
けで次のブロックの処理へ進めることができるようにし
たから、インターフェイス処理が高速に行われ、数値制
御装置による処理自体を高速に進めることができる。
出力し処理完了信号用ビットをセットすると、NC用CPU
がコード出力完了信号MF（SF,TF）を記憶するコード出
力完了信号用ビットをリセットし、このリセットが終了
するとPMCが処理完了信号用ビットをリセットして、始
めて次のブロックの処理に進むものでは、PMCとNC用CPU
が交互に相手の処理を確認して処理を進める必要がある
から、インターフェイス処理が長くなる。しかし、本発
明は単にPMCが処理完了信号MFIN（SFIN,TFIN）を出力
し、処理完了信号用記憶手段の記憶内容を反転させるだ
けで次のブロックの処理へ進めることができるようにし
たから、インターフェイス処理が高速に行われ、数値制
御装置による処理自体を高速に進めることができる。
【図面の簡単な説明】 第１図は本発明の一実施例のインターフェイス方法を示
す図、第２図は従来のインターフェイス方法を示す図で
ある。 Ｍ指令……NCプログラムより読取ったＭコード指令、Ｍ
コード……読取ったＭコードの出力、 MF……Ｍコード出力完了信号、MFIN……Ｍコードに対応
する処理完了信号。
す図、第２図は従来のインターフェイス方法を示す図で
ある。 Ｍ指令……NCプログラムより読取ったＭコード指令、Ｍ
コード……読取ったＭコードの出力、 MF……Ｍコード出力完了信号、MFIN……Ｍコードに対応
する処理完了信号。
Claims (3)
- 【請求項１】数値制御用コンピュータとプログラマブル
コントローラを有する数値制御装置における前記数値制
御用コンピュータとプログラマブルコントローラ間のイ
ンターフェイス方法において、数値制御用コンピュータ
からプログラマブルコントローラへ出力されるM,S,Tコ
ードのコード出力完了信号によって該コード出力完了信
号用の記憶手段を反転させ、前記出力されたコードに対
する処理完了によってプログラマブルコントローラから
出力される処理完了信号によって該処理完了信号用の記
憶手段を反転させ、前記２つの記憶手段の記憶状態がコ
ード出力完了信号出力直前の状態から共に反転した状態
になると次のブロックの処理を開始するようにした数値
制御装置におけるインターフェイス方法。 - 【請求項２】上記２つの記憶手段の記憶状態がコード出
力完了信号出力直前の共に同一の一方の状態から共に反
転した他方の状態になると、次のブロックの処理を開始
するようにした特許請求の範囲第１項記載の数値制御装
置におけるインターフェイス方法。 - 【請求項３】上記２つの記憶手段の記憶状態がコード出
力完了信号出力直前の互いに異なる状態から共にそれぞ
れ反転した他方の状態になると、次のブロックの処理を
開始するようにした特許請求の範囲第１項記載の数値制
御装置におけるインターフェイス方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036888A JPH0695290B2 (ja) | 1987-02-21 | 1987-02-21 | 数値制御装置におけるインターフェイス方法 |
| DE88901925T DE3886640T2 (de) | 1987-02-21 | 1988-02-19 | Schnittstellenverfahren in numerischer steuerungsvorrichtung. |
| US07/245,320 US4943905A (en) | 1987-02-21 | 1988-02-19 | Interfacing method in a numerical control apparatus |
| EP88901925A EP0308510B1 (en) | 1987-02-21 | 1988-02-19 | Interface method in a numerical controller |
| PCT/JP1988/000178 WO1988006309A1 (en) | 1987-02-21 | 1988-02-19 | Interface method in a numerical controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62036888A JPH0695290B2 (ja) | 1987-02-21 | 1987-02-21 | 数値制御装置におけるインターフェイス方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63205707A JPS63205707A (ja) | 1988-08-25 |
| JPH0695290B2 true JPH0695290B2 (ja) | 1994-11-24 |
Family
ID=12482316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62036888A Expired - Fee Related JPH0695290B2 (ja) | 1987-02-21 | 1987-02-21 | 数値制御装置におけるインターフェイス方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4943905A (ja) |
| EP (1) | EP0308510B1 (ja) |
| JP (1) | JPH0695290B2 (ja) |
| DE (1) | DE3886640T2 (ja) |
| WO (1) | WO1988006309A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3164580B2 (ja) * | 1990-09-27 | 2001-05-08 | 豊田工機株式会社 | ディジタルサーボ制御装置 |
| JP3467139B2 (ja) * | 1995-12-12 | 2003-11-17 | 株式会社森精機ハイテック | 数値制御装置 |
| DE19814359C2 (de) * | 1998-03-31 | 2001-06-13 | Ericsson Telefon Ab L M | Interface-Einrichtung, Verfahren und Überwachungs-System zum Überwachen des Status einer Hardware-Einrichtung |
| JP3896076B2 (ja) * | 2002-12-26 | 2007-03-22 | ファナック株式会社 | 数値制御装置 |
| JP4972447B2 (ja) * | 2007-04-06 | 2012-07-11 | オークマ株式会社 | 数値制御装置 |
| JP5620446B2 (ja) | 2012-09-24 | 2014-11-05 | ファナック株式会社 | Ｇコード指令によりビデオカメラを操作する機能を備えた数値制御装置 |
| CN107291046A (zh) * | 2017-06-29 | 2017-10-24 | 广东润星科技股份有限公司 | 数控系统辅助功能的控制系统和方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51130781A (en) * | 1975-05-09 | 1976-11-13 | Toyoda Mach Works Ltd | Group controlling system |
| JPS521288A (en) * | 1975-06-24 | 1977-01-07 | Oki Electric Ind Co Ltd | Numeric value control system having performance to call program |
| US4034354A (en) * | 1975-11-21 | 1977-07-05 | The Bendix Corporation | Programmable interface controller for numerical machine systems |
| JPS5427681A (en) * | 1977-07-29 | 1979-03-01 | Toyoda Mach Works Ltd | Decode circuit of code input |
| JPS6016664B2 (ja) * | 1977-10-28 | 1985-04-26 | 豊田工機株式会社 | デ−タ転送装置 |
| JPS56108109A (en) * | 1980-02-01 | 1981-08-27 | Fanuc Ltd | Programmable sequence controller |
| JPS5851306A (ja) * | 1981-09-22 | 1983-03-26 | Fanuc Ltd | 数値制御装置 |
| JPS5868109A (ja) * | 1981-10-17 | 1983-04-22 | Toshiba Mach Co Ltd | 機能拡張性を有するプログラマブルシ−ケンスコントロ−ラ |
| JPS58129606A (ja) * | 1982-01-29 | 1983-08-02 | Toyoda Mach Works Ltd | 群管理システムにおけるデ−タ転送方法 |
| US4513379A (en) * | 1982-09-07 | 1985-04-23 | General Electric Company | Customization window for a computer numerical control system |
| JPS59153205A (ja) * | 1983-02-18 | 1984-09-01 | Fanuc Ltd | 数値制御システム |
| JPS59174916A (ja) * | 1983-03-25 | 1984-10-03 | Mitsubishi Electric Corp | 数値制御装置 |
| US4534013A (en) * | 1983-06-30 | 1985-08-06 | Burroughs Corporation | Automatic write system for peripheral-controller |
| JPH0799487B2 (ja) * | 1984-04-05 | 1995-10-25 | フアナツク株式会社 | 数値制御装置における通信方式 |
| JPS6120104A (ja) * | 1984-07-06 | 1986-01-28 | Fanuc Ltd | 数値制御方式 |
| JPS61127005A (ja) * | 1984-11-27 | 1986-06-14 | Mitsubishi Electric Corp | 数値制御情報処理装置 |
| JP3173173B2 (ja) * | 1992-10-05 | 2001-06-04 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-02-21 JP JP62036888A patent/JPH0695290B2/ja not_active Expired - Fee Related
-
1988
- 1988-02-19 DE DE88901925T patent/DE3886640T2/de not_active Expired - Fee Related
- 1988-02-19 WO PCT/JP1988/000178 patent/WO1988006309A1/ja active IP Right Grant
- 1988-02-19 US US07/245,320 patent/US4943905A/en not_active Expired - Lifetime
- 1988-02-19 EP EP88901925A patent/EP0308510B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63205707A (ja) | 1988-08-25 |
| EP0308510A1 (en) | 1989-03-29 |
| EP0308510B1 (en) | 1993-12-29 |
| DE3886640D1 (de) | 1994-02-10 |
| WO1988006309A1 (en) | 1988-08-25 |
| DE3886640T2 (de) | 1994-04-28 |
| US4943905A (en) | 1990-07-24 |
| EP0308510A4 (en) | 1990-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6363921B2 (ja) | ||
| JPH01252340A (ja) | 力センサを用いた加工制御装置 | |
| US4956785A (en) | Numerical control method with a parallel processing function | |
| JPH0695290B2 (ja) | 数値制御装置におけるインターフェイス方法 | |
| EP0025666B1 (en) | Numerical controlling method and system | |
| JP2735209B2 (ja) | 数値制御装置 | |
| WO1990006545A1 (en) | Interpolation method in automatic programming | |
| JP2004202594A (ja) | 数値制御装置 | |
| WO1989000724A1 (en) | Numerical controller | |
| JP2852986B2 (ja) | 加工システム | |
| WO1990002978A1 (en) | Numerical control method | |
| JPH10240330A (ja) | 数値制御装置 | |
| JPH0630011B2 (ja) | 数値制御加工再開制御方式 | |
| JP2997270B2 (ja) | 補間方法 | |
| JPH10301614A (ja) | 数値制御装置 | |
| JPS59329B2 (ja) | レンゾクネジキリスウチセイギヨソウチ | |
| JPH1049216A (ja) | 装置間データ通信方法 | |
| JP2640456B2 (ja) | 数値制御方式 | |
| KR0160994B1 (ko) | 수치제어장치의 고속 인터페이싱 방법 | |
| JP2005131775A (ja) | 工作機械の軸平行処理装置 | |
| JPH0421201B2 (ja) | ||
| JP2642451B2 (ja) | 数値制御装置 | |
| JP2603354B2 (ja) | 数値制御情報作成装置 | |
| JPS6063605A (ja) | 複合スキップ機能を有する数値制御装置 | |
| JP3533078B2 (ja) | シーケンス制御方法及び制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |