KR0160994B1 - 수치제어장치의 고속 인터페이싱 방법 - Google Patents

수치제어장치의 고속 인터페이싱 방법 Download PDF

Info

Publication number
KR0160994B1
KR0160994B1 KR1019920014782A KR920014782A KR0160994B1 KR 0160994 B1 KR0160994 B1 KR 0160994B1 KR 1019920014782 A KR1019920014782 A KR 1019920014782A KR 920014782 A KR920014782 A KR 920014782A KR 0160994 B1 KR0160994 B1 KR 0160994B1
Authority
KR
South Korea
Prior art keywords
code
control device
latch
value
numerical control
Prior art date
Application number
KR1019920014782A
Other languages
English (en)
Other versions
KR940004438A (ko
Inventor
강문
나상근
Original Assignee
윤종룡
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종룡, 삼성전자주식회사 filed Critical 윤종룡
Priority to KR1019920014782A priority Critical patent/KR0160994B1/ko
Publication of KR940004438A publication Critical patent/KR940004438A/ko
Application granted granted Critical
Publication of KR0160994B1 publication Critical patent/KR0160994B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Abstract

본 발명은 로보트 컴퓨터 수치제어장치등에 있어서, 수치제어장치와 순차제어장치간의 신호전달을 고속 인터페이스하는 방법에 관한 것으로써, 수치제어프로그램에 따라 제어동작을 수행하는 도중에 특정코드 값이 입력되면 이를 듀얼포트램의 M코드래치에 저장하고 이 듀얼포트램의 MF래치에 저장되어 있는 MF값을 논리반전하여 M코드래치에 저장되어 있는 M코드값에 해당하는 제어기능을 수행한 후 MF의 논리값을 반전시키고 M코드값을 0으로 변환시킨 후, 다음 블록에 대한 제어동작을 수행하는 것을 특징으로 한다.

Description

수치제어장치의 고속 인터페이싱 방법
제1도는 종래의 인터페이스 방법을 도시한 타이밍챠트.
제2도는 본 발명의 일실시예에 의한 수치제어장치의 개략적인 블록도.
제3도는 본 발명의 일실시예에 의한 수치제어장치의 고속인터페이스 방법을 도시한 타이밍 챠트.
* 도면의 주요부분에 대한 부호의 설명
10 : 수치제어장치 20 : 듀얼포트램
30 : 순차제어장치
본 발명은 로보트 컴퓨터수치제어장치(CNC)등에 있어서, 수치제어장치와 순차제어장치간의 상호 전달을 인터페이스하는 방법에 관한 것으로써, 특히 단지 두가지 신호만을 이용하여 상기 두 장치간을 인터페이스 함으로써 (예를들면 로보트제어용, CNC 공작기계용)의 프로그램 처리시간을 대폭 단축시킬 수 있는 수치제어장치의 고속 인터페이싱 방법에 관한 것이다.
일반적으로 최초설계 도면에 의해 지령명령을 만들고 이에의해 설계도면에 따른 제어신호를 발생시켜서 공작기계의 공구를 움직이는 방법으로 제품을 가공하는데 이용되는 수치제어장치(10)를 구성하는 중앙처리장치(이하 제1cpu라 칭함)와 제품가공 순서를 제어하기 위한 순차제어장치(20)를 구성하는 중앙처리장치(이하 제2cpu라 칭함)간에는 제품을 가공하기 위한 여러가지 신호를 송수신하면서 인터페이스하게 된다.
구체적인 종래의 예를들어 설명하면 제1도에 도시한 바와같이 수치제어장치(10)의 제1cpu는 제품을 가공하기 위해서 사용자에 의해 프로그래밍된 가공프로그램(롬 또는 램에 제공되어있음)을 한 블록씩 읽어들여서 순차제어장치(20)에 대한 명령(M코드라 칭함(을 듀얼포트램(30)의 M 코드래치에 일단 저장한 상태에서 M코드의 출력을 반전시킨다(0→1)
이에따라 상기 순차제어장치(20)의 제2cpu는 M코드를 송출했다고 알려주는 표시문자(flag)인 MF를 저장하고 유지하는 메모리 영역을 가진 듀얼포트램(30)의 MF래치가 상기 M코드의 출력이 반전된 것을 확인한 후 M코드값을 리드하고 이 M코드와 관련된 제어기능을 수행하게 된다.
이후, 순차제어장치(20)의 제2cpu에 의해 MFIN (여기에서, MFIN은 M코드의 지형이 있을때 순차제어장치를 그 기능을 완료를 표시하는 표시문자(flag)이다) 신호를 0으로 변환시키면 수치제어장치의 제1cpu는 상기 MFIN신호가 0으로 변환된 것을 확인하고 M코드와 해당블록에 대응하는 제어동작 종료판별용 MF신호를 0으로 변환시킨다.
상기 설명에 있어서, 듀얼포트램(30)의 MF래치는 M코드를 송출했다고 알려주고 표시문자(flag)인 MF를 저장하고 유지하는 메모리로써, 예를들면 M03이란 지령이 있을때, M코드래치에는 3이 저장되고 MF값은 MF래치에 저장되어 MF래치의 내용은 0에서 1로 반전되며, MFIN이라함은 M코드의 지령이 있을때 순차제어장치(20)에서 기능이 완료된 것을 표시하는 표시문자로써 예를들면 M코드의 지령이 있을때 MF래치가 1이면 M코드래치에 저장되어 있는 숫자에 해당하는 기능을 수행하며, 수행이 종료되면 MFIN은 0에서 1로 바뀌게 된다. 즉 MFIN은 수치제어장치(10)에서 지령한 M기능을 순차제어장치(20)가 그 기능을 수행한 후, 수행종료를 수치제어장치(10)에 알려주는 표시문자이다.
이후, 상기 MF신호가 0으로 변환되었으므로 재차 순차제어장치(20)의 제2cpu는 MFIN 신호를 0으로 변환시키고 수치제어장치(10)의 제1cpu는 MF신호가 0이 되면 해당블록에 대한 제어 동작이 종료되었다고 판단하여 다음 블록에 대한 제어동작을 수행한다.
그러나 이와같은 종래의 수치제어장치(10)와 순차제어장치(20)와의 두 장치간의 신호인터페이스 방식은 복잡한 신호처리 방식에 의해 해당블록에 대한 제어동작을 행하게 되므로, 제어실행의 시간이 길어진다는 문제점이 있었다.
따라서, 본 발명은 이와같은 종래의 불필요한 신호처리방식을 개선하기 위하여 이루어진 것으로써, 본 발명의 목적은 간단한 인터페이스 동작에 의해 신호의 송수신이 행해지도록 함으로써 전체적인 프로그램 실행시간을 대폭적으로 단축시킬 수 있는 수치제어장치의 고속인터페이싱 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명은 수치제어장치프로그램에 따라 제어동작을 수행하는 도중에 특정코드값이 입력되면 이를 듀얼포트램의 M코드래치에 저장하고 이 듀얼포트램의 MF래치에 저장되어 있는 MF값을 논리반전하여 M코드 래치에 저장되어 있는 M코드값에 해당하는 제어기능을 수행한후 MF의 논리값을 반전시키고 M코드값을 0으로 변환시킨 후 다음 블록에 대한 제어 동작을 수행하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다.
제2도는 본 발명의 일실시예에 의한 수치제어장치의 개략적인 블록도이고, 제3도는 본 발명의 일실시예에 의한 수치제어장치의 고속인터페이스 방법을 도시한 타이밍챠트이다.
제2도에 도시한 바와같이 수치제어장치(10)를 구성하는 제1cpu와 순차제어장치(20)를 구성하는 제2cpu간의 인터페이스 동작이 고속으로 수행될 수 있도록 듀얼포트램(30) (dual port RAM)이 사용된다.
상기 듀얼포트램(30)은 수치제어장치(10)의 제1cpu와 순차제어장치(20)의 제2cpu가 서로 엑세스할 수 있는 램으로써 상기 제1cpu 및 제2cpu가 동시에 사용할 수 있는 공유 메모리장치이다.
상기 수치제어장치(10)의 제1cpu는 본 발명에서는 예를들어 M코드에 대한 번지만을 명시하였으나, 수치제어 가공프로그램을 한 블록씩 읽어들여서 특정명령 즉, 공구교환 또는 주축의 역전, 정전 및 정지등의 기능인 보조기능을 하는 M코드, S코드(주축의 속도를 지정)한 S코드 및 (공구교환시 새로 사용될 공구를 명시하는 T코드에 대한 값을 상기 듀얼포트램(30)의 해당번지에 저장토록 한다.
또한, 순차제어장치(20)의 제2cpu는 상기 수치제어 장치(10)의 제1cpu로부터입력되는 M코드에 해당되는 기능을 수행한 후 MF를 반전시켜서 해당 기능이 수행완료 되었다는 것을 판단토록하여 수치제어장치(10)이 제1cpu가 다음 블록에 대한 제어동작을 수행토록 한다.
다음에, 이와같이 구성된 수치제어장치와 순차제어장치와의 고속 인터페이스 과정을 제3도에 도시한 타이밍챠트에 의거하여 설명한다.
먼저, 수치제어장치(10)의 제1cpu는 제품가공용 수치제어프로그램을 롬 또는 램등의 메모리로부터 읽어들여서 제어동작을 수행하고 있는 동안에 특정한 코드 즉, M코드(여기서는 M코드를 예로들어 설명한다) 값이 입력되면 일단 듀얼포트램(30)의 M코드래치에 상기 입력된 M코드값을 저장한다.
다음에, 상기 수치제어장치(10)의 제1cpu는 듀얼포트램(30)의 MF래치에 저장되어 있는 MF값을 0에서 1로 논리반전시키고, 순차제어장치(20)의 제2cpu는 상기듀얼포트램(30)의 MF래치에서 MF값이 1로 논리반전된 것을 확인한 후 M코드래치에 저장되어 있는 M코드값에 해당되는 제어기능을 수행한다.
M코드에 해당되는 제어기능 수행이 완료되면, 순차제어장치(20)의 제2cpu는 MF의 논리값을 반전시키고, 수치제어장치(10)의 제1cpu는 M코드값을 0으로 변환시켜서 더이상의 M코드에 해당되는 기능이 수행되지 않도록 다음 블록에 대한 제어 동작을 수행한다. S코드 및 T코드에대한 인터페이스 과정도 상기 M코드의 인터페이스 과정과 동일하다.
이와같이 본 발명의 수치제어장치의 고속인터페이싱 방법에 의하면, 수치제어장치의 제1cpu가 듀얼포트램에 필요한 명령코드(예를들어 M, T, S코드)를 저장할때 MF는 항상 인터페이스 방법에 따라 설정되는 0 또는 1중의 어느 하나의 값이 되므로 순차제어장치의 제2cpu가 상기 듀얼포트램에 저장된 명령코드에 대한 제어기능을 수행할 때는 MF가 상기 듀얼포트램에 저장된 명령코드에 대한 제어기능을 수행할 때는 MF가 상기 듀얼포트램에 제1cpu에 의한 특정 명령코드가 저장되기 이전의 논리 상태에 대해 항상 반전된 값일 때가 되어어 두 신호에 대해 수치제어장치와 순차제어장치의 제1, 제2cpu가 인터페이스함으로써 고속으로 신호전달이 행해진다.
이에따라, 전체적인 제어프로그램 실행 시간을 대폭 단축시켜서 생산성을 향상시킬 수 있는 매우 뛰어난 효과가 있는 것이다.

Claims (3)

  1. 수치제어프로그램에 따라 제어동작을 수행하는 도중에 특정코드값이 입력되면 이를 듀얼포트램이 M코드래치에 저장하고 있는 듀얼포트램의 MF래치에 저장되어 있는 MF값을 논리반전하여 M코드 래치에 저장되어 있는 M코드값에 해당하는 제어기능을 수행한 후 MF의 논리값을 반전시키고 M코드값을 0으로 변환시킨 후 다음 블록에 대한 제어동작을 수행하는 것을 특징으로 하는 수치제어장치의 고속 인테페이싱방법.
  2. 제1항에 있어서, 상기 MF값은 인터페이스 방법에 따라 0 또는 1로 설정되는 것을 특징으로 하는 수치제어장치의 고속 인터페이싱방법.
  3. 제1항에 있어서, 상기 M코드값에 해당하는 제어동작은 듀얼포트램의 MF래치의 MF값이 논리반전된 것을 확인한 후 행해지는 것을 특징으로 하는 수치제어장치의 고속인터페이싱 방법.
KR1019920014782A 1992-08-17 1992-08-17 수치제어장치의 고속 인터페이싱 방법 KR0160994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920014782A KR0160994B1 (ko) 1992-08-17 1992-08-17 수치제어장치의 고속 인터페이싱 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920014782A KR0160994B1 (ko) 1992-08-17 1992-08-17 수치제어장치의 고속 인터페이싱 방법

Publications (2)

Publication Number Publication Date
KR940004438A KR940004438A (ko) 1994-03-15
KR0160994B1 true KR0160994B1 (ko) 1999-01-15

Family

ID=19338091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920014782A KR0160994B1 (ko) 1992-08-17 1992-08-17 수치제어장치의 고속 인터페이싱 방법

Country Status (1)

Country Link
KR (1) KR0160994B1 (ko)

Also Published As

Publication number Publication date
KR940004438A (ko) 1994-03-15

Similar Documents

Publication Publication Date Title
US4415965A (en) Programmable sequence controller
US3942158A (en) Programmable logic controller
US4956785A (en) Numerical control method with a parallel processing function
GB1036024A (en) Data processing
US5291391A (en) Fast programmable scan logic controller method and apparatus
US4660031A (en) System for displaying alphanumeric messages
US4130883A (en) Data communication system having bidirectional station interfaces
KR0160994B1 (ko) 수치제어장치의 고속 인터페이싱 방법
JPS63205707A (ja) 数値制御装置におけるインターフェイス方法
US4689751A (en) Numerical control device
US4827446A (en) Interface unit for converting format
JPS58195902A (ja) シ−ケンスコントロ−ラ
US4982335A (en) System for processing MST function command
KR100191491B1 (ko) 수치제어기의 신호전송장치
JPH0545966B2 (ko)
JPH10240330A (ja) 数値制御装置
KR0157456B1 (ko) 로보트 제어기에서 사용자 정의 처리 함수의 실행방법
JPS6232483B2 (ko)
JPH1049216A (ja) 装置間データ通信方法
EP0417297A1 (en) Numeric controller for transfer line
JP3096382B2 (ja) Dma回路
KR960015956B1 (ko) 스핀들 및 서보모터 속도의 외부제어방법
JPH01166203A (ja) プログラマブルコントローラ
KR920006970B1 (ko) 프로그래머블 콘트롤러의 연산처리장치
JPS62257506A (ja) 数値制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070727

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee