JPH0684281A - 高速再生装置 - Google Patents

Abstract

(57)【要約】 【目的】 再生速度を高速化した場合でも、ほぼ正確に
データを読み取る事の可能な高速再生装置を提供する。 【構成】 記録媒体１からの再生信号はサンプリング回
路１０１でサンプリングし、ディジタルフィルタ１０２
でフィルタリングする。信号処理部１０３はディジタル
フィルタ１０２の出力をメインの部分と付加情報に分離
して処理する。次数設定回路１０４は速度設定回路９か
らの指令に対応する次数を選択してディジタルフィルタ
１０２の特性を決定させる。そして、高速再生時には速
度設定回路９から速度の設定指令が出て、記録媒体１の
移動速度が高速になり、それに対応して信号処理部１０
３から出力されるサンプリングクロック１０５も周波数
が高く設定される。このようにして、サンプリング周期
を再生速度に合わせて変化させるとともに、ディジタル
フィルタの次数を減少させて信号再生を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＰＣＭ信号のディジタ
ル磁気記録等で使用される、高速再生装置に関する。

【０００２】

【従来の技術】近年、ＤＡＴ（ディジタルオーディオテ
ープレコーダー）を始めとした高密度ディジタル磁気記
録を行う機器が世に出てきている。このようなディジタ
ルデータを記録する場合には、記録データと同時に、そ
れに同期した見出しや位置情報のような付加情報を記録
しておき、この付加情報を利用して再生時に高度な頭出
しを行う方式が実用化されている。この付加情報は通常
のデータよりデータ量が少ないので、特定の小さい領域
に記録される場合や、記録密度を下げて低い周波数で記
録される場合がある。この付加情報のみを再生する事に
より、通常の再生よりも高速で必要なデータの部分を探
し出す高速再生装置が考案されている。

【０００３】以下に、従来の高速再生装置について説明
する。図５は従来の高速再生装置のブロック図である。
図５において、１は記録媒体、２は再生アンプ、３はメ
インデータ、４は付加データ、５は信号メインデータ用
等化フィルタ、６は付加データ用等化フィルタ、７は信
号処理部、８は出力端子、９は速度設定回路である。

【０００４】以下、図５を参照しながらその動作につい
て説明する。記録媒体１にはメインデータと付加データ
が時分割で、あるいは記録トラックを分けて別々の領域
に記録されている。これらの信号を再生アンプ２で増幅
して、メインデータ信号３と付加データ信号４とに分け
て出力する。メインデータ信号３は、メインデータに対
応した等化フィルタ５に入力され、記録媒体１の記録特
性により発生する波形歪の補償を行い、信号処理部７へ
出力される。同様にして、付加データ信号４は付加デー
タに対応した等化フィルタ６に入力されて、波形歪の補
償を受ける。この出力が信号処理部７へ出力される。信
号処理部７では入力されたデータの復調処理を行って、
データあるいは付加情報の再生が行われ、出力端子８か
ら外部へ出力される。

【０００５】高速再生時には、速度設定回路９から記録
媒体の移動速度、等化フィルタ６の特性、信号処理部７
へ切り換え信号を出力して、記録媒体１を高速に移動さ
せる事で、高速でデータを読み出す事ができる。この場
合には、比較的低い周波数で記録されている付加情報の
みを再生する。再生アンプ２から出力された高速の付加
データは、記録媒体１の移動速度に合わせて切り換えら
れる等化フィルタ６で波形歪の補償を受けた後、信号処
理部７へ出力される。信号処理部７では、付加情報デー
タを再生して、例えば頭出しの信号を検出して、メイン
データの高速アクセスに利用する。

【０００６】図６（ａ）は等化フィルタ５または６のブ
ロック図で、図６（ｂ）は動作説明図である。図６
（ａ）において、１０は入力端子、１１〜１６は遅延素
子であり、２０〜２６は乗算回路、３０は加算回路、３
１は出力端子である。なお、ここではフィルタの次数を
７としている。以下、図６を用いて等化フィルタの動作
に付いて説明する。

【０００７】入力端子１０に入力された信号は、第１の
遅延素子１１と第１の係数回路２０に入力され、第１の
遅延素子１１の出力は第２の遅延素子１２と第２の係数
回路２１に入力される。同様にして第３、第４、第５、
第６の遅延素子と係数回路に信号が入力されていき、最
後に第７の係数回路２６に入力される。それぞれの係数
回路ではフィルタの特性を決める適当な係数を乗算して
出力し、加算回路３０に同時に入力され、合計７つの信
号の和が出力端子３１に出力される。

【０００８】図６（ｂ）は図６（ａ）のフィルタをディ
ジタルフィルタで構成した場合のタイミング説明図であ
る。図６（ｂ）において、４１は入力データの入力タイ
ミング信号、４２は加算回路３０の出力、４３はフィル
タの出力信号である。処理は乗算と加算を一つの単位と
して、この操作を複数回繰り返す事で最終的にフィルタ
の処理を実現する。この方式を採る事で回路規模の大き
い乗算回路の数を減らしている。

【０００９】入力タイミング信号４１の立ち上がりで、
入力データ及び各遅延素子の出力が確定して、まず、入
力データに第１の係数回路２０で第１の係数を乗算して
加算回路３０に出力する。この出力結果が信号４２の図
中の１で表されている。次に第１の遅延素子１１の出力
を第２の係数回路２１で第２の係数と乗算し、その出力
を加算回路３０に送り、加算回路３０では第１の係数回
路２０の出力と第２の係数回路２１の出力を加算して結
果を保持する。この結果が信号４２の図中の２で表され
ている。同様にして、第３の係数回路２２の出力と前回
に保持した加算回路３０の出力をさらに加算する。この
処理をフィルタの次数回だけ、この例の場合は７回繰り
返すと、加算回路３０の出力にはフィルタの出力が得ら
れる。この出力を保持した信号が４３となって、出力端
子３１へ出力される。

【００１０】

【発明が解決しようとする課題】しかしながら、上記の
従来の回路構成では、通常速度で再生する場合には問題
ないが、高速再生の状態では、再生される信号の周波数
がテープ速度に比例して高くなるために、フィルタ部の
動作速度が間に合わなくなり、再生速度を高速化する場
合の障害になる、という課題があった。

【００１１】本発明は上記課題に鑑みて、再生速度を高
速化した場合でも、ほぼ正確にデータを読み取る事の可
能な高速再生装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】本発明の高速再生装置
は、上記の目的を達成するために、記録媒体からの再生
信号をサンプリングする手段と、サンプリングされたデ
ータを処理するディジタルフィルタと、再生速度を設定
する制御手段とを備え、高速再生時に、サンプリング周
期を再生速度に合わせて変化させるとともに、ディジタ
ルフィルタの次数を減少させて信号再生を行うように構
成したものである。

【００１３】さらに、複数のチャンネルからなる再生信
号に対しては、高速の再生時にサンプルするチャンネル
数を減少させる様に構成している。

【００１４】また、記録媒体からの再生信号を再生速度
に略比例したサンプリング周期でサンプリングする手段
と、サンプリングされたデータを一定量保持する記憶手
段と、前記記憶手段の出力を処理する信号処理手段とを
備え、前記信号処理回路の処理が終了した時点で前記記
憶回路の内容を更新するように構成している。

【００１５】

【作用】本発明は上記した構成により、フィルタの次数
を削減させる事で、ディジタルフィルタの積和計算の計
算回数が減り、計算時間が短くなる。

【００１６】また、計算するチャンネル数が減少する事
で必要な計算量が少なくなり、やはり計算時間を短縮す
る事ができる。

【００１７】これにより、入力される信号の周波数が高
くなってもフィルタの動作が間に合うようになり、高速
でのデータ再生が可能になる。

【００１８】また、サンプリングされたデータを一定量
保持する記憶手段を設ける事により、適当な間隔でデー
タを前記記憶手段に取り込んで、一旦記憶されたデータ
を信号処理部で処理するので、信号処理部の動作速度を
変更せずに高速でデータの再生を行う事ができる。

【００１９】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００２０】図１は本発明の第１の実施例における高速
再生装置のブロック図を示すものである。図１におい
て、サンプリング回路１０１は再生増幅器２の出力を信
号処理部１０３からのサンプリングクロック１０５でサ
ンプルして、ディジタルフィルタ１０２へ出力する。デ
ィジタルフィルタ１０２では、次数設定回路１０４で指
定された特性のフィルタリングを行って、歪を補正した
信号を信号処理部１０３へ出力する。次数設定回路１０
４は速度設定回路９からの指令に対応する次数を選択し
てディジタルフィルタ１０２の特性を決定させる。

【００２１】以上のように構成された本実施例の高速再
生装置について、以下その動作について説明する。な
お、従来例と同じ部分については同じ番号を付し、その
説明を省略する。

【００２２】まず、通常再生を行う場合を考える。速度
設定回路９で決められた速度で記録媒体１を移動させる
と、記録されている信号は通常の再生周波数で再生さ
れ、再生増幅器２で適当な振幅まで増幅された信号がサ
ンプリング回路１０１に入力される。サンプリング周波
数は、速度設定回路９からの指令に対応して、信号処理
部１０３が通常再生時のサンプリングクロック１０５を
サンプリング回路１０１に与える。サンプリング回路１
０１では、与えられたサンプリングクロックで入力信号
をサンプルしてディジタルフィルタ１０２へ出力する。
このとき、入力信号に、メインの信号と付加情報のよう
に複数のチャンネルの信号が含まれている場合でも、そ
れらの信号を時分割でまとめてサンプルしてしまうこと
が可能である。サンプリング回路１０１は一般的なＡ／
Ｄコンバータで容易に構成できる。

【００２３】ディジタルフィルタ１０２では、サンプリ
ングクロック１０５に同期して再生信号のフィルタリン
グを行う。次数設定回路１０４からの設定信号は通常再
生時には従来例と同様の７次となっているので、図６と
同様の構成が適用されて、フィルタ出力が信号処理部１
０３に出力される。メインの部分と付加情報は時分割で
処理される。

【００２４】信号処理部１０３では、ディジタルフィル
タ１０２の出力をメインの部分と付加情報に分離して処
理を行い、それぞれのデータを再生して出力端子８へ出
力する。

【００２５】高速再生モードの場合には、速度設定回路
９から速度の設定指令が出て、記録媒体１の移動速度が
高速になり、それに対応して信号処理部１０３から出力
されるサンプリングクロック１０５も周波数が高く設定
される。

【００２６】図２は高速モード時のディジタルフィルタ
１０２の動作を説明するための説明図で、図２（ａ）に
おいて、１０は入力端子、１１１，１１２は遅延素子、
１２０〜１２３は計数回路、１３０は加算回路、３１は
出力端子である。また、図２（ｂ）において、１４１は
入力データタイミング信号、１４２は係数回路出力、１
４２はフィルタ出力を示している。以下、図２も使用し
ながらディジタルフィルタ１０２の動作について説明し
ていく。

【００２７】次数設定回路１０４では、速度設定指令に
対応して、ディジタルフィルタ１０２の動作速度が間に
合う範囲に次数を制限してフィルタの次数を設定する。
例えば速度が通常の４倍になった場合には、サンプリン
グクロック１０５も通常の４倍に設定される。これに対
応して次数設定回路１０４では、図２のようにフィルタ
の次数が３になるように設定する。この場合には、入力
信号と係数回路１２０の計算、遅延素子１１１の出力と
係数回路１２１の計算と加算回路１３０の計算、遅延素
子１１２の出力と係数回路１２３の計算と加算回路１３
０の計算、の３段階の計算が必要になる。上記のそれぞ
れが図２（ｂ）の波形１４２中の１，２，３で表されて
いる。この合計の計算時間を考えると、入力データタイ
ミング１４１が通常の４倍の周波数になっているので、
このフィルタの計算時間は通常時を１とすると1/4*7/3=
7/12となり、約1/1.7倍の計算時間になる。従って、フ
ィルタ回路の動作速度を1.7倍の速度で動くように設計
しておけば、４倍の速度での信号再生が可能となる。フ
ィルタの次数を減少させることによりフィルタの特性が
要求されている特性から少しはずれる場合も発生する
が、最悪の場合でも信号処理回路１０３に含まれる誤り
のチェック回路で訂正あるいは補正の処理が可能なので
大きな問題は生じない。

【００２８】以上のように本実施例によれば、再生速度
に対応してフィルタの次数を制御する次数設定回路を設
けることにより、高速再生時にフィルタを正常に動作さ
せることが可能となり、これにより高速でのデータ再生
を行うことができる。

【００２９】図３は本発明の第２の実施例を示す高速再
生装置のブロック図である。同図において、２０１は複
数チャンネルの信号が記録されている記録媒体、２０２
は前記複数のチャンネルに対応した再生増幅回路、２０
３はサンプリング回路、２０４は等化フィルタ、２０５
は等化フィルタ２０４の次数設定回路、２０６は信号処
理部、２０７はサンプリングクロック、８は出力端子、
９は速度設定回路で、図１と異なるのはサンプリング回
路２０３に速度設定回路９からの指令を受けてサンプリ
ングチャンネルを制限する機能を設けた点である。

【００３０】上記のように構成された本実施例の高速再
生装置について、以下その動作を説明する。

【００３１】高速再生モード時には、記録媒体に記録さ
れている全ての情報を再生する必要はない場合が多く、
例えば頭出しに必要な信号さえ読めれば、その時点から
通常の再生モードに切り換えて全ての情報を再生すれば
良い。

【００３２】高速再生モード時には、記録媒体２０１か
ら再生された複数チャンネルの信号は再生増幅回路２０
２で増幅されてサンプリング回路２０３に入力される。
サンプリング回路２０３では、速度設定回路９からの指
令に従って、速度が通常の８倍の場合には、入力４チャ
ンネルの内の２チャンネルを選択してサンプリングを行
う。この２チャンネルの中に前記頭出し信号が含まれる
ようにチャンネルを選択しておけば、選択されているチ
ャンネルだけで、必要な情報が再生できる。こうしてサ
ンプリングされた信号は、全てのチャンネルをサンプリ
ングした場合の半分のデータ量になって、第１の実施例
と同様のデータ周期で等化フィルタ２０４へ出力され
る。等化フィルタ２０４では、第１の実施例の場合と同
様に、次数設定回路２０５からの指令に従って入力され
てくる信号のフィルタリングを行って信号処理部２０６
へ出力する。信号処理部２０６では、速度設定回路９か
らの指令に従って必要なサンプリングクロック２０７を
生成し、等化フィルタ２０４の出力信号から必要な頭出
し信号やデータを再生して出力端子８へ出力する。

【００３３】以上のように本実施例によれば、複数のチ
ャンネルからなる再生信号に対して、高速の再生時にサ
ンプルするチャンネル数を減少させるサンプリング回路
２０３を設けることにより、この場合では８倍となるよ
うに、さらに高速でのデータ再生が可能になる。なお、
第２の実施例では第１の実施例と組み合わせて次数設定
回路２０５を設けているが、簡易的には、等化フィルタ
２０４の次数を変更せずに通常再生時と同様の構成とす
る事もできる。

【００３４】図４は本発明の第３の実施例の高速再生装
置を示すブロック図である。同図において、３０１は信
号が記録されている記録媒体、３０２は再生増幅回路、
３０３はサンプリング回路、３０４は記憶回路、３０５
は等化フィルタ、３０６は信号処理部、３０７はサンプ
リングクロック、３０８は許可信号、３０９は等化フィ
ルタ３０５の次数設定回路、８は出力端子、９は速度設
定回路で、図１と異なるのはサンプリング回路３０３の
後段に記憶回路３０４を設け、信号処理部３０６からの
許可信号３０８で記憶回路３０４の読み書きを制御する
機能を設けた点である。

【００３５】上記のように構成された本実施例の高速再
生装置について、以下その動作を説明する。

【００３６】データ等を記録媒体に記録する場合には、
記録されるデータを適当な大きさに分割して、それを一
つのブロックとして扱う方式が多く用いられている。そ
こで、高速で再生を行う場合にもこの一つのブロックを
単位として、特定のブロックを読み出す事ができれば良
い場合も考えられる。たとえば各ブロックに１回、目次
情報が書き込んであるとすれば、この情報を読み取る事
で現在位置が認識でき、必要な位置で記録媒体を通常再
生にしてデータを読み出す事ができる。

【００３７】高速再生モード時には、記録媒体３０１か
ら再生された信号は再生増幅回路３０２で増幅されてサ
ンプリング回路３０３に入力される。サンプリング回路
３０３では、サンプリングクロック３０７で信号をサン
プルして記憶回路３０４へ出力する。記憶回路３０４は
記録されている信号の１ブロックより大きい容量を持
ち、信号処理部３０６からの書き込み許可信号３０８に
より入力データを記憶する。一旦記憶された信号は比較
的自由に読み出す事ができるので、この記憶された信号
を例えば通常再生時と同じ速度で読み出す事ができる。
この場合には次数設定回路３０９はシステムの動作に影
響しないが、さらにデータの記憶回路３０４への書き込
み周期を短くしたい場合には、次数を下げて高速のデー
タ再生を行う事もできる。

【００３８】こうして比較的低い周波数で読み出された
再生データは等化フィルタ３０５で通常再生時と同様に
波形歪を補償されて信号処理部３０６へ出力される。信
号処理部３０６では、速度設定回路９からの指令により
適当なサンプリングクロックを発生させ、入力されたデ
ータの１ブロック分を単位として処理を行い、必要な目
次情報やメインの記録データを再生して、出力端子８へ
出力する。このとき、信号処理部３０６が必要とするデ
ータを読み出し終わった段階で、次の再生データを記憶
回路３０４に書き込む許可を与える許可信号３０８を記
憶回路３０４へ出力する。

【００３９】なお、一般に、高速再生時の記憶媒体の移
動速度はそれほど正確なものではないため、記憶回路３
０４の容量は２ブロック＋α程度が望ましい。

【００４０】以上のように本実施例によれば、比較的高
速で動作が可能な前記記憶回路の動作速度で高速にデー
タを記憶回路に記憶し、この記憶された信号を比較的遅
い速度の信号処理部で処理する事が可能となり、間欠的
ではあるが非常に高速でのデータの再生が可能となる。
また、記憶回路３０４からの読み出し速度は、信号処理
部３０６及び等化フィルタ３０５の最高動作速度の遅い
方の限界まで速くする事ができ、フィルタの次数選択回
路３０９を動作させてフィルタの次数を下げてフィルタ
３０５の動作速度を向上させる事は、前記間欠的なデー
タの再生頻度を増やす事を意味し、これにより、再生デ
ータの信頼性を向上させる事が可能になる。

【００４１】

【発明の効果】以上のように本発明は、記録媒体からの
再生信号をサンプリングする手段と、サンプリングされ
たデータを処理するディジタルフィルタと、再生速度を
設定する制御手段を備え、高速再生時に、サンプリング
周期を再生速度に合わせて変化させ、ディジタルフィル
タの次数を減少させて信号再生を行うように構成してい
るので、さらに、複数のチャンネルからなる再生信号に
対して、高速の再生時にサンプルするチャンネル数を減
少させるように構成しているので、フィルタ部の動作速
度を上げる事ができ、高速でのデータ再生が可能とな
る。

【００４２】また、記録媒体からの再生信号を再生速度
に略比例したサンプリング周期でサンプリングする手段
と、サンプリングされたデータを一定量保持する記憶手
段と、前記記憶手段の出力を処理する信号処理手段とを
備え、前記信号処理回路の処理が終了した時点で前記記
憶回路の内容を更新するように構成しているので、信号
処理部の動作速度を最大限に利用して高速でデータの再
生ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における高速再生装置の
構成を示すブロック図

【図２】同第１の実施例における等化フィルタ部の内部
構成を示すブロック図とその動作説明に供する波形図

【図３】本発明の第２の実施例における高速再生装置の
構成を示すブロック図

【図４】本発明の第３の実施例における高速再生装置の
構成を示すブロック図

【図５】従来例における高速再生装置の構成を示すブロ
ック図

【図６】同従来例における等化フィルタ部の内部構成を
示すブロック図とその動作説明に供する波形図

【符号の説明】

１，２０１，３０１ 記録媒体 ２，２０２，３０２ 再生増幅回路 １０３，２０６，３０６ 信号処理部 ８ 出力端子 ９ 速度設定回路 １０ フィルタの入力端子 １１１，１１２ 遅延素子 １２０〜１２２ 係数回路 １３０ 加算回路 ３１ フィルタの出力端子 １０１，２０３，３０３ サンプリング回路 １０２，２０４，３０５ ディジタルフィルタ １０４，２０５，３０９ 次数設定回路 ３０４ 記憶回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 記録媒体からの再生信号をサンプリング
   する手段と、サンプリングされたデータを処理するディ
   ジタルフィルタと、再生速度を設定する制御手段とを備
   え、高速再生時に、サンプリング周期を再生速度に合わ
   せて変化させ、前記ディジタルフィルタの次数を減少さ
   せて信号再生を行う高速再生装置。
2. 【請求項２】 複数のチャンネルからなる再生信号に対
   して、高速の再生時にサンプルするチャンネル数を減少
   させる請求項１記載の高速再生装置。
3. 【請求項３】 記録媒体からの再生信号を再生速度に略
   比例したサンプリング周期でサンプリングする手段と、
   サンプリングされたデータを一定量保持する記憶手段
   と、前記記憶手段の出力を処理する信号処理手段とを備
   え、前記信号処理回路の処理が終了した時点で前記記憶
   回路の内容を更新する高速再生装置。