JPH0666894A

JPH0666894A - 電子回路テスト方法

Info

Publication number: JPH0666894A
Application number: JP5029305A
Authority: JP
Inventors: Berkel Cornelis H Van; ヘルマヌスファンバーケルコルネリス; Maria E Roncken; エリザベスロンケンマリア; Ronald W J J Saeijs; ウィルヘルムヨハンヨゼフサエイスロナルド
Original assignee: Philips Gloeilampenfabrieken NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1992-02-18
Filing date: 1993-02-18
Publication date: 1994-03-11
Also published as: CN1080447A; DE69315364D1; SG44012A1; BR9300579A; KR100284626B1; US5590275A; EP0556894B1; EP0556894A1; CZ383292A3; DE69315364T2; KR930018280A; CN1082302C

Abstract

(57)【要約】【目的】低レベルの複雑な編成でハンドシェイク回路
を構造的にテストするための基本的な構成を提供せんと
するものである。【構成】ハンドシェイクチャネルにより相互接続され
た機能コンポーネントを組合せる電子回路のテスト方法
および関連する配置を提案する。かかるチャネルの種々
のものには内部遮断接続部および外部遮断スイッチをテ
ストコンポーネント対として設ける。この接続部は２つ
パッシブポートおよび１つのアクティブポートを設け
る。また、スイッチは１つのパッシブポートおよびパッ
シブ制御ポートを経て選択される２つのアクティブポー
トを設ける。斯様にしてチャネルからの内部遮断を外部
遮断に容易に切換えることができる。内部遮断を第１チ
ャネルで行い、第２チャネルで外部遮断を行うことによ
り第１チャネル接続部分と第２チャネルスイッチとの間
に存在する全てのコンポーネントをテストすることがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はハンドシェイクチャネル
により相互接続された複数の機能コンポーネントを有す
る電子回路をテストする方法に関するものである。

【０００２】

【従来の技術】集積回路のテスト可能性は種々の手段
で、特に回路技術、故障モデル、および物理的に並びに
概念的に存在または不存在のテスト準備に依存してアプ
ローチされている。早期の準備は走査テスト、またはレ
ベルセンス走査設計（ＬＳＳＤ）、境界走査テストを含
み、これらの双方によって電子回路を単一ブラックボッ
クスとしてアプローチする。米国特許第４，６５６，５
９２号にはハンドシェイク手続きにより相互同期化を保
持する部分回路に複雑な回路を分割することが記載され
ている。これがため、分割回路が同期的に作動するとと
もに種々の回路間の相互作用のみがハンドシェイクを経
て実行される全く特殊の環境でブロック状テストを行う
ようにしている。本発明の開発中ハンドシェイク機能コ
ンポーネントを広く使用することが非同期回路の開発を
管理し得ることを保持するための好適な方法である。

【０００３】

【発明が解決しようとする課題】かかる非同期化を達成
するためにテストを行うことによって回路の寸法で指数
的に幾分打破される問題が残存し、従って簡単な回路が
天文学的な値のテストパターンおよび／またはテスト時
間を必要とするようになる。本発明ではチャネルへの侵
入かまたはチャネルからの離脱を考慮することによって
解決を図るようにする。特に、ここに云うチャネルとは
第１端部にアクティブポートを有し、第２端部にパッシ
ブポートを有するポイント−ポイント接続をすべきこと
を意味するものとする。またアクティブ／パッシブは通
信プロトコルレベルでのアクティビティに関連し、デー
タ転送方向には関連しない。これはデータがパッシブポ
ート側からアクティブポート側に位相されることを意味
する。これ自体によれば、通信の単なる目的が例えば同
期化にある場合には、データ転送も生ぜしめる必要はな
い。

【０００４】本発明の目的は低レベルの複雑な編成でハ
ンドシェイク回路を構造的にテストするための基本回路
構成を提供せんとするにある。

【０００５】

【課題を解決するための手段】本発明電子回路テスト方
法は通信を開始するアクティブポートおよび通信を待機
するパッシブポートを各々がそれぞれ各機能コンポーネ
ントで終端するハンドシェイク通信チャネルによって相
互接続された複数の機能コンポーネントを有する電子回
路をテストするに当たり、これらチャネルの１つに内部
ブレーキ接続部を設け、これによりテスト以外の時にチ
ャネル内ハンドシェイクの１部分を構成する第１テスト
コンポーネントを形成し、さらに前記接続部のチャネル
内パッシブポートに向かう任意のチャネル内信号化の代
わりに前記接続部のパッシブポートを経て第１テスト信
号化を遮断し、この第１テスト信号化によって前記チャ
ネルのパッシブポートを有し、前記任意のコンポーネン
トおよび前記テストコンポーネント間の任意のチャネル
部分を含む任意のコンポーネントのテストにおける前記
チャネルのテスト信号化を表わすようにしたことを特徴
とする。

【０００６】デザイン可能性は１９９１年４月２日に公
告された米国特許第５，００５，１３６号に記載されて
いるように特に関連する技術に参照されるシリコンコン
パイル編成に埋設される。接続部を経る内部遮断は任意
のデータ転送のない場合にも戻りの非同期化信号によっ
てテストを実行せしめるようにする。同期化が戻らない
場合にはこれによりテスト失敗を知らせるようにする。
本発明は次のシーケンス：即ち、テストパターンを設
け、テストを実行し、合成パターンを抽出することを具
える必要はない。テストパターンを設けることによって
戻りの同期化信号に結果を生ぜしめるかまたは生ぜしめ
ないようにする。合成パターンは早期に記憶されたテス
トパターンによってテストを実行することから生じるも
のである。このテストが制御が外部介在なく局部的に任
意に行われる自己テストである。

【０００７】特に、本発明方法は通信を開始するアクテ
ィブポートおよび通信を待機するパッシブポートを各々
がそれぞれ各機能コンポーネントで終端するハンドシェ
イク通信チャネルによって相互接続された複数の機能コ
ンポーネントを有する電子回路をテストするに当たり、
これらチャネルの１つ以上に内部ブレーキ接続部を設け
るか、および／またはこれらチャネルの１つ以上に外部
ブレーキスイッチを設け、これによりテスト以外の時に
チャネル内ハンドシェイクの１部分を構成するテストコ
ンポーネントの１組を形成し、さらに前記接続部のチャ
ネル内パッシブポートに向かう任意のチャネル内信号化
の代わりとして前記第１チャネル接続部のパッシブポー
トを経て第１テスト信号化を遮断し、第２チャネルスイ
ッチの他の任意のアクティブポートを経て他の任意のチ
ャネル内信号化の代わりとしてアクティブ特別チャネル
ポートを経て第２テスト信号化を遮断する第２チャネル
のスイッチの制御ポートに対する外部制御信号の制御の
下に、この第１ｃ．ｑ．第２テスト信号化は、前記第２
チャネルのアクティブポートで前記第１チャネルｃ．
ｑ．のパッシブポートを有し、前記コンポーネントおよ
び前記テストコンポーネント間の任意のチャネル部分を
含む任意のコンポーネントのテストにおける前記第１
ｃ．ｑ．第２チャネルのテスト信号化とするようにした
ことを特徴とする。

【０００８】一般に、複雑な回路は複数の接続部および
複数のスイッチを必要とする。２つのカテゴリのうちの
１方、例えば接続部が欠けているある状況の場合には、
スイッチが分離されて作動し、テスト時に内部制御によ
ってスイッチの出力側に合成データを発生させるかまた
は発生させないようにする。

【０００９】本発明によればこの合成データを数部分に
分割せしめて上記問題を簡単化する。即ち、内部遮断お
よび外部遮断を行うことによってテストに対する状態ダ
イアグラムの深度を浅くする。従って第１および第２テ
スト信号化の双方は個別の合成信号および／または多重
ビットパターンを具え、これらテスト信号化の何れかが
通信基本信号のみを具える限りこれらテスト信号化の何
れもが合成信号を必要とする。米国特許第４，６５６，
５９２号にはテストを同期化のレベルで有効に実行する
手段については何ら記載されてはいない。

【００１０】少なくとも１つのチャネルにスイッチを設
け、このスイッチをテスト信号化で少なくとも１つのチ
ャネル内でチャネル内信号化を遮断するテストモードに
おいておよびチャネル内信号化を継続する非テストモー
ドの双方で制御されるようにするのが有利である。この
非テスト励起は標準機能性を与えるようにする。また、
少なくとも１つのチャネルに接続部およびスイッチの双
方をテストコンポーネント対として設け、これにより少
なくとも１つのチャネルに対し内部遮断および外部遮断
の双方を行うようにするのが有利である。接続部とスイ
ッチとを隣接させることによって具体的なまたは物理的
なテストコンポーネント対を構成することができる。か
かる具体的なテストコンポーネント対のスパンを互いに
重畳することによってかかる重畳でカバーされたチャネ
ルの任意の部分をテスト可能とする。特に、ワイヤとは
別にチャネルはバッファまたはインバータのようなテス
ト可能なエレメントを具える。かかる方法は単一チップ
および複雑な種々のレベルのブロック間のオンチップ内
で広いレベルのような種々のレベルで適用することがで
きる。さらに、制御が困難なまたは観察するのが困難な
回路の部分を特にテストするような部分アプローチとし
て用いることができる。

【００１１】本発明によれば総合制御信号を含む総合テ
スト信号を電子回路に供給することにより各機能コンポ
ーネントに複数のテストを実行し、これから種々の接続
部に対する遮断を行う第１テスト信信号化、種々のスイ
ッチに対する表示を行う各外部制御信号および種々のス
イッチから遮断を行う各第２テスト信号化を抽出し得る
ようにするのが有利である。これがため、狭い経路幅で
または少量のデータ転送の何れかで外部アクセスを行う
ことができる。適当な順序、抽出、種々のテストおよび
制御信号の総合に対する編成は米国特許第５，００５，
１３６号に記載されているように（デ）マルチプレクシ
ング、並列合成および逐次合成構成のようなハンドシェ
イク回路に用いられる編成構体から得ることができる。
さらに、翻訳テーブル、ハッシング技術および署名発生
は種々の場合に用いることができる。集積回路の通信チ
ャネルに種々の接続部およびスイッチを設けることはテ
スト可能な設計およびテスト法自体の直接ハードウエア
ミラーである。さらに、個別のテストコンポーネントを
設けることにより自己テスト編成で用いることができ
る。ここに云う自己テストとは外部から供給された総合
テスト信号は予め存在するまたは予め記憶された種々の
内部回路テスト信号化と相俟って用いて複数の単位テス
ト作動を実行するのが明瞭であるかまたは不明瞭である
かを決めるようにし、その後複数の単位テスト結果を結
合し、署名し、さもなくば評価してテストされた回路の
外側の総合テスト評価を信号化し得るようにする。これ
自体によって静的ＲＡＭメモリに対するかかる自己テス
ト原理は米国特許願第７５２，１６６号、即ち、ヨーロ
ッパ特許出願公開第３５０，５３８号明細書に記載され
ている。

【００１２】特に、本発明によれば任意のチャネル交叉
部に個別の集積回路間の任意のボーダを割当てることに
より複数の集積回路を有する電子回路をテストして前記
ボーダの両側の前記ボーダのダミー機能コンポーネント
によって個別のチャネルを前記ハンドシェイクの個別の
チャネルとして生ぜしめるようにする。電子回路が１つ
以上の個別の集積回路より成る場合には“隣接”の回路
が何であるかは予め不明である。この回路は本発明によ
るテストプロビジョンを有するかまたは有さない。また
テストプロビジョンを有する場合にもこれが標準のハン
ドシェイクの場合でなくてもテストを妨害するレベルで
２つのチャネルは幾分異なるプロトコルを有するように
なる。特に、後者のプロビジョンは境界または相互接続
テストをＩＥＥＥ１１４９．１．のＪＴＡＧによる標準
境界走査テストへの変形アプローチとして実行すること
ができる。他のレベルでは本発明を種々の複雑なレベル
における自己テスト原理に従ってテストの特徴に用いる
ことができる。

【００１３】また、本発明によれば上記方法に従ってテ
ストされる集積回路において、それぞれアクティブ通信
開始ポートおよびパッシブ通信待機ポートにより各々が
個別の機能コンポーネントで終端するハンドシェイク通
信チャネルによって相互接続された複数のテスト可能な
機能コンポーネントを具え、これらチャネルの少なくと
も１部分には内部遮断接続部または外部遮断スイッチを
設け、これによりテスト以外の他の時間にチャネル内ハ
ンドシェイクの１部分を形成するテストコンポーネント
の１組を構成し、任意の前記接続部はチャネル内で開始
された通信に対する第１パッシブチャネルポートおよび
外部開始されたテスト通信に対する第２パッシブテスト
ポート並びに開始された通信の両タイプを伝搬する第１
アクティブチャネルポートを有し、任意の前記スイッチ
はチャネル内伝搬する開始された通信第３パッシブチャ
ネルポートと、これら開始された通信のチャネル内伝搬
に対する第２アクティブチャネルポートと、これらスイ
ッチの少なくとも１部分の各々におけるこれら開始され
た通信の余分のチャネル伝搬に対する第３アクティブテ
ストポートおよび前記第２アクティブチャネルポートお
よび前記第３アクティブテストポート間の伝搬を選択す
る第４パッシブ制御ポートの組合せとを有し、さらに電
子回路には外部開始されたテストパターンを有する任意
の第２パッシブテストポートへの遮断を行うテスト制御
手段を有することを特徴とする。

【００１４】テスト可能なコンポーネントは直接これに
対する内部手段によってまたは間接的にこれらコンポー
ネントおよびその環境間の相互接続をテストすることに
よってテスト可能とする。テスト以外の他の時間ではテ
ストコンポーネントは内部チャネルハンドシェイクの１
部分を構成する。

【００１５】少なくとも１つのチャネルは接続部および
スイッチの双方を具え、これら接続部およびスイッチに
よってテストコンポーネント対を構成し、これにより少
なくとも１つのチャネルに対する内部遮断および外部遮
断を容易とし得るようにするのがゆうりである。上述し
たテストコンポーネント対のようなテストコンポーネン
ト対を形成することによって標準のテスト可能性が得ら
れるようになる。特に、テスト可能なブロックまたは前
記機能コンポーネントはチャネルのハンドシェイクの凹
凸レベルでクロックレスとする。これはこれらブロック
が非同期で作動するかまたはこれらクロックがハンドシ
ェイクのレベルで見えない時間フレームの周波数を有す
ることを意味する。これらクロックが充分に速い場合に
はこれはハンドシェイクから見てほぼアナログの時間離
散編成で作動するようになる。これらクロックが充分に
遅い場合にはハンドシェイクは機能コンポーネントを静
的であるとみなす。

【００１６】一般に、本発明を適用することによりテス
トの回数を低減して複雑性の目安の低い問題となる。

【００１７】さらに、外部アクチベーション信号を受信
するとともに制御信号を含む総合テスト信号から前記接
続部およびスイッチの種々の単位テスト信号化および制
御信号化を生ぜしめる発生手段を有し、且つ集積回路を
外部から観察する総合合成信号に対する種々の単位合成
信号化を受けて総合する自己テスト手段を具えるように
する。これにより、一般にテスト制御および／またはテ
スト評価マシンへのテスト中回路から充分に僅かの通信
を必要とする点で総合テスト時間を充分に短縮すること
ができる。またスイッチ制御および接続部同期化はそれ
ぞれスイッチおよび接続部に向けられることは明らかで
ある。スイッチの同期化はスイッチから行う。しかし、
データの転送方向は、スイッチおよび接続部の双方がそ
の余分のチャネル接続のデータを受信するとともに転送
されると云う点で双方向とすることができる。ある接続
は転送されたデータに対しても双方向とすることができ
る。

【００１８】接続部はあるチャネル状連続機能コンポー
ネントに共通の電子部分を有しおよび／またはスイッチ
はあるチャネル状連続機能コンポーネントに共通の電子
部分を有するようにする。かかる設定は必要な余分のハ
ードウエアの量を減少する。機能コンポーネントを有す
るかかる共同使用のほかに、連続接続部／スイッチ対、
特に具体的なテストコンポーネント対は共通のある電子
部分を有し、従ってハードウエアのオーバーヘッドを減
少する。

【００１９】本発明回路は少なくとも１つの機能コンポ
ーネントに予め特定したテストの完了時にかかる機能コ
ンポーネントからの標準チャネルハンドシェイク信号に
アクノレッジ信号を外部信号として出力するアクノレッ
ジ手段を具えるようにするのが有利である。特に、以下
に説明するリピータ機能素子に対してはかかる信号化は
時間節約プロビジョンとなる。このアクノレッジは回路
の標準機能に対して設けられたチャネルに送出すること
ができる。

【００２０】種々の有利な概要は従属特許請求の範囲に
記載されている。定義： ‐ハンドシェイク回路：グラフ、端部としてのチャネ
ル、ノードとしてのハンドシェイクコンポーネントおよ
びイニシアライゼーションに対するプロビジョン。 ‐ハンドシェイクコンポーネント：中間チャネルに沿っ
て通信することにより環境と相互作用する電子回路。各
通信はハンドシェイクとして編成される。通信に対する
イニシアチブは通信毎に変化する。本発明を示すため
に、このイニシアチブはチャネル当たり５つのイニシ
アチブで充分である。 ‐チャネル：ハンドシェイクコンポーネントおよびその
環境間の回線の双方向リンク。本発明を示すためにこの
チャネルは単方向回線を有するポイント−ポイント接続
と見なすだけで充分である。１つのチャネルの２つの端
子をポートと称する。 ‐ポート：ハンドシェイクコンポーネントのチャネル端
子。コンポーネントがチャネルに沿って通信を開始する
場合にはこのポートはアクティブと称する。その環境が
イニシアチブをとる場合にはポートをパッシブと称す
る。 ‐通信またはハンドシェイク：ハンドシェイクプロトコ
ルとして編成されたチャネルに沿う通信イベントの有限
シーケンス、即ち、次のイベントに対するイニシアチブ
は通信パートナー間で交互に変化する。 ‐通信イベント：チャネルの１つ以上の回線に沿う遷移
の組。この組には完了規準を設ける。

【００２１】テストの音および完了に対する基準モデル
として、テスト義務の標記を用いる。また形成されたハ
ンドシェイク回路の補正基準を用いるとともに環境によ
って回路が初期状態に保持されるか否かを検出し得るも
のとする。テストは初期化された回路から開始する。理
論的には、特定の故障回路をその意図する初期状態に駆
動することはできないが、回路の次の特性は一層完全な
ものとなる。従って検出されない故障特性の可能性は無
視し得るようになる。 ‐テスト義務：時として、可能には端部における初期化
イベントを有する回路のチャネルに沿う通信イベントの
部分的な順序組。テスト義務は正しい回路がテスト義務
における全てのイベントに応答するとともに初期状態で
終了する。 ‐テスト：毎回テスト義務が正しい回路により順次通過
すること、及びここであるイベントに応答できないこと
による正しくない回路があるテスト義務を失敗すること
の２つの制約を満足するテスト義務の組。これはそれ自
体によってテストが目的を達成する励磁および応答の完
全な組であり、即ち、形成された回路が正しいか否かを
知ることを意味するものである。

【００２２】背景フィロソフィー簡潔のために、以下の記載では、外部テストマシン、テ
ストパターンの適用、任意のレジスタレベル実行および
任意のテスト評価は通常の技術であるため、詳細には処
理しない；唯通信チャネルおよびそのテスト可能特性に
対する関係を完全に説明するとともにかかるテストに適
したまたは付随のある電子サブ回路コンポーネントをも
説明する。さらに、かかる説明はトランジスタにのみ限
定されるものではなく、電子回路を実現するこれらのレ
ベルが既知である限りゲートレベルでも行うものとす
る。

【００２３】同期回路に対しては任意のハンドシェイク
回路に対するテストを見いだす問題が複雑な問題である
ため、問題の大きさが（チャネルの数）が増大するに連
れて解（例えばパターン）の数が指数関数的に増大す
る。同期走査テストのアプローチでは、テスト中の内部
ポイントを制御し且つ観測することによってかかる解に
よりテストの複雑性を緩和する。これはポイント当たり
余分のハードウエアを含むため、性能に影響を及ぼすよ
うになる。テストのコストおよび性能は内部ポイントを
慎重に選定することにより調整することができる。合成
回路は２つの作動モードを有する：即ち、元の特性に対
する標準モードおよびテストモードを有する。ハンドシ
ェイク回路に対するテストアプローチはある類似性を有
する。

【００２４】ハンドシェイク回路のテストに対するキー
がその通信性能にあるため、制御性および観測性はチャ
ネルに関するようになる。従って、ハンドシェイク回路
をその環境から独立してテストするためには、テスト可
能なハンドシェイクコンポーネントを中間チャネルに挿
入することによってテストに対する余分なインターフェ
ースを形成し得るようにする。

【００２５】

【実施例】まず最初、図１は本発明によるテスト可能な
回路を示す。このテスト可能な回路１００は４つの機能
コンポーネント１０２，・・・，１０８を具える。明瞭の
ため、これらコンポーネントの機能の特性は本発明の要
旨ではないため詳細には説明しない。これら機能コンポ
ーネントは非同期的に作動し、且つハンドシェイクチャ
ネル１１０，・・・，１１６により相互接続され、これら
ハンドシェイクチャネルの各々は以下に詳細に説明する
内部遮断接続部および／または外部遮断スイッチ対を有
する。ある状況においては、単一テストコンポーネント
のみ、即ち、以下に説明するように１つの接続部または
１つのスイッチを有する。図においてこれら対はテスト
制御ブロック１２８により所望に応じ双方向に通信する
ブロック１２０，・・・，１２６により記号化して示す。
テスト可能な回路１００によって通信を行いチャネル１
３０，１３２に沿って外部回路（明瞭のため図示せず）
により標準機能を実行し得るようにする。テスト可能な
回路１００および外部間の境界はさらに他の機能を追加
しないダミー機能コンポーネント１４２，１４４によっ
て記号化する。記号化コンポーネント１０６，１０８お
よびその対応ダミーコンポーネント間のチャネル１３
０，１３２にはその内部遮断接続部／外部遮断スイッチ
対１３８，１４０をそれぞれ設け、これら対はテスト制
御ブロック１２８とは通信しない。簡潔さのため、対自
体のテスト制御ブロックは図示しない。テスト制御ブロ
ック１２８は外部（テストマシン）から総合テスト信号
を受ける。これはテスト初期化、テストパターン、所望
の合成パターンおよび任意の必要な他の制御を意味す
る。この制御によっていずれのテストまたは部分テスト
が実行されるか、またはいずれのシーケンスで総合テス
ト信号からのテストパターンの取出し、即ち、総合合成
信号に対する合成パターンを総合する規定を制御し、期
待された結果を比較するような合成パターン等の制御を
予め処理することができる。

【００２６】図２はチャネルｃにより相互接続された２
つの回路ＡおよびＰを示す。回路Ａをその黒丸ドットに
より示されるアクティブポートによりチャネルｃに接続
するとともに回路Ｐを白丸ドットにより示されるパッシ
ブポートによってチャネルｃに接続する。所望に応じデ
ータは左側から右側に、またはその逆に転送する。アク
ティブ／パッシブポートはハンドシェイクを開始する。
データは図示のハンドシェイクチャネルに並列な他の回
線（ファイバー、周波数等）で物理的に行うことができ
る。或は又、データ自体はハンドシェイクプロトコルを
支持する。チャネルは１つの集積回路に内蔵させるかこ
れにより２つの集積回路を相互接続する。任意の機能コ
ンポーネントに任意数のポートを設ける設け得ることは
勿論である。図３はハンドシェイク回路Ａ，Ｐ間に設け
られた余分のコンポーネントＳ（スイッチ）およびＪ
（接続部）を示す。スイッチＳはチャネルに対し外部の
パッシブ制御入力ポートでモード制御される。接続部Ｊ
はかかる制御を必要としない。この設定配置において、
回路Ａにより開始され、および／または回路Ｐにより受
信される通信作動は制御しかつ観測することができる。
制御および観測の双方は内部遮断接続部の第１テスト信
号化により第１チャネルの内部遮断を経て行われ、且つ
外部遮断スイッチの第２テスト信号化により第２チャネ
ルの外部遮断を経て行われる。しかし、スイッチＳによ
るかかる観測および制御は回路Ａに対し外部遮断機能の
みを有するが、接続部Ｊは回路Ａの観点から省略するこ
とができる。同様に、回路Ｐの観点から明らかなよう
に、スイッチＳを省略することができる。

【００２７】しかし、図２に示す構成を用いるテストは
スイッチＳおよび接続部Ｊ間の中間チャネルに対しては
有効ではない。従って図４に示すように相互交換された
スイッチおよび接続部を用いる。かかる構成とすること
によってチャネル部分ｃに関し重複されたテスト物を有
するテストコンポーネント対を構成する。特定のチャネ
ルに対しては双方のテスト可能な構成間の選択は接続処
理の故障配分、所望の故障適用範囲およびテストの関連
する容易性によって決まる。以下に示す所は図４に示す
構成に集約される。図４において、ラインｃ^a，ｃ，ｃ
^pのシーケンスは回路ＡおよびＰ間の元のチャネルを表
わす。このチャネルにはチャネル内のパッシブテストポ
ート、チャネル外のパッシブテストポートおよびチャネ
ル内のアクティブポートを有する接続部２２を設ける。
２つのパッシブポートの通信は単一アクティブポートを
経て行うとともに重複させてはならない。さらに、この
チャネルにはスイッチ２４を設け、このスイッチ２４に
はチャネル内のパッシブポート、外部パッシブモード制
御ポート、チャネル内のアクティブポートおよびチャネ
ル外の第２アクティブテストポートを設ける。チャネル
のハンドシェイク通信は上記モードに従って２つのアク
ティブポートのうちに一方を経て行う。斯様にしてチャ
ネルのすべての部分ｃ^a，ｃ，ｃ^pをテスト中制御可能
および観測可能とする。接続部によって通信を開始（ブ
レークイン）するとともにスイッチによって通信を中断
（ブレークアウト）する。ｃ^a _t，ｃ，ｃ^p _tのテスト
結果がチャネル部分ｃ^a，ｃ，ｃ^pのテスト結果にそれ
ぞれ等しい場合には、ｃ^a _t，ｃ，ｃ^p _tはチャネル部
分ｃ^a，ｃ，ｃ^pが有する場合と同様に回路ＡおよびＰ
を同様に制御し且つ観測することができる。チャネル内
通信およびそのテスト対応物間の等価性よりも弱い関係
でこれらの同一の可能性を得るには充分である場合もあ
る。

【００２８】テストの発生については、チャネル通信を
そのテスト対応物に置換するとともにテスト開始前のテ
ストモードに関連するスイッチをセットするものとする
と、基本コンポーネントに好適なテストも図４に示すよ
うな構成において同一のコンポーネントをテストするこ
とができることは勿論である。図４の構成ではこのテス
トの部分は環境の１部分を構成するスイッチを経て通過
する信号に関連する。従って、これら後者のスイッチは
標準モードで制御されるようになる。この手順はテスト
債務の一層基本的なレベルに適用することができる。

【００２９】テスト可能なコンポーネント自体のテスト
から要約するに、上述したテスト手順はこれを回路の基
本コンポーネント全部に順次適用することにより一般に
ハンドシェイク回路に容易に拡張し得るようにする。実
際上局部テスト手順は衝突モードまたは通信が同時に発
生しない限り任意に合成することができる。

【００３０】テスト中テスト可能なコンポーネントはテ
ストモードと標準モードとの間で交互に処理される。こ
れらコンポーネントはハンドシェイク回路のテストの役
割が自己診断にある：即ち、元の回路のテストを経てテ
スト可能なエンハンスメントに対する全体の編成が自動
的にテストされるように設計することができる。

【００３１】図５は前記米国特許第５，００５，１３６
号のシーケンサハンドシェイクコンポーネント用の電子
回路を示す。各々が図示の２つの物理的単方向回線より
成る３つのチャネルａ（ａ０，ａ１），ｂ（ｂ０，ｂ
１）およびｃ（ｃ０，ｃ１）沿う基本ハンドシェイクを
実行する。内部的には、各々が白丸で示されるように１
つの反転入力端子を有する２つのＡＮＤゲート２８，３
０を設ける。最後にいわゆるミューラＣ素子３２を設け
る。かかる素子には図面に２重（ｗ）で示す出力端子お
よび任意数の入力端子を設けることができる。この素子
の出力は全ての入力が現在の入力値の逆の値である場合
にのみ変化し；そうでない場合には出力は変化しない儘
となる。図６は正しい環境で作動する場合に連続安定状
態の組合せを示す：即ち、チャネルａに沿う作動時にこ
れはチャネルｂ０に沿って一回、次いでチャネルｃ０に
沿って一回それぞれ通信する。

【００３２】図７は一層複雑な回路に対するテストプロ
ビジョンの完全な配列を示す。図中シーケンサ３４は図
５の配列に相当し、ミキサ３６はそのアクティブポート
のみに対しパッシブポートで開始された任意の通信に無
条件に指向するものである。またこの図７には本発明に
よるテスト可能なエンハンスメントによって外部チャネ
ルの数を著しく増大することを示す。これは１組が数ダ
ースの外部チャネルのみの場合の集積回路の問題であ
る。テスト手順を部分的に集積化することによって余分
のハードウエアを犠牲にして追加の外部チャネルの数を
僅か数個に減少することができる。このハードウエアは
テスト可能なコンポーネントの場合と同様に、ハンドシ
ェイク回路のテスト時におけるように自己診断の役割を
有するようにすることができる。テスト手順を完全に集
積化することにより回路の境界での外部チャネルのみが
個別にテストされた儘である内蔵自己テスト型の回路の
同期等価性を得ることができる。これがため回路および
その環境間のインターフェースのテストを容易とする個
別の環境テストを行うことができる。

【００３３】図８は例えば図１のチャネル１３０／１４
６に沿う２つの集積回路ＡおよびＰ間の相互接続回路ｃ
に沿って接続部およびスイッチの可能な構成を示す。相
互接続テスト中にとられる経路は点線で示す。相互接続
チャネルｃのほかには２つの回路に何ら他の部分を含め
ない。

【００３４】テスト可能性の設計に当たり、ハンドシェ
イクコンポーネントの大きな構体または小さな構体を基
本構体としてとることによりテストおよび性能コストを
調整することができる。一般に、かかる基本コンポーネ
ントは上述した図４のプロビジョンを有さない電子回路
のクラスタである。

【００３５】テストに関する回路適応の上述したテーマ
に関しては発明の要旨を変更しない範囲内で多数の種々
の変更が可能である。元のハンドシェイクコンポーネン
トと内部遮断／外部遮断コンポーネントとを組合せた組
合せ構体を用いるのが有利となる場合もある。斯様にし
て組合せた回路は併置されたコンポーネントよりも小型
且つ迅速である。その理由は中間チャネルが余分となる
からである。さらに、テスト手順またはその素子との組
合せはテスト問題を低減するのに充分である。

【００３６】好適な実施例への準備 ● ハンドシェイク回路を初期化することは全ての外部
入力ワイヤを低くするとともに正しい機能回路に対する
初期状態である安定状態に回路を設定する充分な時間の
待機に相当する。この設定時間は回路から計算すること
ができる。従って、全ての外部ワイヤが少なくとも設定
時間に対し低い値に保持される場合に回路が通常初期状
態にあることを環境によって知るようになる。 ● チャネルは単方向ワイヤを有するポイント−ポイン
ト接続である。通信に対する主導権はチャネル毎に固定
される。同期チャネルａは２つのワイヤ：即ち、アクテ
ィブポートからパッシブポートへのワイヤａ₀およびパ
ッシブポートからアクティブポートへのワイヤａ₁を有
する。データチャネルはデータが要求されるかまたはア
クノレッジされる単一同期ワイヤおよびデータが通信さ
れる１組のワイヤを備える。データ通信は単方向および
双方向レール符号化であり、即ち、ビットｂ当たり２つ
のワイヤ、“０”値に対しｂ０および“１”値に対しｂ
１がそれぞれ存在する。チャネルの実現に対する計画を
図９ａ・・・９ｃに示す。 ● 次に通信イベントを示す。 ‐ 同期ワイヤｗをセットする：ｗ↑ ‐ 同期ワイヤｗをリセットする：ｗ↓ ‐ データワイヤｄの組における全てのデータビットに
対しデータｄをセットする：ｂ０↑、またはｂ１↑；速
記表記：ｄ↑，またはｖが関連するデータ値である場合
にｄ↑ｖ ‐ データワイヤｄの組における全てのデータビットに
対しデータｄをリセットする：ｂ０↓、またはｂ１↓；
速記表記：ｄ↓，またはｖが関連する元のデータ値であ
る場合にｄ↓ｖ関連する完全な規準は次の通りである： ‐ ｗ↑はｗ＝１の場合に完了する。 ‐ ｗ↓はｗ＝０の場合に完了する。 ‐ ｄ↑（ｄ↑ｖ）はデータワイヤｄの組における全て
のデータビットｂに対しｂ０＝１またはｂ１＝１、且つ
双方が１に等しくない場合に完了する。 ‐ ｄ↓（ｄ↓ｖ）は、データワイヤｄの組における全
てのデータビットｂに対しｂ０＝１およびｂ１＝１の場
合に完了する。 ● 通信は４相ハンドシェイクとして編成され、このハ
ンドシェイク中データおよび同期ワイヤをそれぞれセッ
トおよびリセットする。ａ₀↑；ａ₁↑；ａ₀↓；ａ₁↓ ここにセミコロン' ；' はそれぞれ前以て規定された信
号および後から規定された信号間の逐次順序を示す。さ
らに、ａがデータチャネルである場合にはａ₀は同期ワ
イヤであり、ａ₁はデータワイヤの捕集であるかまたは
その逆である。（図９参照）

【００３７】次のプログラム構成を用いて上述したイベ
ントに対するハンドシェイク回路のポートの特性を規定
する。またＥを範囲オーバ算術表現とし、ａをオーバポ
ートネームとするものとする。また、ポートにおけるイ
ベントのシーケンスに対する主導権が内部（. ・＝アク
ティブ）であるかまたは外部（. °＝パッシブ）である
かを示すために肩文字を用いる。 ● ａ↑°はａ₀↑；ａ₁↑に対する速記表記、および
ａ↓°はａ₀↓；ａ₁↓に対する速記表記であり、ここ
に主導権は環境とともにある。また、ａ↑°？ｘ，ａ↓
°？ｘ，ａ↑°！Ｅ、ａ↓°！Ｅについても同様であ
る。 ● ａ↑・はａ₀↑；ａ₁↑に対する速記表記、および
ａ↓・はａ₀↓；ａ₁↓に対する速記表記であり、ここ
に主導権は内部である。ａ↑・？ｘ，ａ↓・？ｘ，ａ↑
・！Ｅおよびａ↓・！Ｅについても同様である。

【００３８】特性Ｐ₀およびＰ₁が存在する組合せにつ
いても数種類のものがある。ここで以下に規定するよう
に（優先権の順位を減少する）オペレータ' ＊',' ：'
，'；’,'｜’,'□’,'‖’を用いるものとする。通常
のように、括弧の対' （.)’および' ［. ’は優先権か
らの逃避および構文構造を明確にするために用いる。 ● 逐次組合せＰ₀；Ｐ₁：まず最初Ｐ₀、次いで
Ｐ₁。 ● ａ°はａ↑°；ａ↓°に対する速記，およびａ°？
ｘはａ↑°？ｘ；ａ↓°？ｘに対する速記である。ａ°
？ｘ，ａ°！Ｅ，ａ・，ａ・？ｘおよびａ・！Ｅについ
ても同様である。 ● 無限繰返し＊Ｐ₀：しばしばＰ₀に対し無限であ
る。 ● Ｐ₀およびＰ₁の並列を意味する並列組合せＰ₀‖
Ｐ₁。 ● ａ↑°：Ｐ₀はａ₀↑；Ｐ₀；ａ₁↑を意味し、ａ
↓°：Ｐ₀はａ０↓；Ｐ₀；ａ₁を意味し、ここにａに
対する主導権は外部である。 ● ａ↑・：Ｐ₀はａ０↑；（Ｐ０‖ａ１↑）を意味
し、ここにａに対する主導権は内部である。 ● 外部非決定Ｐ₀｜Ｐ₁：環境によって選択されるよ
うにＰ₀またはＰ₁のいずれか。 ● 内部非決定Ｅ₀→Ｐ₀□Ｅ₁→Ｐ₁：関連するブー
ル代数表示Ｅ₀およびＥ₁の有効性に依存してＰ₀また
はＰ₁のいずれか。

【００３９】タイプＴの内部変数ｘはｘ：ｖａｒＴとし
て宣言する。変数宣言は’＆’記号によって分離する。
タイプＴのデータに対するパッシブポートａは入力に対
してはａ°？Ｔとして宣言し、且つ出力に対してはａ°
！Ｔとして宣言する。タイプＴのデータに対するアクテ
ィブポートａは入力に対してはａ・？Ｔとして宣言し、
且つ出力に対してはａ・！Ｔとして宣言する。同期に対
するポートａのみはパッシブａに対してはａ°として宣
言し、ａがアクティブの場合にはａ・として宣言する。
ポート宣言は',' 記号によって分離する。基本ハンドシ
ェイクコンポーネントに対するプログラム構成は次式で
示す形態のものとする。（ポート宣言）．｜［変数宣言｜Ｐ₀］｜または、内部変数宣言がなければ：

【外１】

【００４０】ハンドシェイクコンポーネントのある例図１０ａ・・・１０ｄは４つの基本ハンドシェイクコン
ポーネント：即ち、シーケンサ（ａ）、マルチプレクサ
（ｂ）、リピータ（ｃ）および変数（ｄ）に対するアイ
コンを示す。 ● 図１０ａのシーケンサＳＥＱ（ａ°，ｂ・，ｃ・）
はａに沿ってアクチベイトされる際にそれぞれｂおよび
ｃに沿って通信する。通信イベントによる仕様は次の通
りである。

【数１】 ● 図１０ｂのマルチプレクサＭＩＸ．（ｂ°，ｃ°，
ｄ・）はｂおよびｃ〜ｄの双方に沿って次に示すように
通信する：

【数２】 ● 図１０ｃのリピータＲＥＰ．（ａ°，ａ・）はｂに
沿って繰返し通信し、一旦通信するがａに沿ってアクチ
ベイトされると、次のようになる。

【数３】 ● 図１０ｄの単一読出し、単一書込み、１ビット変数
ＶＡＲ_(1,1)．（ａ°，ｂ°）はａに沿う最後のビット
値入力を記憶し、これをｂに沿う要求で次に示すように
送出する

【数４】

【００４１】図１１はシーケンサおよびマルチプレクサ
をデュプリケータに組合せる場合を示す。ａに沿う各通
信に対しこれはｄに沿い２つの通信を開始する。

【００４２】選択されたテストモード同期回路については、形成された回路の正しい規準が故
障モデルに基づくようになる。ハンドシェイク回路の故
障モデルでは、故障はある値の伝達不能または通信完了
不能のような誤りのある通信（デッドロック）に関連す
る。これらデッドロックにつき以下に説明する。デュア
ルレールデータ伝送の際の４相ハンドシェイクに対し、
デッドロックはあるチャネルワイヤのセットまたはリセ
ット不能に相当する。またデッドロックは図５に示し得
るような内部ワイヤの故障をカバーする。この場合の特
性を次に示す。

【数５】内部チャネルｗのセットおよびリセットの双方はある外
部イベントに追従し次のようになる。ｗ↑はｂ₀↓に追従し、ｗ↓はｃ₀↓に追従する。内部
イベントの何れが例えばｗのスタック−アトフォールト
によりディスエーブルすると、これが外部イベントａ₁
↓となり、チャネルａにデッドロックを発生する。

【００４３】図１２は米国特許願第５，００５，１３６
号にも記載されている基本コンポーネントＲＥＰ．（ａ
°，ｂ・）の具体的な回路を示す。これは既に以前に：
イベントａ₁↑の不存在および初期設定から計算の終了
およびテストａ₀↓への必要性として示されている。

【００４４】図１３はオランダ国特許願９０００５４４
号（米国特許願６５９，８０５号）による基本コンポー
ネントＶＡＲ_(1,1)．（ａ°，ｂ°）の具体的な回路を
示す。値０を変数に記憶し、次いでこれを読出すことに
よりワイヤａ₀０，ａ₁，ｂ ₀，およびｂ₁０をスタッ
ク−アト０／１フォールトに対しテストし、ワイヤｑ０
をスタック−アト１フォールトに対しテストし、ワイヤ
ｑ１をスタック−アト０フォールトに対しテストする。
値１を記憶し、次いでこれを読出すことによりワイヤａ
₀１，ｂ₁１をスタック−アト０／１フォールトに対し
テストし、ワイヤｑ０をスタック−アト０フォールトに
対しテストし、ワイヤｑ１をスタック−アト１フォール
トに対しテストする。これがためこれら双方をシーケン
スに実行することにより完全なテストを得ることができ
る。デュアルレール符号化の結果として、受信した値を
記憶された値に対しチェックする必要はない。上述した
テストモデルを与えることにより次に示すテストが図１
０の基本コンポーネントのテストに好適となる。 ● ＳＥＱ．（ａ°，ｂ・，ｃ・）に好適なテストは次
に示すように単一テスト責務を有する単一テストを含
む。

【数６】 ● ＭＩＸ．（ｂ°，ｃ°，ｄ・）に好適なテストは次
に示すように２つのテスト責務を有する単一テストを含
む。

【数７】 ● ＲＥＰ．（ａ°，ｂ・）に好適なテストは、test_n
（ｎ＞０）がｂに沿う通信を次に示すように完了するよ
うな１つのテストの無限数を含む。

【数８】 ● 変数に好適なテストは次に示すように２つのテスト
責務を有する単一テストを含む。

【数９】ここに便宜上１つのテストはその単一素子を与えること
により規定する。

【００４５】テスト可能性エンハンスメントデュアルレ
ールデータ符号化による回路はデータ出力のセットおよ
びリセットをテストするだけで充分であるが、値が重要
となる単一レールデータ符号化による回路は不充分であ
る。また同期に対しては同期ワイヤのセットおよびリセ
ットをテストするだけで充分である。従って、内部遮断
および外部遮断コンポーネントのインターフェースは標
準インターフェースよりも簡単となる（図４の好適な変
形例である図１４参照）。ここに実線矢印はコンポーネ
ントＡに対するテスト経路を制限し、破線矢印はコンポ
ーネントＰに対するテスト経路を制限する。 ● 同期チャネルへの遮断は以下に示すタイプの接続部
により行う。

【数１０】マルチプレクサＭＩＸ．（ｐ_s°，ｐ_t°，ｐ・）によ
りこの仕様を整合する。Ｗビットを有し、データ入力チ
ャネルへの遮断の接続部は以下に示すように規定する。

【数１１】Ｗビットを有し、データ出力チャネルへの遮断の接続部
ＪＵＮＣＴＩＯＮ_(!,W)．（ｐ_s°，ｐ_t°，ｐ・）は
以下に示すように規定する。

【数１２】 ● 外部遮断コンポーネントの作動モードはブールポー
トａ_mおよび内部ブール変数ｔによって制御する：即
ち、標準モードは故障し、非標準またはテストモードに
対しては真実である。同期チャネルを遮断するスイッチ
は次のように規定する。

【数１３】Ｗビットを有し、入力チャネルから遮断するスイッチは
次に示すように規定する。

【数１４】Ｗビットを有し、データ出力チャネルから遮断するスイ
ッチは次に示すように規定する。

【数１５】

【００４６】図１５は基本コンポーネントＳＥＱ．（ａ
°，ｂ・，ｃ・）およびＭＩＸ．（ｂ°，ｃ°，ｄ・）
のデュプリケータとしての組合せを図７の対応物として
示す。インデックス０を有するポートは環境のテストイ
ンターフェースの部分であり、インデックス１を有する
ポートはＳＥＱ．（ａ°，ｂ・，ｃ・）のテストインタ
ーフェースを構成し、インデックス２を有するポートは
ＭＩＸ．（ｂ°，ｃ°，ｄ・）のテストインターフェー
スを構成する。

【００４７】図１６はデータに対する接続部およびスイ
ッチを有するＶＡＲ_(1,1)．（ａ°，ｂ°）の関連する
対応物を示す。

【００４８】テスト発生図１５の構成におけるＳＥＱ．（ａ°，ｂ・，ｃ・）の
可能なテスト対応物は次に示すようになる。

【数１６】図１５の構成におけるＭＩＸ．（ｂ°，ｃ°，ｄ・）の
可能なテスト対応物は次に示すようになる。

【数１７】図１５の完全なデュプリケータのテストは境界、即ち、
チャネルａｓおよびｄｓのテストを含む。可能な境界テ
ストは次の通りである。

【数１８】完全なデュプリケータに対するテストにこれらテストを
組合せるには７つの可能性がある。 ● コンポーネントが順次にテストされる例を次に示
す。

【数１９】 ● テストがインターリーブされる場合の例を次に示
す。

【数２０】これらのテスト中の全ての接続部の特性はＭＩＸ．（．
°，．°，．・）に対し与えられたテスト責務をカバー
する。：これら接続部は自己診断の役割を呈する。これ
もスイッチに対し真実である。

【００４９】等しくエンハンスされた構成においてデー
タを有するハンドシェイクコンポーネントのテストも同
様である。図１６の基本ハンドシェイクコンポーネント
ＶＡＲ_(1,1)．（ａ°，ｂ°）のテストは例えば次の通
りである。

【数２１】

【００５０】種々の好適な例このテストの適用および性能コストがテスト可能性のエ
ンハンスメントに対する内部点を慎重に選択することに
より調整し得ることを図１７ａ，ｂを用いて説明する。
テスト可能性エンハンスメントがない場合には図１７ａ
に示すようにｎ個のデュプリケータ列におけるテストイ
ベントの数はＯ（２ⁿ⁺¹）である。図１７ｂに示すよう
にテスト可能性のプロビジョンの半部列を挿入すること
によってテストイベントの数をＯ（２^(n+1/2)）まで指
数関数的に著しく減少させることができる。

【００５１】他の解決手段を図１８ａに示す。図１８ａ
ではＭＩＸ．（ｂ°，ｃ°，ｄ・）の代わりに新たな基
本コンポーネントＭＩＸ^t．（ｍ°，ｂ°，ｃ°，ｄ
・）を用いる。この新たなコンポーネントは元のコンポ
ーネントとチャネルｃから遮断するスイッチとの組合せ
である（図１８ｂ参照）。その特性は次に示す通りであ
る。

【数２２】

【００５２】デュプリケータのＳＥＱ．（ａ°，ｂ・，
ｃ・）コンポーネントを良好に結合するＭＩＸ^t．（ｍ
°，ｂ°，ｃ°，ｄ・）の可能なテストは次の通りであ
る。

【数２３】これによって図１８ａの完全な列に対する次のテストを
次に示すように有効とする。

【数２４】テストイベントの対応する数はＯ（ｎ）となる。

【００５３】テスト言語はプログラミング言語と同様で
あるため、テストの自動（部分）集積化をコンパイラに
よって促進させることができる。例えば部分

【数２５】が内蔵されている場合には追加の外部チャネルの数は
２：ｍおよびｓに減少されるようになる。この場合の回
路のテストは次に示すように減少する。

【数２６】しかし、著しい量の回路が追加されるようになる。

【００５４】同一の利点を有するも回路のオーバーヘッ
ドのない他の解決策では単一ワイヤを用いて回路を適宜
の動作モードにセットし得るようにする（図１９参
照）。ｔと称されるこのワイヤ回路の外部入力および外
部出力の双方であり、テストモードで基本コンポーネン
トの全部を経由するようになる。これはテストモードに
おける全てのハンドシェイクコンポーネントにおいてｔ
の出力側のイベントがｔの入力側のイベントのアクノレ
ッジメントとして作用する：即ち、ｔの入力側のイベン
トがｔの出力側で見られるようになった後、一定量の時
間経過前、回路の残部を適宜のモードにセットするよう
にして達成することができる。

【００５５】初期設定については、設定時間量を回路か
ら計算することができる。これがため、ｔは２つのワイ
ヤを有するチャネルと見なすことができる。ここではｔ
に沿って通信する２相ハンドシェイクプロトコルを採用
し、ここにｔ＝１は作動のテストモードを示し、ｔ＝０
は作動の標準モードを示す。テストモードによるコンポ
ーネント、即ち、テスト中の特性が標準特性とは相違す
ることが幾分変化する。ＭＩＸ^t．（ｔ°，ｂ°，ｃ
°，ｄ・）の可能な仕様は次の通りである。

【数２７】完全な列のテストは次のようになる。

【数２８】

【図面の簡単な説明】

【図１】本発明によるテスト可能な回路を示す説明図で
ある。

【図２】チャネルにより相互接続された２つの機能コン
ポーネントを示す説明図である。

【図３】スイッチおよび接続部を２つのテストコンポー
ネントとして加えた場合を示す説明図である。

【図４】本発明により相互変換されたこれら接続部およ
びスイッチを示す説明図である。

【図５】シーケンサハンドシェイクコンポーネントの電
子回路の構成を示す回路図である。

【図６】正しい環境での作動時における連続状態の組合
せを示す説明図である。

【図７】デュプリケータとして作動する多少複雑な回路
の完全なテスト可能な配置を示す説明図である。

【図８】境界または相互接続テストに好適なテスト可能
なコンポーネントの構成を示す説明図である。

【図９】（ａ）は種々のハンドシェイクチャネル編成の
１つを示す説明図であり、（ｂ）は種々のハンドシェイ
クチャネル編成の他の１つを示す説明図であり、（ｃ）
は種々のハンドシェイクチャネル編成のさらに他の１つ
を示す説明図である。

【図１０】（ａ）は基本的なハンドシェイクコンポーネ
ントの１例を示す説明図であり、（ｂ）は基本的なハン
ドシェイクコンポーネントの他の１例を示す説明図であ
り、（ｃ）は基本的なハンドシェイクコンポーネントの
さらに他の１例を示す説明図であり、（ｄ）は基本的な
ハンドシェイクコンポーネントのさらに他の１例を示す
説明図である。

【図１１】２つのかかるコンポーネントをデュプリケー
タに結合する状態を示す説明図である。

【図１２】リピータハンドシェイクコンポーネント用の
電子回路を示す回路図である。

【図１３】単一読出し、単一書込み可変のハンドシェイ
クコンポーネント用の電子回路を示す回路図である。

【図１４】好適な例に用いる図４の最適な変形を示す説
明図である。

【図１５】図７の最適な変形を示す説明図である。

【図１６】単一読出し、単一書込み可変の完全なテスト
可能な配置を示す説明図である。

【図１７】（ａ）はテスト時に指数関数的に減少するデ
ュプリケータチェーンの部分テスト可能な配置を示す説
明図であり、（ｂ）はテスト時に指数関数的に減少する
デュプリケータチェーンの部分テスト可能な配置を示す
説明図である。

【図１８】（ａ）は直線性テスト時間を有するデュプリ
ケータチェーンの僅かに相違する実行の１例を示す説明
図であり、（ｂ）は直線性テスト時間を有するデュプリ
ケータチェーンの僅かに相違する実行の他の例を示す説
明図であり、（ｃ）は直線性テスト時間を有するデュプ
リケータチェーンの僅かに相違する実行のさらに他の例
を示す説明図である。

【図１９】マルチプレクサハンドシェイクコンポーネン
トＭＩＸにより例示された作動モードの有効な実行を示
す説明図である。

【符号の説明】

１００テスト回路１０２〜１０８機能コンポーネント１１０〜１１６ハンドシェイクチャネル１２０〜１２６ブロック１２８テスト制御ブロック１３０，１３２チャネル１３４，１３６内部遮断接続部／外部スイッチ対１３８，１４０内部遮断接続部／外部スイッチ対１４２，１４４ダミー機能コンポーネント１４６，１４８外部チャネル

───────────────────────────────────────────────────── フロントページの続き (72)発明者マリアエリザベスロンケンオランダ国 5621 ベーアーアインドーフェンフルーネヴァウツウェッハ１ (72)発明者ロナルドウィルヘルムヨハンヨゼフサエイスオランダ国 5621 ベーアーアインドーフェンフルーネヴァウツウェッハ１

Claims

【特許請求の範囲】

【請求項１】通信を開始するアクティブポートおよび
通信を待機するパッシブポートを各々がそれぞれ各機能
コンポーネントで終端するハンドシェイク通信チャネル
によって相互接続された複数の機能コンポーネントを有
する電子回路をテストするに当たり、これらチャネルの
１つに内部ブレーキ接続部を設け、これによりテスト以
外の時にチャネル内ハンドシェイクの１部分を構成する
第１テストコンポーネントを形成し、さらに前記接続部
のチャネル内パッシブポートに向かう任意のチャネル内
信号化の代わりに前記接続部のパッシブポートを経て第
１テスト信号化を遮断し、この第１テスト信号化によっ
て前記チャネルのパッシブポートを有し、前記任意のコ
ンポーネントおよび前記テストコンポーネント間の任意
のチャネル部分を含む任意のコンポーネントのテストに
おける前記チャネルのテスト信号化を表わすようにした
ことを特徴とする電子回路テスト方法。
【請求項２】通信を開始するアクティブポートおよび
通信を待機するパッシブポートを各々がそれぞれ各機能
コンポーネントで終端するハンドシェイク通信チャネル
によって相互接続された複数の機能コンポーネントを有
する電子回路をテストするに当たり、これらチャネルの
１つ以上に内部ブレーキ接続部を設けるか、および／ま
たはこれらチャネルの１つ以上に外部ブレーキスイッチ
を設け、これによりテスト以外の時にチャネル内ハンド
シェイクの１部分を構成するテストコンポーネントの１
組を形成し、さらに前記接続部のチャネル内パッシブポ
ートに向かう任意のチャネル内信号化の代わりとして前
記第１チャネル接続部のパッシブポートを経て第１テス
ト信号化を遮断し、第２チャネルスイッチの他の任意の
アクティブポートを経て他の任意のチャネル内信号化の
代わりとしてアクティブ特別チャネルポートを経て第２
テスト信号化を遮断する第２チャネルのスイッチの制御
ポートに対する外部制御信号の制御の下に、この第１
ｃ．ｑ．第２テスト信号化は、前記第２チャネルのアク
ティブポートで前記第１チャネルｃ．ｑ．のパッシブポ
ートを有し、前記コンポーネントおよび前記テストコン
ポーネント間の任意のチャネル部分を含む任意のコンポ
ーネントのテストにおける前記第１ｃ．ｑ．第２チャネ
ルのテスト信号化とするようにしたことを特徴とする電
子回路テスト方法。
【請求項３】少なくとも１つのチャネルにスイッチを
設け、このスイッチをテスト信号化で少なくとも１つの
チャネル内でチャネル内信号化を遮断するテストモード
においておよびチャネル内信号化を継続する非テストモ
ードの双方で制御されるようにしたことを特徴とする請
求項１または２に記載の電子回路テスト方法。
【請求項４】少なくとも１つのチャネルに接続部およ
びスイッチの双方をテストコンポーネント対として設
け、これにより少なくとも１つのチャネルに対し内部遮
断および外部遮断の双方を行うようにしたことを特徴と
する請求項１、２または３に記載の電子回路テスト方
法。
【請求項５】総合制御信号を含む総合テスト信号を電
子回路に供給することにより各機能コンポーネントに複
数のテストを実行し、これから種々の接続部に対する遮
断を行う第１テスト信信号化、種々のスイッチに対する
表示を行う各外部制御信号および種々のスイッチから遮
断を行う各第２テスト信号化を抽出するようにしたこと
を特徴とする請求項１〜４の何れかの項に記載の電子回
路テスト方法。
【請求項６】前記電子回路を単一集積回路としてテス
トするようにしたことを特徴とする請求項１〜５の何れ
かの項に記載の電子回路テスト方法。
【請求項７】任意のチャネル交叉部に個別の集積回路
間の任意のボーダを割当てることにより複数の集積回路
を有する電子回路をテストして前記ボーダの両側の前記
ボーダのダミー機能コンポーネントによって個別のチャ
ネルを前記ハンドシェイクの個別のチャネルとして生ぜ
しめることを特徴とする請求項１〜５の何れかの項に記
載の電子回路テスト方法。
【請求項８】前記割当てられたダミー機能コンポーネ
ントにより結合された個別の各チャネル対の内部遮断お
よび外部遮断によって相互接続テストを実行するように
したことを特徴とする請求項１〜３の何れかの項に記載
の電子回路テスト方法。
【請求項９】請求項１〜８の何れかの項に記載の方法
に従ってテストされる集積回路において、それぞれアク
ティブ通信開始ポートおよびパッシブ通信待機ポートに
より各々が個別の機能コンポーネントで終端するハンド
シェイク通信チャネルによって相互接続された複数のテ
スト可能な機能コンポーネントを具え、これらチャネル
の少なくとも１部分には内部遮断接続部または外部遮断
スイッチを設け、これによりテスト以外の他の時間にチ
ャネル内ハンドシェイクの１部分を形成するテストコン
ポーネントの１組を構成し、任意の前記接続部はチャネ
ル内で開始された通信に対する第１パッシブチャネルポ
ートおよび外部開始されたテスト通信に対する第２パッ
シブテストポート並びに開始された通信の両タイプを伝
搬する第１アクティブチャネルポートを有し、任意の前
記スイッチはチャネル内伝搬する開始された通信第３パ
ッシブチャネルポートと、これら開始された通信のチャ
ネル内伝搬に対する第２アクティブチャネルポートと、
これらスイッチの少なくとも１部分の各々におけるこれ
ら開始された通信の余分のチャネル伝搬に対する第３ア
クティブテストポートおよび前記第２アクティブチャネ
ルポートおよび前記第３アクティブテストポート間の伝
搬を選択する第４パッシブ制御ポートの組合せとを有
し、さらに電子回路には外部開始されたテストパターン
を有する任意の第２パッシブテストポートへの遮断を行
うテスト制御手段を有することを特徴とする集積回路。
【請求項１０】少なくとも１つのチャネルは接続部お
よびスイッチの双方を具え、これら接続部およびスイッ
チによってテストコンポーネント対を構成し、これによ
り少なくとも１つのチャネルに対する内部遮断および外
部遮断を容易とするようにしたことを特徴とする請求項
９に記載の集積回路。
【請求項１１】他の集積回路に固着されたダミー機能
コンポーネントで終端する他のチャネルを具え、この他
のチャネルには接続部およびスイッチをテストコンポー
ネント対として設けるようにしたことを特徴とする請求
項９または１０に記載の集積回路。
【請求項１２】前記機能コンポーネントはチャネルの
ハンドシェイクの凹凸レベルでクロックレスとしたこと
を特徴とする請求項９，１０または１１に記載の集積回
路。
【請求項１３】外部アクチベーション信号を受信する
とともに制御信号を含む総合テスト信号から前記接続部
およびスイッチの種々の単位テスト信号化および制御信
号化を生ぜしめる発生手段を有し、且つ集積回路を外部
から観察する総合合成信号に対する種々の単位合成信号
化を受けて総合する自己テスト手段を具えることを特徴
とする請求項９〜１２の何れかの項に記載の集積回路。
【請求項１４】少なくとも１つの接続部はあるチャネ
ル状連続コンポーネントに共通の電子部分を有すること
を特徴とする請求項９〜１３の何れかの項に記載の集積
回路。
【請求項１５】少なくとも１つのスイッチはあるチャ
ネル状連続コンポーネントに共通の電子部分を有するこ
とを特徴とする請求項９〜１４の何れかの項に記載の集
積回路。
【請求項１６】少なくとも１つの機能コンポーネント
に予め特定したテストの完了時にかかる機能コンポーネ
ントからの標準チャネルハンドシェイク信号にアクノレ
ッジ信号を外部信号として出力するアクノレッジ手段を
具えることを特徴とする請求項９〜１５の何れかの項に
記載の集積回路。
【請求項１７】少なくとも１つのテスト可能な可変プ
リセット機能コンポーネントを具えることを特徴とする
請求項９〜１６の何れかの項に記載の集積回路。
【請求項１８】単一テストチャネルが２相ハンドシェ
イクチャネルとして作動する複数のテストコンポーネン
トを経て蛇行するようにしたことを特徴とする請求項９
〜１７の何れかの項に記載の集積回路。
【請求項１９】請求項１〜３の何れかの項に記載の方
法に従ってテスト可能な複数の相互接続された集積回路
を具える電子回路。