KR960011446A

KR960011446A - 테스트 용이화 반도체 집적회로장치

Info

Publication number: KR960011446A
Application number: KR1019950030290A
Authority: KR
Inventors: 야수후미 모리; 다쯔노리 코모이케; 다께시 하시즈메; 데루카즈 유사; 이사오 다키모토
Original assignee: 기다오까 다까시; 미쓰비시 뎅끼 가부시끼가이샤
Priority date: 1994-09-16
Filing date: 1995-09-15
Publication date: 1996-04-20
Also published as: JPH0886836A

Abstract

회로 블럭(2a,2b,2c)의 사이의 내부노드(3ab,3bc)에 제1의 입력에 대응회로블럭의 출력신호를 받고, 제2입력에 테스트 데이터신호를 받어서, 그 출력이 다음단의 호로블럭의 입력노드에 접속도며 테스트 데이터 출력단자(7a,7b)에 접속되는 2입력 1출력의 셀랙터(1a,1b)를 설치한다. 셀랙터(1a,1b)이 입력선택상태는 셀랙터선택입력(6a,6b)를 통해서 주어진 선택제어신호에 의해 결정된다. 내부노드에 2이력 1출력의 셀랙터를 삽입하는 것에 의해 반도체 집적회로장치(900)내의 임의의 내부노드를 전부 외부에서 억세스 가능하다고 할수 있고, 회로 블럭단체 및 셀랙터으 테스트를 실행할 수 있다. 따라서 적은 하드웨어량으로 시현된 테스트 용이화 구성을 구비한 반도체 집적회로장치를 제공하는 것이다.

Description

테스트 용이화 반도체 집적회로장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 이 발명의 제1의 실시예인 반도체 집적회로장치의 구성을 개략적으로 표시하는 도면,

제2도는 이 발명의 제1의 실시예의 변경예를 표시하는 도면,

제3도는 이 발명의 제2의 실시예인 반도체 집적회로장치의 구성을 개략적으로 표시하는 도면.

Claims

각각이 소정의 기능을 시행하는 제1 및 제2의 회로블록(2a-2e)과, 상기 제1 및 제2의 회로블록의 사이에 설치되어, 상기 제1의 회로블록의 출력노드에서의 출력데이터신호를 받는 제1의 입력과, 테스트 동작시에 외부에 제공되는 테스트데이터신호를 받는 제2의 입력과 상기 제2의 회로블록의 입력노드 및 테스트데이터출력단자에 데이터신호를 전달하는 출력노드를 가지고, 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 해당 출력에 전달하는 제1셀랙터(1a-1f)를 구비하는 반도체 집적회로장치.
제1항에 있어서, 상기 테스트 데이터신호는 상기 제1의 회로블록에 통상 동작시에 제공되는 입력데이터를 받는 데이터 입력단자(8a,8b)를 통하여 상기 셀랙터(1a-1f)의 제2의 입력에 제공되는 반도체 집적회로장치.
제1항에 있어서, 상기 제2의 회로블록의 출력노드와 데이터출력단자과의 사이에 설치되어 상기 셀랙터의 출력데이터신호와 상기 제2의 회로블록(2c)의 출력데이터신호의 한편을 회로블록지정신호를 포함하는 테스트 모드지시신호에 응답하여 선택적으로 상기 데이터출력단자(9a,9b)에 전달하는 제2의 셀랙터(1cb,1ca)를 더 구비하는 반도체 집적회로장치.
제1항에 있어서, 상기 셀랙터의 출력과 상기 제2의 회로블록입력노드과의 사이에 접속되어 상기 테스트모드신호에 응답하여 상기 셀랙터의 출력과 상기 제2의 회로블록의 입력노드과를 전기적으로 떼는 회로수단(10a)을 더 구비하는 반도체 집적회로장치.
제4항에 있어서, 상기 회로수단(10a)은 상기 테스트모드신호의 활성화시 래치상태로 되어 상기 테스트모드신호의 비활성ㅇ화시에 스루상태로 되는 래치를 구비하는 반도체 집적회로장치.
각각이 입력노드와 출력노드를 가지고, 상기 입력노드에 제공된 데이터에 소정의 처리를 행하여 출력하는 복수의 회로블록(1a-2e)과 상기 복수의 회로블록의 상호접속 경로의 전체에 삽입되어, 각각이 관련의 2개의 회로블록중의 제1의 회로블록의 출력노드에서 제공되는 데이터신호를 받는 제1의 입력과 테스트모드시에 제공되는 테스트 데이터신호를 받는 제2의 입력과, 관련의 2개의 회로블록의 제2의 호로블록의 입력노드 및 테스트데이터를 출력하는 단자(7a-7e)에 데이터신호를 제공하는 출력을 가지고, 테스트모드지시신호와 회로블록지정신호와에 따라 상기 제1 및 제2의 입력에 제공된 데이터신호의 한편을 선택적으로 해당 출력에 전달하는 복수의 셀랙터를 구비하는 반도체 집적회로장치.
제6항에 있어서, 상기 테스트데이터출력단자(7a-7e)는 상기 복수의 회로블록중 1개의 회로블록의 외부에서 제공되는 데이터를 받는 데이터입력단자(8a-8d) 및 외부에 데이터를 출력하는 데이터출력단자에 통상 동작시에 접속되지 않은 입력노드 및 출력노드의 수의 합의 최대치이상 설치되는 반도체 집적회로장치.
제6항에 있어서, 통상 동작시에 외부에서 제공되는 데이터를 받는 데이터입력단자(8a-8d)와, 상기 데이터입력단자에서 통상 도작시 데이터신호를 받는 회로블록록의 입력노드과의 사이에 각각이 설치되어, 대응의 데이터입력단자에서의 데이터신호를 받는 제1의 입력과 테스트모드시에 인가되는 테스트 데이터를 받는 제2의 입력과 테스트모드지시신호의 활성화시 상기 제2의 입력에 제공된 테스트 데이터신호를 출력에 전달하는 복수의 입력셀랙터(1ga-1gd)를 더 구비하는 반도체 집적회로장치.
제6항에 있어서, 상기 복수의 셀랙터 중 서로 달리하는 회로블록에 대하여 설치된 셀랙터(1ca,1cb,1f)가 직렬 데이터 전파경로를 형성하도록 제2의 입력과 출력과를 상호 접속되는 반도체 집적회로장치.
제8항에 있어서, 상기 복수의 입력셀랙터중 서로 달리하는 회로블록에 설치된 입력셀랙터(1ga-1gd)가 직렬데이터 전파경로를 형성하도록 제2의 입력과 출력이 상호접속되는 반도체 집적회로장치.
제7항에 있어서, 장치 외부에 데이터신호를 출력하기 위한 복수의 데이터출력단자와, 상기 복수의 데이터출려단자와 통상 동작시에 그의 출력노드에서 데이터신호를 대응의 데이터출력단자에 전달하는 회로블록과의 사이의 상호접속 경로에 설치되어 대응의 회로블록의 출력노드에서 출력되는 데이터신호를 받는 제1의 입력과 별도의 호로블록에 설치된 셀랙터가 출력하는 데이터신호를 받는 제2의 입력과, 활성상태의 테스트모드지시신호와 비활성상태의 회로블록지정신호과에 응답하여 제2의 입력에 제공된 데이터신호를 해당출력에 전달하는 복수의 출력셀랙터(1cd,1ca)를 더 구비하는 반도체 집적회로장치.
제11항에 있어서, 상기 복수의 출력셀랙터중 달리하는 회로블록에 설치된 출력셀랙터(1cd,1cb,1d,1e)는 제2의 입력과 출력이 직렬데이터 전파경로를 형성하도록 상호접속하는 반도체 집적회로장치.
제6항에 있어서, 각 상기 셀랙터의 출력과 대응의 회로블록의 입력노드과의 사이에 설치되어 테스트모드지시신호와 회로블록지정신호과에 응답하여 대응의 셀랙터의 출력과 상기 대응의 회로블록의 입력노드과의 사이의 신호전파경로를 분리하는 복수의 분리소자(10a,10b)를 더욱 구비하는 반도체 집적회로장치.
제13항에 있어서, 각 상기 분리소자(10a,10b)는 제공된 데이터신호를 통과시키는 스루상태와 제공된 데이터신호를 해당 데이터신호의 변화에 관계없이 접속적으로 래치하여 출력하는 래치상태로 하는 스루래치에 의해 구성되는 반도체 집적회로장치.
제6항에 있어서, 내부 데이터신호를 버퍼처리하여 데이터출력단자를 통하여 장치외부에 전달하는 출력버퍼(16a)와, 상기 출력버퍼의 입력과 상기 복수의 회로블록중의 통상 동작시에 데이터신호를 상기출력버퍼에 전달하는 출력회로블록과의 사이에 설치되어 상기 출력회로블록의 출려노드에서의 데이터신호를 받는 제1의 입력과 테스트모드시에 제공되는 테스트데이터신호를 받는 제2의 입력과, 적어도 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 해당출력에 전달하는 출력셀랙터(1ab)와, 상기 출력셀랙터의 출력과 상기 출력버퍼의 입력과의 사이에 설치되어 상기 적어도 테스트모드지시신호에 응답하여 상기 셀렉터의 출력과 상기 출력버퍼의 입력과를 분리하는 분리소자(10b,21a)를 더 구비하고, 상기 출력셀랙터(1ab)의 출력은 상기 분리소자의 입력 및 장치외부에 테스트데이터를 출력하는 테스트데이터출력단자에 결합되는 반도체 집적회로장치.
제1항에 있어서, 고정데이터를 제1의 입력에 받아 또한 상기 셀랙터의 출력을 제2의 입력에 받어 상기 테스트모드지시신호에 응답하여 상기 고정데이터를 상기 제2의 회로블록에 전달하는 제2의 셀랙터(21a)를 더 포함하는 반도체 집적회로장치.
제13항에 있어서, 상기 복수의 분리소자는 고정데이터를 제1의 입력에 받어 대응의 셀랙터의 출력하는 데이터신호를 제2의 입력에 받어 상기 적어도 테스트모드지시신호에 응답하여 상기 고정데이터를 출력하는 셀렉터(21a)를 구비하는 반도체 집적회로장치.
제15항에 있어서, 상기 복수의 분리소자는 고정데이터를 제1의 입력에 받어 대응의 셀랙터의 출력하는 데이터신호를 제2의 입력에 받어 상기 적어도 테스트모드지시신호에 응답하여 상기 고정데이터를 출력하는 셀렉터(21a)를 구비하는 반도체 집적회로장치.
제6항에 있어서, 상기 복수의 회로블록(9101)의 각각은 해당 출력노드에 설치되는 대응의 셀랙터(1ca-1cc)와 함께 기본단위로서 설계라이브러리에 재이용 가능에 등록되는 반도체 집적회로장치.
복수의 제1의 입력노드(c1-c3)와, 상기 복수의 제1의 입력노드에 대응하는 복수의 제2의 입력노드(c1-c3)와 제1의 출력노드(c4-c6)를 가지고, 상기 제2의 입력노드에 인가된 데이터신호에 소정의 처리를 행하여 상기 제1의 출력노드에 출력하는 기능회로(2c)와, 테스트 데이터 입력노드(TI1-TI3)와, 기능블록지정신호 입력노드(c)와, 테스트모드지정신호 입력노드(T)와, 상기 기능블록지정신호와 상기 테스트모드지정신호와에 응답하여 선택제어신호를 생성하는 게이트(2)와, 상기 기능회로의 제1의 출력노드에 대응하여 설치되어 대응의 제1의 출력노드에서의 데이터신호를 받는 제1의 입력과, 상기 테스트 데이터 입력노드에서의 테스트 데이터를 받는 제2의 입력과를 가지고 상기 게이트에서의 선택제어신호에 응답하여 제1 및 제2의 입력에 제공된 데이터신호의 한편을 선택하여 해당 출력에 전달하는 셀랙터(1ca-1cc)와, 상기 셀랙터의 출력에 대응하여 설치되는 제2의 출력노드(c4-c6)와, 상기 셀랙터의 출력에 대응하여 설치되는 테스트 데이터 출력노드(TO1-TO3)를 가지는 단위회로블록을 적어도 1개 구비하는 반도체 집적회로장치.
제20항에 있어서, 상기 기능회로(2c)는 복수의 제1의 출력노드(c4-c6)를 가지고, 상기 셀랙터(1ca-1cc)는 상기 복수의 제1의 출력노드 각각에 대응하여 설치되어, 상기 테스트 데이터 입력노드(TI1-TI3) 및 상기 테스트 데이터 출력노드 (TO1-TO3)는 상기 복수의 셀랙터 각각에 대응하여 설치되는 반도체 집적회로장치.
각각이 소정으 기능을 실행하는 복수의 회로블록(2a-2e)을 가지는 반도체 집적회로장치의 테스트 방법으로 있어서, 상기 반도체 집적회로장치에 외부에서 데이터신호를 제공하여 통상 동작시키는 스텝과, 상기 통상동작을 정지시켜 또한 상기 복수의 회로블록중 특정의 회로블록을 다른 회로블록에서 분리하는 스텝과, 상기 특정의 회로블록에 외부에서 데이터신호를 인가하여 해당 특정의 회로블록의 출력데이터신호의 관측을 행하고, 상기 특정의 회로블록이 정상으로 소정의 기능을 실행하고 있는지 아닌지를 해당 관측결과에 따라 판단하는 스텝과, 상기 특정의 회로블록이 정상으로 판단되었을 때 상기 특정의 회로블록의 분리상태를 개방하여 상기 복수의 회로블록을 상호접속하여 상기 반도체 집적회로장치를 재차 통상 동작시키는 스텝을 구비하는 반도체 집적회로장치의 테스트방법.
각각이 소정의 기능을 실행하는 복수의 회로블록(2a,2b)과, 상기 복수의 회로 블록의 각각에 대응하여 설치되어 대응의 호로블록에 대한 테스트 데이터를 전달하는 테스트 데이터버스(30a,30b;30aa-30bb)와, 상기 복수의 회로블록의 각각과 대응의 테스트 데이터버스의 사이에 설치되어 테스트모드 동작시에 대응의 테스트 데이터버스와 대응의 회로블록과의 사이에서 테스트데이터의 수수를 행하는 복수의 테스트 제어회로(40a,40b)를 구비하는 반도체 집적회로장치.
제23항에 잇어서, 각 상기 테스트제어회로는 제1의 래치지시신호에 응답하여 대응에 테스트 데이터버스 상의 테스트 데이터신호를 래치하는 제1의 래치(51a,51b)와, 제2의 래치신호에 응답하여 상기 제1의 래치의 출력데이터신호를 래치하는 제2의 래치(52a,52b)와, 다른 회로블록에서의 데이터신호를 받는 제1의 입력과, 상기 제2의 래치의 출력하는 데이터신호를 받는 제2의 입력을 가지고, 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 선택하여 대응의 회로블록의 입력노드에 인가하는 셀랙터(53a,53b)와, 테스트데이터의 출력지시신호의 활성화시 대응의 회로블록의 출력노드에서 출력된 테스트 데이터신호를 대응의 테스트 데이터버스에 전달하고 또한 상기 테스트 데이터 출력지시신호의 비활성화시 상기 대응의 회로블록의 출력노드와 상기 대응의 테스트 데이터버스를 분리하는 출력소자(54a,54b,55a,55b)를 구비하는 반도체 집적회로장치.
제24항에 있어서, 상기 테스트 제어회로는 테스트 데이터 기록지시신호의 인가마다에 그의 출력신호의 논리상태가 변화하는 회로소자(56a,56b;59a,59b)와, 상기 회로소자의 출력신호와 상기 테스트 데이터 기록지시신호과의 응답하여 상기 제1 및 제2의 래치지시신호를 발생하는 게이트 수단(57aa-57bb)을 구비하는 반도체 집적회로장치.
제25항에 있어서, 상기 회로소자(56a,56b)는 T형 플립플롭인 반도체 집적회로장치.
제25항에 있어서, 상기 회로소자(56a,56b)는 상기 테스트 데이터 기록지시신호를 소정의 비로 분주하는 분주회로(59a,59)를 구비하는 반도체 집적회로장치.
제24항에 있어서, 상기 출력소자(54a,54b,55a,55b)는 상기 테스트 데이터 출력지시신호의 비활성화시 출력 하이임피던스상태로 되는 3상태 버퍼(54a,54b)인 반도체 집적회로장치.
제24항에 있어서, 상기 출력소자(54a,54b,55a,55b)는 상기 테스트 데이터 출력지시신호의 활성화시 도통상태로 되는 패스 게이트 트랜지스터(55a,55b)인 반도체 집적회로장치.
제23항에 있어서, 상기 테스트 데이터 버스(30a,30b)는 대응의 회로블록에 대하여 인가하여야 할 테스트 데이터신호를 전달하는 입력버스(30a,30b)와, 상기 입력버스와 동일 버스선에 의해 실현되어 대응의 회로블록에서 출력된 테스트 데이터신호를 전달하는 출력버스(30a,30b)를 포함하는 반도체 집적회로장치.
제23항에 있어서, 상기 테스트 데이터 버스(30a,30b;30ab-30bb)는 대응의 회로블록에 대하여 인가하여야 할 테스트 데이터신호를 전달하는 입력버스(30ab,30bb)와, 상기 입력버스와 별도로 설치되어 대응의 회로블록에서 출력된 테스트 데이터신호를 전달하는 출력버스(30aa,30ba)를 포함하는 반도체 집적회로장치.
제23항에 있어서, 상기 복수의 호로블록(2a,2b)의 각각은 복수의 레지스터를 포함하고, 상기 테스트 데이터버스상의 테스트 데이터신호를 제1의 데이터 래치신호에 따라 순차 전송하는 시프트 래지스터 래치(58a,58b)와, 상기 복수의 입력노드 각각에 대응하여 설치되어 대응의 레지스터의 출력의 데이터신호를 제2의 데이터 래치신호에 응답하여 래치하는 복수의 제2의 래치(52a,52b)와, 상기 복수의 입력노드 각각에 대응하여 설치되어 별도의 회로블록에서 출력되는 데이터신호를 받는 제1의 입력과 대응의 제2의 래치의 출력하는 데이터신호를 받는 제2의 입력과를 가지고, 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 대응의 회로블록의 입력노드에 전달하는 복수의 셀랙터(53a,53b)를 구비하는 반도체 집적회로장치.
제24항에 있어서, 상기 제1의 래치지시신호(S1), 상기 제2의 래치지시신호 (S2) 및 상기 테스트모드지시 신호(S3)를 상기 복수의 회로블록(2a,2b)의 각 테스트제어회로에 공통으로 제공되는 반도체 집적회로장치.
제32항에 있어서, 상기 제1의 래치지시신호(S1), 상기 제2의 래치지시신호 (S2) 및 상기 테스트모드지시 신호(S3)를 상기 복수의 회로블록(2a,2b)의 각 테스트제어회로에 공통으로 제공되는 반도체 집적회로장치.
제25항에 있어서, 상기 테스트 데이터 기록지시신호(S1)는 상기 복수의 회로블록의 테스트 제어회로에 공통으로 인가되는 반도체 집적회로장치.
각각의 소정의 기능을 실행하는 복수의 회로블록(2a,2b)과, 상기 복수의 회로블록 각각에 공통으로 설치되어 각 상기 회로블록에 대한 테스트 데이터를 전달하는 테스트 데이터버스(70;70a,70b)와, 상기 복수의 회로블록의 각각과 상기 테스트 데이터버스의 사이에 설치되어 테스트모드 동작시에 상기 테스트 데이터버스와 대응의 회로블록과의 사이에서 테스트 데이터신호의 수수를 행하는 복수의 테스트 제어회로(60a,60b)를 구비하는 반도체 집적회로장치.
제36항에 있어서, 각 상기 테스트 제어회로(60a,60b)는 회로블록특정정보를 포함하는 제1의 래치지시신호에 응답하여 상기 테스트 데이터버스상의 테스트 데이터신호를 래치하는 제1의 래치(51a,51b,61a,61b)와, 제2의 래치지시신호에 응답하여 상기 제1의 래치의 출력데이터신호를 래치하는 제2의 래치(52a,52b,62a,62b)와, 다른 회로블록에서 제공되는 데이터신호를 받는 제1의 입력과, 상기 제2의 래치의 출력하는 데이터신호를 받는 제2의 입력을 가지고, 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 선택하여 대응의 회로블록의 입력노드에 인가하는 셀랙터(53a,53b,63a,63b)와, 회로블록특정정보를 포함하는 테스트 데이터 출력지시신호의 활성화시 대응의 회로블록의 출력노드에서 출력된 테스트 데이터신호를 상기 테스트 데이터버스에 전달하고 또한 상기 테스트 데이터 출력지시신호의 비활성화시 상기 대응의 회로블록의 출력노드와 상기 테스트 데이터버스를 분리하는 출력소자(54a,54b,64a,64b;55a,55b,65a,65b)를 구비하는 반도체 집적회로장치.
제37항에 있어서, 각 상기 테스트 제어회로(60a,60b)는 회로블록특정정보를 포함하는 테스트 데이터 기록지시신호의 인가마다에 출력신호의 논리상태가 변화하는 회로소자(56a,56b,66a,66b;59a,59b,69a,69b)와, 상기 호로소자의 출력소자와 상기 테스트 데이터 기록지시신호과에 응답하여 상기 제1 및 제2의 래치지시신호를 발생하는 게이트수단(57aa-57bb;67aa-67bb)을 더 구비하는 반도체 집적회로장치.
제38항에 있어서, 상기 회로소자(56a,56b,66a,66b)는 T형 플립플롭인 반도체 집적회로장치.
제38항에 있어서, 상기 회로소자(59a,59b,69a,69b)는 상기 테스트 데이터 기록지시신호를 소정의 비로 분주하는 분주회로를 구비하는 반도체 집적회로장치.
제37항에 있어서, 상기 출력소자(54a,54b,64a,64b)는 상기 테스트 데이터 출력지시신호의 비활성화시 출력하이임피던스 상태로 되는 3상태버퍼인 반도체 집적회로장치.
제37항에 있어서, 상기 출력소자(55a,55b,65a,65b)는 상기 테스트 데이터 출력지시신호의 활성화시 도통상태를 되는 패스 게이트 트랜지스터를 구비하는 반도체 집적회로장치.
제36항에 있어서, 상기 테스트 데이터버스(70)는 상기 복수의 회로블록에 대하여 인가하여야 할 테스트 데이터신호를 전달하는 입력버스(70)와, 상기 입력버스와 동일 버스선에 의해 구성되어 각 상기 회로블록에서 출력된 테스트 데이터신호를 전달하는 출력버스(70)를 포함하는 반도체 집적회로장치.
제36항에 있어서, 상기 테스트 데이터버스(70a,70b)는 상기 복수의 회로블록에 대하여 인가하여야 할 테스트 데이터신호를 전달하는 입력버스(70b)와, 상기 입력버스와 별도로 설치되어 각 상기 회로블록에서 출력된 테스트 데이터신호를 전달하는 출력버스(70a)를 포함하는 반도체 집적회로장치.
제36항에 있어서, 상기 복수의 회로블록(2a,2b)의 각각은 복수의 입력노드 (IN1,IN2)를 가지고 각 상기 테스트제어회로(60a,60b)는 복수의 입력노드 각각에 대응하여 설치되는 레지스터를 포함하고, 상기 테스트 데이터버스상의 테스트 데이터신호를 회로블록특정정보를 포함하는 제1의 데이터 래치신호에 따라 순차 전송하는 시프트 레지스터 래치(58a,58b,68a,68b)와, 상기 복수의 입력노드 각각에 대응하여 설치되어 대응의 레지스터 래치하는 데이터신호를 제2의 래치지시신호에 응답하여 래치하는 복수의 제2의 래치(52a,52b,62a,62b)와, 상기 복수의 입력노드 각각과 상기 복수의 제2의 래치 각각과에 대응하여 설치되어 별도의 회로블록의 출력하는 데이터신호를 받는 제1의 입력과, 대응의 제2의 래치가 출력하는 데이터신호를 받는 제1의 입력과 대응의 제2의 래치가 출력하는 데이터신호를 받는 제2의 입력을 가지고 테스트모드지시신호에 응답하여 상기 제2의 입력에 제공된 데이터신호를 대응의 회로블록의 대응의 입력노드에 전달하는 복수의 셀랙터(53a,53b,63a,63b)를 구비하는 반도체 집적회로장치.
제37항에 있어서, 상기 제2의 래치지시신호(S2) 및 테스트모드지시신호(S3)는 상기 복수의 회로블록의 테스트제어 회로(60a,60b)에 공통으로 제공되는 반도체 집적회로장치.
제45항에 있어서, 상기 제2의 래치지시신호(S2) 및 테스트모드지시신호(S3)는 상기 복수의 회로블록의 테스트제어 회로(60a,60b)에 공통으로 제공되는 반도체 집적회로장치.
각각이 소정의 기능을 실행하는 복수의 회로블록(900)을 포함하는 기능논리회로블록(2a-2b)과, 제어기능 및 산술논리연산처리를 행하는 프로세서(920)와, 직렬데이터전달경로를 형성하도록 입력노드과가 상호 접속되는 복수의 데이터 레지스터(80:930)와, 상기 복수의 데이터 레지스터에 테스트동작모드시에 회로블록특정데이터를 인가하기 위한 테스트 데이터 입력단자(81)와, 상기 복수의 데이터 레지스터의 출력데이터를 디코드하고, 상기 복수의 호로블록의 1개를 지정하는 신호를 발생하고, 또한 데이터전송지시신호에 응답하여 상기 디코드 결과 출력을 회로블록선택신호로서 발생하는 회로선택신호발생회로(82,84)와, 셀랙터(1a-1e)를 포함하고, 상기 회로선택신호발생회로에서의 회로블록선택신호가 지정하는 회로블록을 다른 회로블록에서 분리하고 또한 해당 지정된 회로블록의 입력노드 및 출력노드를 함께 외부에서 액세스 가능한 상태로 설정하는 수단을 구비하는 반도체 집적회로장치.
제48항에 있어서, 상기 회로 선택신호 발생수단에서 발생된 신호를 수신하게 결속되고, 회로선택신호발생수단에서 상기 선택수단으로 신호를 전송하는 데이터 전송 지시신호에 응답하는 전송수단(84)를 더 구비하는 반도체 집적회로장치.
제48항에 있어서, 상기 데이터전송지시신호는 상기 프로세서(920)에서 출력되는 적어도 메모리장치의 어드레스를 지정하는 어드레스 신호를 디코드하는 디코더(922)에서 발생되는 반도체 집적회로장치.
제47항에 있어서, 상기 복수의 데이터 레지스터의 최종단의 데이터 레지스터(80a-80h)의 출력하는 데이터신호를 받어 외부에 출력하는 테스트 데이터출력단자(83,80a)를 더 포함하는 반도체 집적회로장치.
복수의 데이터 레지스터(85a-85b)와, 상기 복수의 데이터 레지스터에 테스트동작모드시에 회로블록특정데이터를 제공하여 그것에 격납하는 기능을 가지는 프로세서 (920)와, 상기 복수의 데이터 레지스터의 출력데이터를 디코드하고, 상기 복수의 회로블록의 1개를 지정하는 신호를 회로블럭선택신호로서 발생하는 선택신호 발생회로(82,84)와, 셀랙터(1a-1e)를 포함하고, 상기 선택신호발생회로에서의 호로블록선택신호가 지정하는 회로블록을 다른 회로블록에서 분리하고 또한 해당 지정된 회로블록의 입력노드 및 추력노드를 함께 외부에서 액세스 가능상태로 하는 수단을 구비하는 반도체 집적회로장치.
제52항에 있어서, 상기 선택신호발생회로(82,84)는 상기 회로블럭선택신호로서 특정신호를 공급하는 데이터 전송 지시 신호에 응답하는 전송 수단을 포함하는 반도체 집적회로 장치.
제52항에 있어서, 상기 복수의 데이터 레지스터에 대응하여 설치되어 상기 프로세서(920)에서 제공되는 회로블록특정데이터를 받어 또한 이네이블 신호에 응답하여 해당받은 회로블록특정데이터를 대응의 데이터 레지스터에 병렬로 전달하는 복수의 게이트(86a-86h)를 더 포함하는 반도체 집적회로 장치.
제54항에 있어서, 상기 이네이블 신호는 외부에서 제공되는 반도체 집적회로 장치.
제54항에 있어서, 상기 프로세서(920)에서 제공되는 적어도 메모리장치의 어드레스를 지정하는 어드레스신호를 디코드하는 어드레스디코더(922)를 더 구비하고 상기 어드레스 디코더는 상기 프로세서에서 특정의 어드레스 신호가 제공되었을때 상기 이네이블 신호를 발생되는 반도체 집적회로 장치.
제52항에 있어서, 상기 데이터전송지시신호는 외부에서 제공되는 반도체 집적회로 장치.
각각이 소정의 기능을 실행하는 복수의 회로블록(2a-2b)과, 연산처리 및 제어를 행하는 프로세서(920)와, 상기 프로세서가 액세스 가능한 데이터유지용의 복수의 데이터 레지스터(920)를 포함하는 주변회로(930,940)와, 상기 주변회로의 복수의 데이터 레지스터의 소정수의 데이터 레지스터(90a-90b)에서 되는 회로블록 선택용 레지스터(90)와, 상기 소정의 데이터 레지스터 각각에 대응하여 설치되어 테스트모드지시신호에 응답하여 상기 소정수의 데이터 레지스터가 직렬 데이터 전파경로를 형성하도록 상기 소정수의 레지스터의 출력노드와 입력노드과를 상호접속하여 회로블록특정데이터를 전달하는 소정수의 셀랙터(92a-92h)와, 상기 테스트모드지시신호에 응답하여 상기 소정수의 데이터 레지스터의 출력을 디코드하여 회로블록특정신호를 생성하고, 신호전송지시신호에 응답하여 상기 회로블록특정신호를 전달하는 선택신호발생회로(82;84)와 상기 선택신호 발생회로센서의 호로블록 특정신호에 응답하여 해당 특정된 회로블록을 그의 회로블록에서 분리하고 해당 특정된 회로블록의 입력노드 및 출력노드를 함께 외부에서 액세스 가능케하는 분리/접속수단(1a-1c)를 구비하는 반도체 집적회로장치.
제58항에 있어서, 상기 선택신호발생회로(82,84)는 상기 회로블록특정신호를 상기 분리/접속수단으로 전송하는 전송 지시 신호에 응답하는 전송 게이트(84)를 포함하는 반도체 집적회로 장치.
제58항에 있어서, 상기 프로세서에서의 상기 복수으 레지스터를 포함하는 기억회로(930)의 어드레스를 지정하는 어드레스 신호를 디코드하는 어드레스 디코더(922)와, 상기 어드레스 디코더에서의 상기 소정수의 레지스터를 지정하는 신호와, 상기 프로세서에서의 기록지시신호과에 응답하여 이네이블되어 상기 프로세서에서의 기록지시신호과에 응답하여 이네이블되어 상기 프로세서에서 기록데이터버스(930)상에 전달된 기록데이터를 전달하는 소정수의 기록게이트(91a-91h)를 더 구비하고, 상기 소정수의 셀랙터(92a-92h)는 전단의 데이터 레지스터의 출력을 제1의 입력에 받어 또한 대응의 기록게이트의 출력하는 데이터신호를 제2의 입력에 받어 상기 테스트모드지시신호에 응답하여 해당 제2의 입력에 제공된 데이터신호를 대응의 데이터 레지스터에 전달하는 반도체 집적회로 장치.
제60항에 있어서, 상기 소정수의 레지스터의 각각에 대응하여 설치되어 상기 테스트모드지시신호의 활성화시 이네이블되어 대응이 데이터 레지스터의 출력하는 데이터신호를 상기 선택신호발생회로에 전달하는 회로 선택전달게이트(93a-93b)와 상기 소정수의 데이터 레지스터 각각에 대응하여 설치되어 상기 테스트모드지시신호의 비활성화시 상기 프로세서에서의 판독지시신호에 응답하여 활성화되어 대응의 데이터 레지스터의 데이터신호를 상기 데이터버스(930)에 전달하는 판독게이트를 더 구비하는 반도체 집적회로장치.
제58항에 있어서, 상기 소정수의 레지스터(90a-90h)의 직렬전파경로에 있어서, 최종단의 데이터 레지스터(90a)의 출력 데이터신호를 받어 장치 외부에 출력하는 테스트데이터 출력단자(101)와, 상기 소정수의 셀랙터(90a-90h)의 초단의 셀랙터(90h)의 제2의 입력에 테스트 데이터신호를 인ㄴ가하기 위한 테스트 데이터 입력단자(100)를 더 구비하는 반도체 집적회로장치.
연산처리 및 제어를 행하는 프로세서(920)와, 상기 프로세서가 액세스 가능한 복수의 데이터 레지스터(930)를 포함하는 주변회로(930,940)와, 각각이 소정의 기능을 실행하는 복수의 회로블록(2a-2d)과, 상기 복수의 데이터 레지스터의 소정수의 데이터 레지스터(90a-90h)에서 되는 회로블록선택 레지스터(90)와, 테스트 모드시 상기 소정주의 레지스터에 상기 프로세서에서 제어된 회로블록특정데이터를 기록하는 기록게이트(91a-91h)와, 상기 테스트모드시 상기 소정주의 데이터 레지스터의 출력데이터신호를 전달하는 전달게이트(93a-93h)와, 상기 전달게이트에서의 데이터신호를 디코드하여 상기 복수의 회로블록에서 특정의 회로블록을 지정ㅇ하는 회로블록특정신호를 생성하는 회로디코더(82)와, 테스트모드 동작시 상기 회로디코더의 출력신호에 따라 상기 특정돈 회로 블록을 다른 회로블록에서 분리하고 또한 해당 특정된 회로블록의 입력노드 및 출력노드를 함께 외부에서 액세스 가능상태로 설정하는 분리/접속 수단(1a-1e)을 구비하느 반도체 집적회로장치.
제63항에 있어서, 상기 프로세서(920)에서 어드레스신호가 상기 소정수의 데이터 레지스터를 지정하면 이네이블 신호를 출력하는 어드레스 디코더(922)를 더 구비하고, 상기 록게이트(91a-91h)는 상기 이네이블신호와 상기 프로세서에서의 기록지시신호과에 응답하여 상기 프로세서에서 데이터 버스(930)상에 전달된 데이터신호를 상기 소정수의 데이터 레지스터 각각에 전달하는 상기 소정수의 데이터 레지스터 각각에 대응하여 설치되는 논리게이트(91a-91h)를 포함하는 반도체 집적회로장치.
제63항에 있어서, 상기 프로세서(920)에서의 판독지시신호에 응답하여 상기 소정수의 레지스터의 출력하는 데이터신호를 상기 데이터버스(930)에 전달하는 판독게이트(4a-94h)를 더 구비하고, 상기 판독게이트는 상기 테스트모드 동작시 디스에이블상태로 되는 반도체 집적회로장치.
각각의 소정의 기능을 실행하는 복수의 회로블럭(2a-2d)과, 복수의 데이터 레지스터(85a-85b)와, 상기 복수의 데이터 레지스터의 각각에 대응하는 출력비트를 가지고, 테스트모드지시신호에 응답하여 그의 카운트 치가 변경되는 카운터(88)와, 상기 복수의 ㄷ이터 레지스터의 출력하는 데이터신호를 디코드하여 상기 복수의 회로블록의 1개를 회로블록을 특정하는 신호를 출력하는 회로디코더(82)와, 연산처리 및 제어를 행하는 프로세서(920)와, 상기 회로디코더에서의 회로블럭특정신호와 테스트모드지시신호과에 응답하여 상기 복수의 회로블록 중 상기 특정된 회로블록을 다른 회로블록에서 분리하고 또한 특정된 회로블록의 입력노드 및 출력노드를 외부에서 함께 액세스 가능케하는 분리/접속 수단(1a-1e)을 구비하는 반도체 집적회로장치.
제66항에 있어서, 상기 회로디코더에서의 호로블록특정신호를 상기 분리/접속수단(1a-1e)에 전달하는 전송게이트(84)와, 상기 프로세서(920)에서의 데이터 전송지시를 표시하는 특정의 어드레스 신호를 디코드하여, 상기 전송게이트를 이네이블하는 신호를 발생하는 어드레스 디코더(922)를 더 구비하는 반도체 집적회로장치.
각각의 소정의 기능을 실행하는 복수의 회로블록(2a-2d)과, 상기 복수의 회로블록간에서 테스트 데이터신호를 전달하는 신호배선(110;110a,110b,110c)과, 통상 동작모드시 상기 복수의 회로블록간에서 데이터신호를 전송하는 통상배선 (120;120a,120b)을 구비하고, 상기 통상배선과 상기 테스트배선과 달리하는 레벨의 배선층에서 구성되어 또한 상기 테스트배선은 상기 통상배선층의 상층에서 형성되는 반도체 집적회로장치.
제68항에 있어서, 상기 통상배선(12)은 상기 복수의 회로 블럭(2a-2d)의 각각에서 어느 내부노드를 상호 연결하는 배선을 포함하는 반도체 집적회로장치.
제68항에 있어서, 상기 테시트 배선(110)은 반도체 집적회로장치의 테스트모드의 동작을 행하는데 사용되는 제어 신호를 전송하는 배선을 포함하는 반도체 집적회로장치.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.