JP2551187B2 - スキャン動作実行方式 - Google Patents
スキャン動作実行方式Info
- Publication number
- JP2551187B2 JP2551187B2 JP2030128A JP3012890A JP2551187B2 JP 2551187 B2 JP2551187 B2 JP 2551187B2 JP 2030128 A JP2030128 A JP 2030128A JP 3012890 A JP3012890 A JP 3012890A JP 2551187 B2 JP2551187 B2 JP 2551187B2
- Authority
- JP
- Japan
- Prior art keywords
- diagnostic
- scan
- processor
- signal
- scan mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318555—Control logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスキャン動作実行方式、特にスキャンパスを
備えたプロセッサの診断のためのスキャン動作実行方式
に関する。
備えたプロセッサの診断のためのスキャン動作実行方式
に関する。
従来、プロセッサの診断のために、プロセッサ内のフ
リップフロップ入出力を切替えて全てのフリップフロッ
プを一本のパスとして、診断プロセッサがこのパス内の
情報を採取するスキャンパス診断方式が用いられてい
る。通常、スキャンパス診断方式では、診断プロセッサ
がプロセッサに対して、専用の診断インタフェースを用
いて、スキャン動作実行要求を発行し、パス内の情報を
シフトさせて、その情報を採取している。
リップフロップ入出力を切替えて全てのフリップフロッ
プを一本のパスとして、診断プロセッサがこのパス内の
情報を採取するスキャンパス診断方式が用いられてい
る。通常、スキャンパス診断方式では、診断プロセッサ
がプロセッサに対して、専用の診断インタフェースを用
いて、スキャン動作実行要求を発行し、パス内の情報を
シフトさせて、その情報を採取している。
第２図は上述のスキャンパス診断方式における動作の
タイミングチャートで、第２図を参照してこの動作の説
明を進めると、診断プロセッサはプロセッサに対して診
断動作を行うとき、まず診断起動信号を出し（タイミン
グ１）、プロセッサ内部の診断制御部９の初期化を行
う。この診断起動信号は、診断コマンドの発行時に診断
制御部の内部状態がどのようになっているか不明のた
め、コマンドに先立って必ず送出し初期化するものであ
る。また、このときプロセッサ内のスキャンモード設定
フリップフロップ（以下スキャンモードF/Fという）も
リセットされる。次に診断コマンドでスキャン動作実行
要求を発行すると（タイミング３）、この要求によりス
キャンモードF/Fがセットされる（タイミング４）。そ
の後スキャンパスに１クロックずつスキャンデータが入
力されると同時に、スキャンパス内のデータが出力され
（タイミング４以降）、プロセッサ内部の目的とするフ
リップフロップ内の情報が全て採取されるまでこの動作
が続行される。なお、スキャン動作にはプロセッサ内部
の情報を採取するスキャンアウト動作と、プロセッサ内
部に情報をうめ込むスキャンイン動作が存在するが、何
れの場合も、一度プロセッサからデータを採取した後に
再びプロセッサへデータをうめ込む作業が発生するた
め、診断プロセッサは２度スキャン動作実行要求を行う
こととなる。また、プロセッサはスキャン動作中にフリ
ップフロップ内に予期せぬデータが順次挿入されるた
め、外部インタフェースや内部論理で不正動作が起きな
いように、スキャンモードF/Fから出力されるスキャン
モード信号を用いて外部インタフェース信号の抑止等や
内部動作の抑止を行っている。
タイミングチャートで、第２図を参照してこの動作の説
明を進めると、診断プロセッサはプロセッサに対して診
断動作を行うとき、まず診断起動信号を出し（タイミン
グ１）、プロセッサ内部の診断制御部９の初期化を行
う。この診断起動信号は、診断コマンドの発行時に診断
制御部の内部状態がどのようになっているか不明のた
め、コマンドに先立って必ず送出し初期化するものであ
る。また、このときプロセッサ内のスキャンモード設定
フリップフロップ（以下スキャンモードF/Fという）も
リセットされる。次に診断コマンドでスキャン動作実行
要求を発行すると（タイミング３）、この要求によりス
キャンモードF/Fがセットされる（タイミング４）。そ
の後スキャンパスに１クロックずつスキャンデータが入
力されると同時に、スキャンパス内のデータが出力され
（タイミング４以降）、プロセッサ内部の目的とするフ
リップフロップ内の情報が全て採取されるまでこの動作
が続行される。なお、スキャン動作にはプロセッサ内部
の情報を採取するスキャンアウト動作と、プロセッサ内
部に情報をうめ込むスキャンイン動作が存在するが、何
れの場合も、一度プロセッサからデータを採取した後に
再びプロセッサへデータをうめ込む作業が発生するた
め、診断プロセッサは２度スキャン動作実行要求を行う
こととなる。また、プロセッサはスキャン動作中にフリ
ップフロップ内に予期せぬデータが順次挿入されるた
め、外部インタフェースや内部論理で不正動作が起きな
いように、スキャンモードF/Fから出力されるスキャン
モード信号を用いて外部インタフェース信号の抑止等や
内部動作の抑止を行っている。
上述した従来のスキャン動作実行方式は、一連のスキ
ャンインおよびスキャンアウト動作で発行される２度の
スキャン動作実行要求に際し、診断起動信号によってス
キャンモードF/Fがリセットされるため、２度目のスキ
ャン動作実行要求時にスキャンモード信号がインアクテ
ィブになるタイミングが発生し、外部インタフェースや
内部論理で不正動作を起こす恐れがあるという問題があ
る。
ャンインおよびスキャンアウト動作で発行される２度の
スキャン動作実行要求に際し、診断起動信号によってス
キャンモードF/Fがリセットされるため、２度目のスキ
ャン動作実行要求時にスキャンモード信号がインアクテ
ィブになるタイミングが発生し、外部インタフェースや
内部論理で不正動作を起こす恐れがあるという問題があ
る。
本発明のスキャン動作実行方式は、診断プロセッサと
診断プロセッサに接続された診断制御部およびスキャン
パスを備えた主プロセッサとから構成される情報処理シ
ステムにおいて、診断プロセッサからの診断起動信号に
よって診断制御部と共に初期化され、この診断起動信号
に続くスキャン動作実行要求の診断コマンドを受けてリ
セット信号を出力し、スキャンモードのリセット要求の
断コマンドを受けてリセット信号を出力するコマンドデ
コード手段と、このコマンドデコード手段からのセット
信号によりセットされて主プロセッサの処理部へスキャ
ンモード信号を与え、前記リセット信号によりリセット
してこのスキャンモード信号を切断するスキャンモード
設定手段とを有することにより構成される。
診断プロセッサに接続された診断制御部およびスキャン
パスを備えた主プロセッサとから構成される情報処理シ
ステムにおいて、診断プロセッサからの診断起動信号に
よって診断制御部と共に初期化され、この診断起動信号
に続くスキャン動作実行要求の診断コマンドを受けてリ
セット信号を出力し、スキャンモードのリセット要求の
断コマンドを受けてリセット信号を出力するコマンドデ
コード手段と、このコマンドデコード手段からのセット
信号によりセットされて主プロセッサの処理部へスキャ
ンモード信号を与え、前記リセット信号によりリセット
してこのスキャンモード信号を切断するスキャンモード
設定手段とを有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。診断
プロセッサ１は主プロセッサ２との間に診断起動信号DL
G,コマンド信号CMD,スキャンデータ入力信号DTI,スキャ
ンデータ出力信号DTOのインタフェースを有しており、
主プロセッサ２内にはコマンド信号CMDを解読するコマ
ンドデコード部３とスキャンモードフリップフロップ４
とを有している。
プロセッサ１は主プロセッサ２との間に診断起動信号DL
G,コマンド信号CMD,スキャンデータ入力信号DTI,スキャ
ンデータ出力信号DTOのインタフェースを有しており、
主プロセッサ２内にはコマンド信号CMDを解読するコマ
ンドデコード部３とスキャンモードフリップフロップ４
とを有している。
診断プロセッサ１から発行されるコマンドがスキャン
動作実行要求（SCN）であれば、コマンドデコード部３
はスキャンデータセット信号SETを“1"としてスキャン
モードフリップフロップ４に入力し、“1"をセットさせ
る。またスキャンモードリセット要求（SMR）であれ
ば、スキャンモードリセット信号RESETを“1"としてス
キャンモードフリップフロップ４に入力し、“0"にリセ
ットさせる。スキャンモードフリップフロップ４の出力
であるスキャンモード信号SFMは主プロセッサ２内の処
理部５に送出され、処理部５内のフリップフロップが１
本のパスとして形成される他に、この信号により処理部
５の外部インタフェースへの信号送出の抑止や内部動作
の停止等が行なわれる。
動作実行要求（SCN）であれば、コマンドデコード部３
はスキャンデータセット信号SETを“1"としてスキャン
モードフリップフロップ４に入力し、“1"をセットさせ
る。またスキャンモードリセット要求（SMR）であれ
ば、スキャンモードリセット信号RESETを“1"としてス
キャンモードフリップフロップ４に入力し、“0"にリセ
ットさせる。スキャンモードフリップフロップ４の出力
であるスキャンモード信号SFMは主プロセッサ２内の処
理部５に送出され、処理部５内のフリップフロップが１
本のパスとして形成される他に、この信号により処理部
５の外部インタフェースへの信号送出の抑止や内部動作
の停止等が行なわれる。
第３図は第１図の実施例におけるスキャン動作のタイ
ミングチャートで第３図を参照して第１図の動作の説明
を進めると、診断プロセッサ１は、まず診断起動信号DL
Gを“1"にして主プロセッサの診断制御部（図示せず）
の初期化を行なう（タイミング０）。次に診断コマンド
信号CMDにスキャン動作実行要求（SCN）を送出し（タイ
ミング２）、スキャンデータ入力信号DTIにスキャンパ
ス入力データを送る（タイミング３以降）。そこでスキ
ャンモード信号SFMが“1"になると共に（タイミング
３）、処理部５内のスキャンパス情報がスキャンデータ
出力信号DTOに乗せて診断プロセッサ１に送出される。
目的のスキャンパス情報が採取されると、次に診断プロ
セッサ１はスキャンアウト動作であれば採取したデータ
をそのままプロセッサ内にうめ込むために、またスキャ
ンイン動作であれば採取したデータを加工して再びプロ
セッサにうめ込むために、再度スキャン動作の実行が行
なわれる。この動作は診断起動信号DLGを“1"とした
（タイミングｎ＋１）後に、スキャン動作実行要求（SC
N）が送られ、上述と同じ動作が行なわれる。
ミングチャートで第３図を参照して第１図の動作の説明
を進めると、診断プロセッサ１は、まず診断起動信号DL
Gを“1"にして主プロセッサの診断制御部（図示せず）
の初期化を行なう（タイミング０）。次に診断コマンド
信号CMDにスキャン動作実行要求（SCN）を送出し（タイ
ミング２）、スキャンデータ入力信号DTIにスキャンパ
ス入力データを送る（タイミング３以降）。そこでスキ
ャンモード信号SFMが“1"になると共に（タイミング
３）、処理部５内のスキャンパス情報がスキャンデータ
出力信号DTOに乗せて診断プロセッサ１に送出される。
目的のスキャンパス情報が採取されると、次に診断プロ
セッサ１はスキャンアウト動作であれば採取したデータ
をそのままプロセッサ内にうめ込むために、またスキャ
ンイン動作であれば採取したデータを加工して再びプロ
セッサにうめ込むために、再度スキャン動作の実行が行
なわれる。この動作は診断起動信号DLGを“1"とした
（タイミングｎ＋１）後に、スキャン動作実行要求（SC
N）が送られ、上述と同じ動作が行なわれる。
スキャンデータがプロセッサ内に返却されると、診断
プロセッサ１は再び診断起動信号DLGを“1"として（タ
イミングｍ＋１）、診断コマンド信号CMDにスキャンモ
ードリセット要求（SMR）を送出し（タイミングｍ＋
３）、次のタイミングでスキャンモードフリップフロッ
プ４がリセットされ、スキャンモード信号SFMが“0"に
なる。
プロセッサ１は再び診断起動信号DLGを“1"として（タ
イミングｍ＋１）、診断コマンド信号CMDにスキャンモ
ードリセット要求（SMR）を送出し（タイミングｍ＋
３）、次のタイミングでスキャンモードフリップフロッ
プ４がリセットされ、スキャンモード信号SFMが“0"に
なる。
以上説明したように本発明は、コマンドデコード部を
設けてスキャンモードフリップフロップを独立に制御さ
せることにより、一連のスキャン動作実行中においてス
キャンモード信号がリセッサされるタイミングを回避さ
せているため、外部インタフェースへの擾乱、内部回路
の誤動作等を起こすことがない診断動作を実現すること
ができる効果がある。
設けてスキャンモードフリップフロップを独立に制御さ
せることにより、一連のスキャン動作実行中においてス
キャンモード信号がリセッサされるタイミングを回避さ
せているため、外部インタフェースへの擾乱、内部回路
の誤動作等を起こすことがない診断動作を実現すること
ができる効果がある。
【図面の簡単な説明】 第１図は本発明の一実施例のブロック図、第２図は従来
のスキャン動作実行方式における動作のタイミングチャ
ート、第３図は第１図の動作のタイミングチャートであ
る。 １……診断プロセッサ、２……主プロセッサ、３……コ
マンドデコード部、４……スキャンモードフリップフロ
ップ、５……処理部。
のスキャン動作実行方式における動作のタイミングチャ
ート、第３図は第１図の動作のタイミングチャートであ
る。 １……診断プロセッサ、２……主プロセッサ、３……コ
マンドデコード部、４……スキャンモードフリップフロ
ップ、５……処理部。
Claims (1)
- 【請求項１】診断プロセッサと診断プロセッサに接続さ
れた診断制御部およびスキャンパスを備えた主プロセッ
サとから構成される情報処理システムにおいて、診断プ
ロセッサからの診断起動信号によって診断制御部と共に
初期化され、この診断起動信号に続くスキャン動作実行
要求の診断コマンドを受けてリセット信号を出力し、ス
キャンモードのリセット要求の診断コマンドを受けてリ
セット信号を出力するコマンドデコード手段と、このコ
マンドデコード手段からのセット信号によりセットされ
て主プロセッサの処理部へスキャンモード信号を与え、
前記リセット信号によりリセットしてこのスキャンモー
ド信号を切断するスキャンモード設定手段とを有するこ
とを特徴とするスキャン動作実行方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030128A JP2551187B2 (ja) | 1990-02-08 | 1990-02-08 | スキャン動作実行方式 |
| US07/650,178 US5267247A (en) | 1990-02-08 | 1991-02-04 | Scan operation executing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2030128A JP2551187B2 (ja) | 1990-02-08 | 1990-02-08 | スキャン動作実行方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03233642A JPH03233642A (ja) | 1991-10-17 |
| JP2551187B2 true JP2551187B2 (ja) | 1996-11-06 |
Family
ID=12295139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2030128A Expired - Lifetime JP2551187B2 (ja) | 1990-02-08 | 1990-02-08 | スキャン動作実行方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5267247A (ja) |
| JP (1) | JP2551187B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05121666A (ja) * | 1991-10-29 | 1993-05-18 | Nec Corp | 半導体集積論理回路 |
| US5457781A (en) * | 1993-01-04 | 1995-10-10 | Amdahl Corporation | System having main unit for shutting off clocks to memory upon completion of writing data into memory and information supervising unit to read the data |
| US20050000865A1 (en) * | 1998-10-30 | 2005-01-06 | Schulte David L. | Screen assemblies and vibratory separators |
| US8405512B2 (en) * | 2008-02-01 | 2013-03-26 | Apple Inc. | System and method for accessing diagnostic information |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4312066A (en) * | 1979-12-28 | 1982-01-19 | International Business Machines Corporation | Diagnostic/debug machine architecture |
| JPS58146834A (ja) * | 1982-02-24 | 1983-09-01 | Sumitomo Metal Ind Ltd | 炉体耐火物状態の推定方法 |
| JPH0668732B2 (ja) * | 1984-11-21 | 1994-08-31 | 株式会社日立製作所 | 情報処理装置のスキヤン方式 |
| JP2738692B2 (ja) * | 1988-01-29 | 1998-04-08 | 株式会社日立製作所 | 並列化コンパイル方法 |
| US5127008A (en) * | 1990-01-25 | 1992-06-30 | International Business Machines Corporation | Integrated circuit driver inhibit control test method |
-
1990
- 1990-02-08 JP JP2030128A patent/JP2551187B2/ja not_active Expired - Lifetime
-
1991
- 1991-02-04 US US07/650,178 patent/US5267247A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03233642A (ja) | 1991-10-17 |
| US5267247A (en) | 1993-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434804A (en) | Method and apparatus for synchronizing a JTAG test control signal to an on-chip clock signal | |
| JPH0786525B2 (ja) | 診断回路 | |
| JPS5832416B2 (ja) | 計算機インタフエ−ス | |
| JP2550837B2 (ja) | スキャンパスのテスト制御回路 | |
| JP2551187B2 (ja) | スキャン動作実行方式 | |
| JPH07146804A (ja) | 回路要素の故障診断システム、診断方法及びデジタルプロセッサシステム | |
| US6185711B1 (en) | Methods and apparatus for synchronizing asynchronous test structures and eliminating clock skew considerations | |
| US6041418A (en) | Race free and technology independent flag generating circuitry associated with two asynchronous clocks | |
| GB2443541A (en) | Serializer/De-serializer bus and controller for a ASIC with a method for testing the ASIC. | |
| JP2903548B2 (ja) | 論理回路診断システム | |
| EP0344736A2 (en) | High-speed synchronous data transfer system | |
| JP2628311B2 (ja) | マイクロコンピュータ | |
| JPS6041774B2 (ja) | 論理回路パツケージ | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JPH0627200A (ja) | 半導体集積回路装置 | |
| JP2508427B2 (ja) | Ｉｃ回路 | |
| JP2729122B2 (ja) | 情報処理装置 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPS6225212B2 (ja) | ||
| JPH1131117A (ja) | 信号処理装置 | |
| JPS6292042A (ja) | 記憶装置 | |
| JPS6149260A (ja) | チヤネル処理装置 | |
| JPH07120535A (ja) | 論理回路の診断方法およびｌｓｉ回路 | |
| JPS5833581B2 (ja) | 診断に適した論理パッケ−ジ | |
| JPS63157074A (ja) | 論理装置 |