CN1082302C - 用于测试电子电路的方法和根据该方法的可测试集成电路 - Google Patents

用于测试电子电路的方法和根据该方法的可测试集成电路 Download PDF

Info

Publication number
CN1082302C
CN1082302C CN93101529A CN93101529A CN1082302C CN 1082302 C CN1082302 C CN 1082302C CN 93101529 A CN93101529 A CN 93101529A CN 93101529 A CN93101529 A CN 93101529A CN 1082302 C CN1082302 C CN 1082302C
Authority
CN
China
Prior art keywords
test
channel
port
switch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93101529A
Other languages
English (en)
Other versions
CN1080447A (zh
Inventor
G·H·范贝凯尔
M·E·朗克肯
R·W·J·J·萨伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1080447A publication Critical patent/CN1080447A/zh
Application granted granted Critical
Publication of CN1082302C publication Critical patent/CN1082302C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提出一种测试方法和与之相联系的由信息交换通道互联的功能组件组成的电子电路设置。各种这样的通道被供以一插入中继点和一中断开关作为测试组件对。中继点有两个无源端口和一个有源端口。开关有一个无源端口和两个通过无源控制端口选择的有源端口。以这种方式插入通道和从通道中断变得方便。这时插入是在第一通道完成而中断是在第二通道上完成，从而在位于第一通道的中断点和第二通道的开关之间所有组件均被测试。

Description

用于测试电子电路的方法和根据该方法的可测试集成电路
本发明涉及用于测试带有多个通过信息交换通道互联的功能组件的电子电路的方法。集成电路的可测试性已由各种实际和理论方式实现，尤其依赖于电路技术、故障模式和可能出现或缺少的测试保障措施。早期的措施包括扫描测试或LSSD(电平敏感扫描设计)、边界扫描测试，这两者均以该电路为“黑盒”(black box)。指派给同一受让人的美国专利4,656,592给出了将复杂的电路分解成部分电路，这些部分电路通过信息交换过程保持相互同步。这将允许在这种非常特定的环境，即各部分电路同步地操作中进行组块式(blockwise)测试，和仅通过信息交换在各电路之间执行交互作用。在本发明的改进过程中已发现广泛采用信息交换功能组件是一种可管理地维持异步电路的最好方法。设定了这种异步实现方法，仍存在的一个问题是测试项数或多或少地随电路尺寸规格而指数增长，以致仅一个简单电路就需一个天文数字的测试样式和/或测试时间。本发明所提出的解决办法是设想从通道中断进出。特别地，通道在此理解为点对点连接、在其一端具有一个有源端口而在其另一端为一无源端口。有源/无源概念与通信规约等级而非数据传送方向的活动性有关。这意味着数据可从无源端口侧向有源端口侧传送。若通信的目的仅在于同步，甚至不需要数据传送出现。
本发明的目的之一是提供一种用于在较低复杂程度下测试信息交换电路结构的下层结构。依照本情况，信息交换电路可视为一可相互同步并可交换信息的异步电路组块的网路。
从一个方面来说，本发明提供了一个测试电子电路方法的解答，该电路具有多个由信息交换通道互联的功能组件，每一通道分别由一有源端口和无源端口连至相应的功能组件，通信起始于该有源端口而在无源端口处于等待状态，所述方法包括给所述通道提供一插入中继点以形成一第一测试组件，该组件在测试时间外恰形成部分通道内信息交换，所述方法包括经由所述中继点的无源端口插入第一测试信号，该信号可代替任何送向所述中继点的通道内无源端口的通道内信号，所述第一测试信号代表所述通道的任一组件处于测试中的测试信号，该组件在所述通道及在连同该组件和所述测试组件之间的任一通道部分的通道上有无源端口。可测试性设计可装入到半导体编译器件中，参见1991年4月2日颁发给同一受让人的美国专利5,005,136及其中所用的专门术语。已经发现，经由中继点插入的方式即使在无任何数据传送时，通过返回的同步信号也可执行测试。若同步信号未返回，这可能表示测试未成功。应该注意本发明无需包括如下顺序：提供测试样式、执行测试、抽取结果样式。测试样式的表现形式或许(或不会)获致返回同步信号。通过事先已存储的测试样式，结果样式可从执行测试中分离出来。该测试可为自测试，其中控制是不经外部干涉即瞬时局部地完成。
更明白地说，本发明提供了用于测试具有多个由信息交换信道互联功能组件的电子电路的方法，每个所述信道分别通过一有源端口和一无源端口连于相应的功能组件，通信起始于该有源端口并在该无源端口处于等待状态，所述方法包括给一个或多个所述通道提供一个插入中继点，和/或给一个或多个通道提供中断开关，从而形成一组测试组件，在测试时间外恰形成部分通道内信息交换，所述方法包括经由第一通道中继点的无源端口插入一第一测试信号以取代传向所述中继点通道内无源端口的任一通道内信号；在一加到第二通道上开关的控制端口的外部控制信号控制下，经由一有源特别通道端口中断出一第二测试信号取代经由所述第二通道开关另外有源端口的其它通道内信号，所述第一和有条件限制下(c.q.)第二测试信号作为所述第一和有条件限制下第二通道任一组件在测试中的测试信令，该组件在所述第一通道上有无源端口和有条件限制下在第二通道上有有源端口，并连同所述组件和所述测试组件间的任何通道在内。通常，复杂电路需多个中继点和多个开关。在某些情况下，这两者可能缺少一种；象中继点一样，开关可于隔离状态工作：在测试情况下，内部控制在开关的输出端是否产生结果数据都有可能。
本发明通过将电路分解成各个部分而使问题简化了：就测试而言，这种插入和中断方法的介入导致等级较低的测试状态图。应该注意到，所述第一和第二测试信号均可包括相应的复合信号和/或多位(multibit)样式，它们均不需包含数据，因为它们各自仅包括通信原始信号。应注意美国专利4,656,592未给出任何关于测试是如何在原始同步电平上执行的说明。
有得的是，该方法包括对至少一个通道提供开关，该开关在其测试信号过程中，同时受测试模式(供至少一个所述通道中断出通道内信号之用)和非测试模式(供连续的通道内信号之用)所控制。这种非测试情况要符合标准功能度。优越的是，本方法包括了对至少一个通道既提供中继点也提供开关构成一个组件对，从而有可能对所述至少一个通道提供断人和断出测试能力。毗邻的中继点和开关现构成具体的或物理的测试组件对。通过使这种具体的测试组件对的相互重叠，重叠覆盖的通道任一部分成为可测试的了。特别是除导线外，通道还可包括诸如缓冲器或倒相器之类的器件，它们也是可测试的。所采用的方法可用于不同等级：例如用于板级，用在单个芯片内或是各种复杂度下块间的在片电路上。此外，该方法可用作部分探测法，例如用于那些除此法外不易控制或观察的电路部分的专门测试。
有利的是，本发明提供了一种方法，它通过向所述电路提供一个包括组合控制信号的组合测试信号以执行各功能器件上的多个测试，从组合测试信号可分离出加到各中继点的插入第一测试信号、加至各开关的外部控制信号和供各开关断出用的第二测试信号。这保证了在一个较窄路径宽度或较少数据量传送时的外部方向。对各种测试和控制信号适当排列、提取、组合的编排可从编排结构获得，这种编排结构适用于信息交换电路，例如美国专利5,005,136中公开的多路复用(去复用)、并行组合、顺序组合结构。此外，翻译表、散列表技术和标准发生器可用于各种情况。电路通道中的各种中继点和开关的设置是测试性设计和测试方法本身的直接硬件反映。此外，相应子测试组件的设置可用在自测试编排中。此处自测试是在从外部提供的组合测试信号连同各电路内预提供或预存储的测试信号一起应用的情况下被定义为(显性或是隐含)执行多个基本测试操作，并在此后将多个基本测试结果结合、加标记(signatured)、或评估以便从被测试的电路的外部给出一个总的测试评估。相独立地，这种关于静态RAM存储器的自测试原理已在转让给本申请同一受让人的美国(申请)752,166、欧洲专利公开说明书350,538中作了描述，在此引为参考。
本发明特别优越的是，用于测试具有多个集成电路的所述电子电路，是通过在所述边界处对任一横跨独立的集成电路之任一边界的通道给定一虚拟功能组件，对所述边界的任一侧建立作为所述信号交换信道的分离通道。若电路包括不止一个独立的集成电路，事先将不会知道相邻(neighbour)电路是什么。可以根据本发明进行测试准备，也可不这样。即使在积极意义下两个通道也会有稍微不同的规约(protocol)并将干扰测试，尽管这不是标准信息交换的情况。特别地，后者措施保证执行边界或交联测试，以作为依照JTAG(现为IEEE1149.1)的边界扫描测试标准的替代方法。在另一水准上，本发明可用作依照不同复杂程度的自测试原理的测试特征。
依照一个优越的方面，一个可依照本发明可测试的集成信息交换电路包括由信息交换信道互联的多个可测试功能组件，每个信道又分别由一个有源通信激励端口和一个无源通信等待端口端接于相应的功能组件；至少部分所述通道，设有一个接入中继点或一个中继开关，从而形成一套测试组件，这些组件在测试外时间恰形成部分通道内信息交换；任何所述的中继点，具有用于通道内激励信息的第一无源通道端口和用于外激励的测试信息的第二无源测试端口，和用于传送上述两类激励信息的第一有源通道端口；任何所述开关，它们有用于通道内激励信息的第三无源通道端口、用于在通道内传送这些激励信息的第二有源通道端口和在至少部分所述开关的每一个中用于这些激励信息的附加通道(extra-channel)传送的一第三有源测试端口与用于对在所述第二有源通道端口和所述第三有源测试端口之间的传送进行选择的第四无源控制端口的结合；所述电路此外还具有用于带有所述外激励测试样式的任一所述第二无源测试端口上中断接入的测试控制方法。可测试组件的测试可直接通过内部的、或是间接通过测试这些组件和它们的环境间的互联来完成。在测试外的其他时间，测试组件仅形成部分通道内信息交换。
有利的是，一个集成电路，其中包括共同构成一个测试组件对的中继点和开关对，它们使所述至少一个通道能具有插入和中断能力。测试组件对(例如上述的测试组件对)的形成提高了测试性能标准。
特别地，这些测试块或功能组件在颗粒级(granularity)通道信息交换中是无时钟的。这意味着这些块或是异步操作，或是它们的时钟具有时间帧(time-frame)中的频率，此时间帧在信息交换级次上是不可见的。若时钟很快，从信息交换角度来看，它转化为近模拟(near-analog)时间离散编排中的操作。若时钟很慢，信息交换视功能组件为静态。
总之，本发明将测试简化为较低复杂程度的问题。
有利的是，本电路包括自测试方法，它用来接收一个外部激活信号并具有用以从提供的包括有控制信号的组合测试信号中导出各种供中继点和开关用的基本测试信号和控制信号，以及还用来接收并将各种测试结果信号编组成一个用于从所述电路外部进行检查的组合测试结果信号。这使得整体测试时间大为缩短，其中，一般仅需较少的从被测试电路至测试控制和/或测试评估设备所需的通信。应再次注意，开关控制和中继点同步是分别针对开关和中继点的。但是，数据传送方向可有两种，即开关和中继点在附加通道连接中既可接收也可发送数据。对传送的数据而言，某些连接甚至是双向的。
优越的是，一中继点可与某些通道式邻接功能组件拥有共同的电子部件，和/或一开关可与某些通道式邻接功能组件拥有共同的电子部件。这种配置将减少所需的额外硬件的数量。除了这种公共使用的功能组件外，一个邻接的中继点/开关对，尤其是一个具体的(concrete)测试组件对可有某些公用的电子部件，从而减少硬件开销。
有利的是，依照本发明的电路包括了在至少一个功能组件中完成事先规定的测试时的确认方法，这时该功能组件输出一个与标准通道信息交换信号无关的确认信号。尤其对于以下描述的中继器功能器件，这样的信号是一种省时的措施。这种确认可在为标准电路功能提供的通道上传送。
所有的有利方面将在“独立权利要求”中引述。
为了便于叙述，采用如下定义：“信息交换电路”：图解，以通道作边缘、信息交换组件作节点、
并带有激励设备。“信息交换组件”：电子电路，通过沿最靠近的通道通信而与其周
围环境相互作用。每次通信被编排成信息交换处理。对通信的
激励可随每一次通信而不同。为了说明本发明，给一通道设置
起动(initiatives)就足够了。“通道”：在信息交换组件和其环境之间的双向导线连接。为了说
明本发明，把通道看作是单向导线的点对点连接就够了。通
道的两个端部称为端口。“端口”：在信息交换组件中的通道端点。若该组件沿通道激励通
信信息，该端口称为有源。若是由其环境激励的，则该端口称
为无源。“通信、或信息交换”：沿一通道编排为信息交换规约的有限系列
通信事件，亦即对通信双方之间下一事件改变的激励。“通信事件”：沿着一个通道的一条或多条导线的过渡(transition)
的设置，该设置由完整规范提供。
作为测试完美无缺的参考模式，我们采用测试规则(obligation)的概念。我们假定采用了对已装配信息交换电路的校正判据，且外设能检查出该电路是否暂停在起始状态。测试从已激励的电路开始。理论上说，将一个特定的、有故障的电路驱至预期的起始状态是不可能的，但是电路随后的动作将更突出这种故障。未被检出故障的可能性可被忽略。“测试规则”：沿电路通道部分时间上安排的通信事件集合，有可
能在端部(end)有一激励事件。测定规则满足如下约束，即正
确的电路可响应测试规则中的一切事件且结束于一个起始状态。“测试”：测试规则的设置，满足以下两个约束：即正确的电路可成
功地通过每个测试规则，以及一个不正确电路不能满足某些测
试规则。这本身意味着，测试是一激励和响应的完备集合需要
完成以达到以下目的：即获知已装配的电路是否为正确。“测试组合(suite)”：各种测试设置，表示测试电路的各种可能性。
本发明将参考以下优选实施例作出详细描述，该实施例和各个方面在如下附图中示出：
图1示出了以本发明为根据的可测试电路；
图2示出了通过通道互联的两个功能组件；
图3示出了作为两个测试组件的开关和中继点的连接；
图4依照本发明使它们互相换接；
图5示出用于序列发生器信息交换组件的一个电子电路；
图6列出了当在适当环境中操作时其中的连续状态组合；
图7示出了作为复制器(duplicator)工作和稍复杂电路的全部可测试性排列；
图8示出了用于边界或互联测试的可测试组件的结构；
图9a至c为各种信息交换通道编组；
图10a至d给出作为实施例的四个基本信息交换组件；
图11将两个这种组件合成为一个复制器；
图12示出了用于中继器信息交换组件的电子电路；
图13示出了用于单读(single-read)单写(single-write)变量信息交换组件的电子电路；
图14示出了用于一个优选实施例的图4最优方案；
图15同样示出图7的一个最优方案；
图16示出了用于单读、单写变量的全可测试排列；
图17a，b示出测试时间指数减少和复制器链的部分可测试排列；
图18a至c示出了具有线性测试时间的复制器链稍不相同的执行过程；
图19示出了用于例如多重通道交换组件MIX工作模式的一个有效方案。
为简便起见，在本公开说明书中，外部测试机构、测试样式的应用和任何寄存器级过程以及任何测试评估已在标准技术中考虑到了，故不再详细讨论；仅对信道和它们与可测试特性的关系作出全面解释，同样也对可行的或是辅助于这种测试的某一低一级电子电路组件作出全面解释。此外，本公开说明书不涉及晶体管并仅稍涉及门电路知识层次，这是由于这些实现电子电路的知识被认为是公知技术。
至于同步电路，对任意信息交换电路求出测试的问题是一个复杂的问题：增加问题的数量(例如通道数)使得解决方法(例如样式)的数目指数扩大。在同步扫描测试处理中，通过在测试期间控制和观测内部点；这种解决办法减少了测试的复杂程度。这需要在每个点有附加的硬件，从而影响了性能。通过审慎地选择内部点可以调整测试成本和工作性能。最后获得的电路有两种工作模式：用于初始动作的标准模式和测试模式。对信息交换电路的测试处理有某些相似之处。
因为对信息交换电路进行测试的关键是与通道有关的通信特性，可控制性和可观测性。为了测试独立于其环境的信息交换电路，通过在中介通道中插入可测试性信息交换组件建立一个用于测试的附加的接口。
首先，图1示出了依据本发明的一个可测试电路。电路100有四个功能组件102至108。为简便起见，不讨论它们与本发明无关的功能特性。这些功能组件异步操作并通过信息交换通道110至116互联，每个通道具有一个插入中继点/中断开关对，以下将详细讨论。在某些条件下，一个通道仅有一个或是中继点或是开关的单个测试组件，对此以下将作出解释。在图中，各对是由块120至126代表的，这些块，若在需要时与测试控制块128双向通信。电路100沿通道130、132与外部电路(为简便起见未示出)通信以完成它的标准功能。在电路100与外部环境之间的边界由虚拟功能组件142、144代表，它们不附加另外的功能。在功能组件106、108和它们各自配对的虚拟组件之间的通道130、132分别有一个插入中继点/中断开关对134、136。在图中，外部通道146、148也分别有其插入中继点/中断开关对138、140，这两个对不与测试控制块128通信。为简便起见，它们自己的测试控制块未示出。测试控制块128从外部环境(测试仪器)接收组合测试信号。此信号可以是有所需的测试初始化、测试样式、预期结果样式和任何其它必要的控制。这种控制能够指示哪些测试或部分测试应被执行并按哪些顺序从整体测试信号导出测试样式、将结果样式组合成一个整体结果信号的命令、结果样式的预处理控制，例如与一预期结果相比较，以及各种其它事项。
图2示出了由通道C互联的两个电路A和P。电路A通过其有源端口(由实心点示出)连于通道，电路P类似地通过其无源端口(由空心点示出)连于通道。若有数据，数据可从左向右传送或相反。有源/无源端口执行信息交换。注意，数据实际上可能在平行于示出的信息交换通道的一条分开的导线(光纤(fibre)、频率(frequency)、等等)上。此外，数据本身也可载送信息交换规约。通道内连于一集成电路内部或是互联两个集成电路。当然，任一功能组件可有任意数目的端口。图3示出在电路A、P之间的组件S(开关)和J(中继点)。开关S在其外连于通道的无源控制端口处受模式控制。中继点J则不需这种控制。在这种设置中，能够控制和观测由电路A起动和/或由电路P接受的通信动作。控制和观测均可通过在一插入中继点向第一通道插入第一测试信号群并在第二通道的断出开关处插入第二测试信号群来完成。但是，这种由S提供的观测和控制对电路A仅有一断出中断功能，从电路A的观点看中继点J可省略。类似地，从电路P的观点看，开关S可省略。
但是，采用如图2中所示结构的测试对于开关S和中继点J之间的中介通道没有效果。因而图4将开关和中继点相互交换位置。这样就构成一测试目的相同的组件对，就通道部分C而言，对于一个特定通道，在两种可测试结构之间的选择是由制造工艺过程中的故障分布、所要求的故障涉及范围以及相关联的测试简易性确定的。在下面我们主要集中在图4所示的结构上。线序列Ca、C、Cp代表在电路A和P之间的原始通道。在这个通道中，有一具有一通道内无源测试端口的中继点22，一个外连于该通道的无源测试端口，和一个通道内有源端口。在两个无源端口间的通信通过单一有源端口进行，必须不相重叠。此外，该通道有开关24，它有通道内无源端口、一外部无源模式控制端口、一通道内有源端口以及一外连于该通道的第二有源测试端口。在该通道上的信息交换通信是通过两个有源端口之一由模式来决定。所以在测试中通道Ca、C、Cp的所有部分是可控的和可观测的。中继点可用于激励通信(插入)，开关用于截断通信(中断)。若在Ct a和Ct p上的测试事件分别与Ca和Cp上的相同，则Ct a和Ct p如同Ca和Cp那样具有对电路A和P的控制和观测能力。通常，通道内通信和它们的测试对照部之间的关连性弱于等同性已足以获得这些相同的能力。
关于测试的产生，应注意到适用于基本组件的测试也可用于如图4所示结构中相同组件，倘若我们用测试对照部取代通道通信且一开始就在测试模式中设置相应开关的话。在类似图4的结构中，部分测试涉及通过形成部分外设的开关的信号。因而这些开关在标准模式下受控制。这个过程深化后可被应用于更基本的测试规则级次中。
从对可测试组件本身的测试可概括出，以上测试过程通过连续将其应用于电路中所有的基本组件，一般容易地扩展到信息交换电路。实际上，只要不一致的模式或通信不同时出现，任何局部测试过程的组合都可应用。
在测试中，可测试组件在测试和标准模式之间轮流更迭。以这样一种方式设计是可能的，即该组件在信息交换电路的测试中的作用是自诊断的：通过测试初始电路，可自动地对可测性增强(enhancement)为目的的整个电路组织测试。
图5示出一序列发生器信息交换组件的电子电路，参看引用的美国专利5,005,136。它沿三个通道a(a0，a1)、b(b0，b1)、c(c0，c1)执行无屏蔽信息交换，每个所述通道由两条如图示的实际单向导线组成。内部，有两个“与”门28、30，每个门有一个以空心圆圈示出的反相输入端。最后，给出了一个所谓的Muller C器件32。该器件有一个在图中两处示出(w)的输出并可有任意数目的输入。它的输出仅当所有输入值均与现行输出值相反时才变化，否则该输出保持不变。图6列出了当在环境中工作时相继稳定态的组合；当沿通道a激发时，分别沿b0，随后沿c0通信一次。
图7示出了稍复杂电路的测试手段的全部设置。所示出的是一个相应图5装置的序列发生器34，和一个无条件在任一个无源端口上激励的任何通信指向其仅有的有源端口的混合器36。该图示出了依照本发明可测性增强法大大地增加了外部通道数目。这对仅有24个外部通道的集成电路可能是个问题。测试过程的部分集成以附加硬件为代价能将附加的外部通道数目减至仅剩少数几个。象可测试组件一样，这样的硬件在信息交换电路的测试中可有自诊断作用。测试过程的完全集成化给带有“内装自测试”的电路提供了同步等效，仅在电路边界处的外部通道仍被单独测试。具有单独的“边界测试”的可能性使对电路与其环境间的接口的测试变得容易了。
图8给出了沿一个在两集成电路A和P之间的互联通道C的中继点和开关的可能结构，例如沿图1中的通道130/146。所选用的路径在互联测试期间由虚线标出。除互联通道C外，不涉及两电路的其它部分。
在可测试性设计中，通过采用大些或小些的信息交换组件结构作为基本组件可改变测试效果和成本。通常，这样的基本组件是一组不包括图4设施的电子电路。
在本发明的范围之内，对于上述用于测试的电路课题有许多可替代的解决方法。采用将原始信息交换组件与插入/中断组件结合起来的组合结构通常是有利的：因为中介通道是多余的，故最终的电路比并置结构要小且速度快。另外，其与测试过程或器件的组合可显著减少测试难题。
●信息交换电路初始化相当于使所有外部输入导线处于低位和等待适当时间以便该电路进入稳定态，该稳定态是一正确功能电路的起始态。设定时间可从电路算出。这样，外设获知当所有外部导线在低位至少维持预定时间之时，该电路名义上处于起始态。
通道以单向导线点对点连接。每个通道的通信激励是设定的。一个同步通道a有两条线：从有源端口至无源端口的a0和从无源端口至有源端口的a1。一数据通道有一条数据在其上被请求(requested)或确认(ackknowledged)的单个同步线和一组数据在其上通信的导线。数据通信是单向的且以双轨(in dual rail)编码，亦即每位b有两条线，b0、b1分别代表“零”值和“一”值。这种通道执行过程的流图在图9a至c中给出。
区分下述通信事件：
置同步导线w：w↑
复原同步导线w：w↓
置数据d：对数据线集d的所有数据位b置b0↑或b1↑；简化符号：d↑或d↑v，若v是有关的数据值
复原数据：对数据线集d的所有数据位b置b0↓或b1↓；简化符号d↓或d↓v，若v为有关的初始数据值
相应的完备准则预期化：
当w＝1时完成w↑
当w＝0时完成w↓
当对d中所有数据位b来说b0＝1或b1＝1，但不同为1时，完成d↑
(d↑v)
当d中所有数据位b中，b0＝1且b1＝1，完成d↓(d↓v)
●通信被编排为4相信息交换，这时数据和同步线分别置位和复位为：
a0↑；a1↑；a0↓；a1↓
在这里，分号“；”分别表示在预先确定和随后确定的信号之间的顺序排列。此外，若a是数据通道，则或是a0为同步线，a1为数据收集线，或是相反(参看图9)。
以下程序结构用于确定以上事件在信息交换电路各端口的动作。令E在算术表达和上级(over)端口名称范围内变化。我们采用上角标表示在端口处一事件系列的起动是内部(.·＝有源)或是外部(.°＝无源)：
●a↑°是a0 ；a1↑的简记符，a↓°是a0↓；a1↓的简记符，此处是环境起动。同样也适用于a↑°？x，a↓°？x，a↑°！E和a↓°！E。
●a↑·是a0↑；a1↑的简记符，a↓·是a0↓；a1↓的简记符，此处是内部起动。同样也适用于a↑·？x，a↓·？x，a↑·！E及a↓·！E。
构成现动作P0和P1的方式有几种。我们这里采用算符(以递减优先级次)′*′，′：′，′；′，′｜′，′□′，′‖′，如下所定义。通常地，括号对′(.)′和′[.]′用以从优先级退出并表明句法结构。
●顺序组合P0；P1：先P0然后P1。
●a°是a↑°；a↓°的简记符，a°？x是a↑°？x；a↓°？x的简记符。对a°？x，a°！E，a·，a·？x和a·！E也一样。
●无限重复*P0：无限次的P0
●平行组合P0‖P1意指P0和P1处于平行
●a↑°：P0表示a0↑；P0；a1↑，以及a↑°：P0表示a0↓；P0；a1↓，这里对a的起动是外部的
●a↑·：P0表示a0↑；(P0‖a1↑)，此处是内部启动。
●外部非决定论(nondeterminism)P0｜P1：P0或是P1，由外设选择。
内部非决定论E0→P0□E1→P1：P0还是P1，取决于相应的布尔表达式E0和E1的有效性。
一个T型内部变量x表示为x：varT。变量表示由符号′&′分隔开。T型数据的无源端口对输入表示为a°？T，对输出表示为a°！T。T型数据的有源端口对输入表示为a·？T，对输出表示为a·！T。同步端口a对无源表示为a°，若是有源的则表示为a·。端口表示由符号′，′分隔，基本信息交换组件的程序结构的组成是：
(端口表示).〖I变量表示｜P0〗或，无内部变量表示：
(端口表示).P0
图10a至d给出了四个基本信息交换组件的插入图：序列发生器(a)，多路转换器(b)，重复发生器(c)，和变量d。
●图10a中的序列发生器SEQ(a°，b·，c·)当沿a激励时，分别顺次沿b和c通信。关于通信事件的说明是：
SEQ.(a°，b·，c·)＝
(a°，b·，c·)·*[a↑°：(b·；c↑·)；a↓°：c↓·]
●图10b中的多路转换器MIX(b°，c°，d·)沿d和c与d通信：
MIX.(b°，c°，d·)＝
(b°，c°，d°)·*[b↑°：d↑·；b↓°：d↓·
｜c↑°：d↑·；c↓°：d↓·
]
●图10c中重复发生器REP.(a°，b·)，一旦其沿a被激励，则沿b重复通信：
REP.(a°，b·)＝
(a°，b·).a↑°：*[b·]
●图10d中的单读、单写一位变量VAR(1，1)、(a°，b°)存储了沿a输入的最后一位值并响应请求沿b送出：
VAR(1，1)·(a°，b°)＝
(a°！1，b°？1)
[[x：var l
|*[a°？x|b°！x]
]]
图11将序列发生器和多路转换器组合为一复制器。对沿a的每次通信激发了沿d启动两次通信。
至于同步电路，对已装配的电路的校正准则基于故障模式。在信息交换电路的故障模式中，故障与误通信有关、例如不能传送某些值或完成通信(死锁)。以下将集中讨论死锁(deadlock)。对有双轨数据传送的4相信息交换，死锁相当于不能对某些通道线置位或复位。死锁还包括图5所示的内部导线故障。预期的动作是：
*[a0↑°；b0↑·；b1↑°；w↑；b0↓·；b1↓°；c0↑·；c1↑°；a1↑·；a0↓°；w↓；c0↓·；c1↓°；
a1↓·]参看SEQ(a°，b·，c·).内部通道w的置位和复位继之以某个外部事件：由b0↓引起w↑，和由c0↓引起w↓。若两内部事件之一不能使用，例如w上的粘结(stuck-at)故障结果，则外部事件a1↓也不能使用，从而引起在通道a上的死锁。
图12示出了一基本组件REP.(a°，b·)的具体电路，亦见于美国专利申请5,005,136。它示出了前已表述过的事件：无事件a1↑，结果测算所需的起动及测试a0↓。
图13给出了基本组件VAR(1，1)、(a°，b°)的具体电路，依照荷兰专利申请9000544，对应于美国申请659,805，在此引为参考。通过将0值存入变量并随后读出它，可对线a00，a1，b0，b10测试0/1粘结(stuck-at-0/1)故障，对线q0测试1粘结，对q1测试0粘结。存储1值并随后读出，则测试a01、b11的0/1粘结故障，q0的0粘结及q1的1粘结。通过顺序执行这两个步骤从而获得完整的测试。作为双轨编码的结果，不需对照存储的值校验接收的值。给定了以上的测试模式，以下测试适于测试图10中的基本组件：
●适于SEQ.(a°，b·，c·)的测试组合包含具有单个测试规则的单个测试，表示为：
a↑·：(b°；c↑°)；a↓·：c↓°
●适于MIX.(b°，c°，d·)的测试组合包含有两个测试规则的单个测试：
b↑·：d↑°；b↓·：d↓°和c·：d↑°；c↓·，d↓°
●适于REP.(a°.b·)的测试组合包含无限数目的单元素集合测试，例如testn(n＞0)完成沿b的通信。
testn＝a↑·：(b°)n；置初值
●适于变量的测试组合包含有两个测试规则的单个测试：
a·！0；b·？y和a·!1；b·？y为简便起见，通过给出它的单个元素我们以下定义一单元素集合测试。
对双轨数据编码电路而言，对数据输出的置位和复位进行测试就够了，不象单轨数据编码电路，此处这些值也同样是重要的。对同步本身来说，对同步线的置位和复位进行测试也已足够。从而用于插入和中断的测试接口因此比标准接口简单些(参见作为图4最优方案的图14)。此处，实线箭头限定组件A的测试轨线，虚线箭头限定组件P的测试轨线。
插入同步通道是由以下类型的中继点完成的：
JUNCTION(-，-)·(ps°，pt°，p·)＝
(ps°，pt°，p·).
*[ps↑°：p↑·；ps↓°p↓·
｜pt↑°：p↑·；pt↓°：p↓·
]
注意，多路转换器MIX.(Ps°，Pt°，P·)与这个表示式相匹配。
用于插入有W位数据输入通道的中继点表示为：
JUNCTION(？，W)·(ps°，pt°，p·)＝
(ps°？W，pt°？W，p·！W).
[[x：var W
|*[ps↑°？x：p↑·!x；ps↓°？x：p↓·！x
｜pt↑°？x：p↑·！x；pt↓°？x：p↓·！x
]
]]
用于插入有W位数据输出通道的中继点、JUNCTION(！，W)·(ps°，pt°，p·)表示为：
JUNCTION(！，w)·(ps°，pt°，p·)＝
(ps°！W，pt°，p·？W).
[[、：var W
｜*[ps↑°！x：p↑·？x；ps↓°！x：p↓·？x
｜pt↑°：p↑·？x；pt↓°：p↓·？x
]
 ]]
●中断组件中的操作模式是由布尔端口am和一个内部布尔变量t控制的：“false”表示标准模式，“true”表示非标准或测试模式。同步通道的中断开关表示为：
SWITCH(-，-)·(as ·，at ·am°，a°)＝
(as ·，at ·，am°？bool，a°)
    [[t：var bool
｜*[am°？t
｜a↑°：[t→as↑·□t→skip]；
｜a↓°：[t→as↓·□t→skip]
]
]]
用于有W位输入通道中断的开关表示为：
SWITCH(？，w)·(as ·，at ·，am°，a°)＝
(a·？W，at ·？W，am°？bool，a°！W).
[[t：var bool
＆x：var W
｜*[am°？t
｜a↑°！X：[t→as↑·？X□t→at↑·？X]；
a↓°！X：[t→as↓·？X□t→at↓·？]
]
]]
用于W位数据输出通道中断的开关表示为：
SWITCH(！，W)·(as ·，am°，a°)＝
(as ·？W，at ·？W，am°？bool，a°？W).
[[t：var bool
＆x：var W
｜*[am°？t
｜a↑°！x：[t→as↑·！W□t→skip]；
a↓°！x：[t→as↓·！W□t→skip]
]
]]
图15给出了用基本组件SEQ.(a°，b·，c·)和MIX.(b°，c°，d·)组成的复制器是图7的对应图，具有符号0的端口是部分环境的测试接口，具有符号1的端口形成SEQ.(a°，b·，c·)的测试接口。那些具有符号2的端口形成MIX.(b°，c°，d·)的测试接口。
图16给出了相应于VAR(1，1).(a°，b°)，有数据中继点和开关的对照图。
在图15构造中SEQ.(a°，b·，c·)的可能的测试对照物为：
(am (0)·！false‖bm (1)·！true‖cm (1)·！true)；at (1)·
图15构造中MIX.(b°，c°，d·)的可能的测试对照物为：
(bm (1)·！false‖cm (1)·！false‖dm (2)·！true)；bt (2)·；ct (2)·
对图15整个复制器的测试包括了边界，即通道as和ds测试。一可能的边界测试为：
(am (0)·！true ‖dm (2)·！false)；(as ·‖(dt (0)↑·：ds↑°；dt↓·：ds↓°))
有几种将这些组合成对整个复制器测试的可能性。
连续测试组件的一个例子为：
(am (0)·！false‖bm (1)·！true‖cm (1)·！true)；at (1)·；
(bm (1)·！false‖cm (1)·！false‖dm (2)·！true)；bt (2)·；ct (2)·；
(am (0)·！true‖dm (2)·！false)；(as ·‖(dt (0)↑·：ds↑°；dt (0)↓·：ds↓°))
●这些测试交错的一个例子为：
(bm (1)·！false‖cm (1)·！true‖dm (2)·！true)；bt (2)·；
(am (0)·！false‖bm (1)·！true)；at (1)·；
cm (1)·！false；ct (2)·；
(am (0)·！true‖dm (2)·！false)；(as ·‖(dt (0)↑·：ds↑°；dt (0)↓·：ds↓°))注意，在这些测试期间，所有中继点的动作覆盖了对MIX.(.°，.°，.·)给定的规则：中继点完成自诊断任务。这也对开关适用。
测试在一同样增强结构中有数据的信息交换组件是类似的。对基本信息交换组件VAR(1，1).(a°，b°)的测试在图16中举例为：
(am (0)！false‖bm (0)！false)；at (1)·！0；bt (1)·；at (0)·！1；bt (1)·
用图17a、b示出，测试的应用和效能成本可通过审慎选择供可测试性增强的内部点来改变。如图17a所示，无可测试性增强模式时在n复制器链中的测试事件数目为0(2n＋1)。可测试性措施(provision)的插入(见图17b)使链长减半，测试事件显著地指数衰减至
Figure C9310152900271
图18a中示出另一个解决方法，此处一新的基本组件MIX.t(m°，b°，c°，d·)代替了MIX.(b°，c°，d·)。该新组件是原组件与通道c中断开关的组合(参见图18b)。其动作如下：
MIXt(m°，b°，c°，d·)＝
(m°？bool，b°，c°，d·).
[[t：var bool
｜&[m°？t
|b↑°：d↑；b↓°：d↑·
｜c↑°：[t→d↑·□t→skip]
c↓°：[t→d↓·□t→skip]
]
]]复制器中与SEQ.(a°，b·，c·)·组件良好联系的MIXt.(m°，b°，c°，d·)的一个可能测试为：
m·！true；b↑·：d↑°；b↓·：d↓°；c·；m·！false这使得以下对图18a中的整个链的测试生效：
(m1 ·！true‖…‖mn ·！true)a↑·：d°；a↓·；(m1 ·！false‖…‖mn ·！false)相应的测试事件数目为0(n)。
因为测试语言与编程语言相近似，测试的自动(部分)集成可由程序编译器完成。例如，若
(m1 ·！true‖…‖mn ·！true).(m1 ·！false‖…‖mn ·！false)成立，则附加的外部通道数目可减至2个：m和s。电路测试减至：
(s·‖m·！true；a↑·：d°；a↓·；(s·‖m·！false)但是要增加相应数量的电路。
一个具有同样优越性但不增添电路的可替代解决方法是采用单导线将电路置位于适当的操作模式(参见图19)。这里称为t的这根导线既是电路的外部输入又是其外部输出，并且连通全部具有一测试模式的基本组件。这可以这样做到：即在所有具有测试模式的信息交换组件中，t的输出侧的事件作为t的输入侧事件的确认信号：t输入侧的事件在t输出侧成为可观测的之后，余下的电路在设定的时间量过去之前置位于一适当的模式。
对于启动来说，设定用的时间量可从电路算出。从而t可设想为有两根导线的通道。这里我们用两相信息交换规约进行沿t通信，其中t＝1代表测试模式，t＝0代表操作的标准模式。具有测试模式的组件，其在测试中的动作不同于标准动作而稍作变化。MIX.t(t°，b°，c°，d·)的可能的表示给出如下：
MIXt.(t°，b°，c°，d·)＝
(t°，b°，c°，d·)
*[t↑°
｜t↓°
|b↑°：d↑·；b↓°：d↑·
｜c↑°：[t＝0→d↑·□t＝1→skip]
c↓°：[t＝0→d↓·□t＝1→skip]
]对整个链的测试为：
t↑·；a↑·：d°；a↓·；t↓·.

Claims (10)

1.一种测试电子电路的方法，该电子电路具有：
多个由信息交换信道互联的功能组件，每个信道分别由一有源端口和无源端口连至相应的功能组件，通信起始于该有源端口而在无源端口处于等待状态，
所述方法包括：
给一个或多个所述信道提供一个插入中继点和/或中继开关以形成一组测试组件，该组测试组件在测试以外的时间仅形成部分信道内信息交换，和
经由所述信道的第一个信道的插入中继点的无源端口插入第一测试信号，所述第一测试信号代表带有在所述第一信道上的无源端口的任一组件上在测试中用于第一信道的测试信号。
2.根据权利要求1的方法，特征在于在一加到所述开关的控制端口的外部控制信号的控制下，经由所述信道的第二个信道的中继开关的一有源外部信道端口，分别中断出作为带有在所述第一信道上的无源端口和在所述第二信道上的有源端口的任一组件上的以及在所述组件和所述测试组件之间的任一组上的在测试中用于所述第一和第二信道的测试信号的所述第一和第二测试信号。
3.如权利要求1或2的方法，特征在于，包括给至少一个信道提供一开关，该开关在其自己的测试信号过程中，在所述至少一个信道在测试模式下的信道内信号的断出过程，在所述至少一个信道在测试模式下的信道内信号的断出过程中受控制，同样也在非测试模式下为继续信道内信号过程而被控制。
4.如权利要求2的方法，特征在于，用以通过向所述电路提供一个包括组合控制信号的组合测试信号而在相应的功能组件上进行多个测试，从其中分离第一测试信号以插入到各个中继点上，也分离各外部控制信号以提供给各开关，还分离各第二测试信号以供从各开关中断出之用。
5.如权利要求1或2的方法，特征在于，用以测试所述具有多个集成电路的电子电路，这是通过在独立的集成电路间的边界上分配给跨越任一所述边界的任一信道以虚拟功能组件来进行，并因此在所述边界之一产生一个独立的信道以代表所述信息交换信道，并且通过在所述各独立信道上成对地插入和中断相应测试信号的方式来执行一个互联测试，上述信道是相联的所述虚拟功能组件连接的。
6.如权利要求1或2的方法的一个可测试的集成电路，并包括具有由信息交换信道互联的多个可测试功能组件，所述每个信道分别由一个有源通信激励端口和一个无源通信等待端口连于相应的功能组件；至少一部分所述信道被供以一个插入中继点或中断开关，由此而形成一组测试组件，这些测试组件在测试以外的时间仅形成部分信道内信息交换；任何所述的中继点，它们有用于已激励的信道内信息的第一无源信道端口和用于外部激励下测试通信的第二无源测试端口以及一个传送所有类型已激励信息的第一有源通端口；任何所述开关，它们有用于信道内已激励信息的第三无源信道端，用于在信道内传送这些已激励信息的第二有源信道端口和在至少一部分所述开关的每一个中用于这些已激励信息的附加信道传送的第三有源测试端口与用于对在所述第二有源信道端口和所述第三有源测试端口之间的传送进行选择的第四无源控制端口的结合；所述电路此外还有用于插入到带有所述外部已激励测试样式的任一所述第二无源测试端口上的测试控制装置。
7.根据权利要求6的一个集成电路，特征在于，其中至少一个信道包括共同构成测试组件对的中继点和开关，从而对所述至少一个信道完成插入和中断测试过程。
8.如权利要求6的一个集成电路，特征在于，包括一个连于虚拟功能组件以便附接于另外的集成电路，所述另外的信道被供以中继点和开关构成测试组件对。
9.如权利要求6的集成电路，特征在于，包括自测试方法以接收一个外部驱动信号，且有一个导出方法以从提供的包括控制信号的组合测试信号导出中继点和开关的各种基本测试信号和控制信号，以及接收并将各种基本结果信号组成一个供所述电路以外检查用的组合结果信号。
10.如权利要求6的集成电路，特征在于，其中至少一个中继点有一个与一些信道式邻接组件公用的电子部分，且其中至少一个开关有一个与一些信道式邻接组件公用的电子部分。
CN93101529A 1992-02-18 1993-02-15 用于测试电子电路的方法和根据该方法的可测试集成电路 Expired - Fee Related CN1082302C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92200455.1 1992-02-18
EP92200455 1992-02-18

Publications (2)

Publication Number Publication Date
CN1080447A CN1080447A (zh) 1994-01-05
CN1082302C true CN1082302C (zh) 2002-04-03

Family

ID=8210432

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93101529A Expired - Fee Related CN1082302C (zh) 1992-02-18 1993-02-15 用于测试电子电路的方法和根据该方法的可测试集成电路

Country Status (9)

Country Link
US (1) US5590275A (zh)
EP (1) EP0556894B1 (zh)
JP (1) JPH0666894A (zh)
KR (1) KR100284626B1 (zh)
CN (1) CN1082302C (zh)
BR (1) BR9300579A (zh)
CZ (1) CZ383292A3 (zh)
DE (1) DE69315364T2 (zh)
SG (1) SG44012A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1060304C (zh) * 1996-01-25 2001-01-03 深圳市华为技术有限公司 程控交换设备的整机测试装置和方法
US5898886A (en) * 1996-11-19 1999-04-27 Advanced Micro Devices, Inc. Multimedia devices in computer system that selectively employ a communications protocol by determining the presence of the quaternary interface
US6199182B1 (en) * 1997-03-27 2001-03-06 Texas Instruments Incorporated Probeless testing of pad buffers on wafer
DE69822694T2 (de) 1997-04-25 2004-08-12 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zum prüfgerechten Entwurf, Verfahren zur Prüfsequenzerzeugung und integrierte Halbleiterschaltung
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
JP5213982B2 (ja) * 2011-03-30 2013-06-19 アンリツ株式会社 移動体通信端末試験システム、解析方法、及び解析プログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2148049A (en) * 1983-10-14 1985-05-22 Multi Arc Vacuum Syst Physical vapor deposition apparatus
EP0434137A2 (en) * 1989-12-19 1991-06-26 Koninklijke Philips Electronics N.V. System for partitioning and testing submodule circuits of an integrated circuit

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494066A (en) * 1981-07-02 1985-01-15 International Business Machines Corporation Method of electrically testing a packaging structure having n interconnected integrated circuit chips
NL8303536A (nl) * 1983-10-14 1985-05-01 Philips Nv Geintegreerde schakeling op grote schaal welke verdeeld is in isochrone gebieden, werkwijze voor het machinaal ontwerpen van zo een geintegreerde schakeling, en werkwijze voor het machinaal testen van zo een geintegreerde schakeling.
US5005136A (en) * 1988-02-16 1991-04-02 U.S. Philips Corporation Silicon-compiler method and arrangement
DE3886038T2 (de) * 1988-07-13 1994-05-19 Philips Nv Speichergerät, das einen zur Ausführung einer Selbstprüfung adaptierten statischen RAM-Speicher enthält und integrierte Schaltung, die als eingebauten statischen RAM-Speicher ein solches Gerät enthält.
NL8900151A (nl) * 1989-01-23 1990-08-16 Philips Nv Werkwijze voor het testen van een schakeling, alsmede schakeling geschikt voor een dergelijke werkwijze.
US5043986A (en) * 1989-05-18 1991-08-27 At&T Bell Laboratories Method and integrated circuit adapted for partial scan testability
US5079696A (en) * 1989-09-11 1992-01-07 Sun Microsystems, Inc. Apparatus for read handshake in high-speed asynchronous bus interface
US5132974A (en) * 1989-10-24 1992-07-21 Silc Technologies, Inc. Method and apparatus for designing integrated circuits for testability
US5119480A (en) * 1989-11-13 1992-06-02 International Business Machines Corporation Bus master interface circuit with transparent preemption of a data transfer operation
NL9000544A (nl) * 1990-03-09 1991-10-01 Philips Nv Schrijf-erkenningscircuit bevattende schrijfdetector en bistabiel element voor vier-fase hand-shake signalering.
JP2627464B2 (ja) * 1990-03-29 1997-07-09 三菱電機株式会社 集積回路装置
US5166604A (en) * 1990-11-13 1992-11-24 Altera Corporation Methods and apparatus for facilitating scan testing of asynchronous logic circuitry

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2148049A (en) * 1983-10-14 1985-05-22 Multi Arc Vacuum Syst Physical vapor deposition apparatus
EP0434137A2 (en) * 1989-12-19 1991-06-26 Koninklijke Philips Electronics N.V. System for partitioning and testing submodule circuits of an integrated circuit

Also Published As

Publication number Publication date
SG44012A1 (en) 1997-11-14
DE69315364D1 (de) 1998-01-08
EP0556894A1 (en) 1993-08-25
EP0556894B1 (en) 1997-11-26
KR100284626B1 (ko) 2001-03-15
US5590275A (en) 1996-12-31
JPH0666894A (ja) 1994-03-11
CN1080447A (zh) 1994-01-05
BR9300579A (pt) 1993-08-24
KR930018280A (ko) 1993-09-21
CZ383292A3 (en) 1994-03-16
DE69315364T2 (de) 1998-05-28

Similar Documents

Publication Publication Date Title
TWI447415B (zh) 用於可組態掃描架構的測試設計優化器
US11921159B2 (en) Compressed scan chain diagnosis by internal chain observation, processes, circuits, devices and systems
TWI428620B (zh) 用於積體電路測試之低功率及區域有效掃描單元
TWI343482B (en) Wireless no-touch testing of integrated circuits
KR100919942B1 (ko) 진단 프로그램, 교체 프로그램, 시험 장치, 및 진단 방법
TWI232951B (en) Electronic device having increased debug functionality
CN1082302C (zh) 用于测试电子电路的方法和根据该方法的可测试集成电路
CN1841076A (zh) 远程集成电路测试方法和装置
US7231570B2 (en) Method and apparatus for multi-level scan compression
CN102495362B (zh) 合成传输器和压实工具以测试基于扫描的集成电路的方法
US20100192030A1 (en) Method and apparatus for implementing a hierarchical design-for-test solution
US7590905B2 (en) Method and apparatus for pipelined scan compression
TW200424842A (en) Method and apparatus for testing embedded cores
CN1264081A (zh) 将生产测试接口接至全局串行总线的方法和装置
US20040017219A1 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
CN1405886A (zh) 半导体器件
CN1853133A (zh) 检查方法、半导体器件和显示装置
CN1503185A (zh) 医疗用图像处理系统和方法
CN1737598A (zh) 用于配置在线测试的自动化调试的方法和装置
CN1284055C (zh) 状态指示检测装置和方法
US6334198B1 (en) Method and arrangement for controlling multiply-activated test access port control modules
CN1748153A (zh) 边界扫描控制器、半导体装置、半导体装置的半导体电路芯片识别方法及其控制方法
JP2002311090A (ja) 半導体集積回路およびテスト用ボード
CN1266481C (zh) 用于半导体集成电路的故障检测方法
US8615693B2 (en) Scan test circuitry comprising scan cells with multiple scan inputs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020403

Termination date: 20100215