CN1853133A - 检查方法、半导体器件和显示装置 - Google Patents

Abstract

有可能有效地检查液晶显示装置中的数据线和栅极线的线故障。根据液晶显示装置的半导体衬底的线布局结构配置用于检查的逻辑电路。此逻辑电路的输入端连接到数据线的端部。在执行检查时，将对应于预定逻辑值的检查驱动信号施加到数据线，并且在此获得的逻辑电路的输出用来判断数据线的故障。这意味着能够用从逻辑电路输出的逻辑值即二进制值的状态来判断数据线的故障。此外，这种结构适于栅极线。

Description

检查方法、半导体器件和显示装置

技术领域

本发明涉及用于像素驱动单元布置在矩阵中的半导体衬底的测试方法、包括与此测试方法一致的半导体衬底的半导体器件以及包括这种半导体器件的显示装置。

背景技术

采用有源矩阵方法的液晶显示器已经广泛用于液晶投影仪装置、液晶显示装置等等。

众所周知，这种有源矩阵液晶显示器是通过在例如半导体衬底上将像素单元驱动电路布置在矩阵中而形成的，其中各个像素单元驱动电路包括由例如MOS晶体管构造的像素开关和连接到像素开关的像素电容器。

具体地说，多条扫瞄线(栅极线)沿水平(行)方向排列，而多条数据线沿垂直(列)方向排列。像素单元驱动电路连接到对应于这些栅极线和数据线之间交叉点的位置。另外，其上具有公共电极的相对衬底配置为面对半导体衬底，并且液晶封装在半导体衬底和相对衬底之间。液晶显示器形成为具有上述结构。

下面将对驱动这种液晶显示器以显示图像进行简单的描述。

对于沿水平方向排列的栅极线，某一电平的电压以一个水平扫描周期为基础顺序地施加到其上。也就是说，顺序地扫描栅极线。这时，栅压施加到连接到所扫描栅极线的多个像素开关(MOS晶体管)的栅极，并且因此这些像素开关进入接通状态。与此同步，在一个水平扫描周期驱动数据线。也就是说，将取决于数据的电压施加到数据线。在此电压施加过程中，一般地，数据顺序地应用到数据线，即，数据线由所谓的点顺序驱动方法驱动。

这样施加的数据经如上所述接通的像素开关在像素电容器中累积为电荷。也就是说，数据被写入一条水平线的像素单元中。在这样写入数据时，在像素电容器中累积的电荷和施加到相对电极的公共电压之间出现电位差。此电位差激励像素电容器和相对电极之间包围的液晶。也就是，执行像素单元的驱动。

这种对应于一条栅极线的像素单元的驱动在每次顺序地扫描各条栅极线时执行，由此导致显示例如一个屏幕的图像。

一般地，液晶显示器的显示驱动用这样的方式执行，以避免由于直流电压的施加导致的液晶退化。作为避免退化的AC驱动方法之一，极性变换驱动是已知的，其中根据公共电压，像素数据在正侧和负侧之间变换。采用不同定时的极性变换的方法实例包括：帧变换方法，用于以帧为基础变换极性；线变换方法，用于以水平线为基础变换；以及点变换方法，用于以像素单元(点)为基础变换。

在包括在具有上述结构的液晶显示器的半导体衬底的制造工艺中，存在其中在栅极线和数据线中产生电路故障的情况。具体地说，存在这种可能性，即由于其与半导体衬底上别的互连断开以及短路的原因，存在栅极线和数据线不正常工作的情况。这种故障还称为线故障。根据线故障，可能导致液晶显示器的严重质量问题，例如存在线状的不显示部分。

因此，在液晶显示器的制造工艺中，对半导体衬底上的电路测试线故障的存在。

这个关于半导体衬底电路的线故障的测试例如按如下所述进行。

具体地说，假如半导体衬底电路以焊点电连接到栅极线和数据线的端部。随后，当某一电平的电压施加到要测试的栅极线和数据线时，探针直接接触上述的焊点，并且观察检测的电流。检测电流的电平根据栅极线和数据线的状态而变化，比如存在或不存在线故障。这样，可以判断存在还是不存在线故障。

然而近年来，考虑采用例如投影仪装置，更多地要求液晶显示器的小型化以及每单位面积像素数量的增加，以提高分辩率。但是，这样的小型化和像素数量增加可能导致相邻的栅极线和数据线之间的小距离。因此，在半导体衬底上很难保证用于配置对应于各个栅极线和数据线的焊点的空间，由此还有问题地使得难以实际执行上述测试。

因此，例如在专利文件1(日本专利公开No.2001-201765)中公开了一种方法。在此方法中，例如没有连接到驱动电路的数据线的端部共同连接到一端，然后连接到输入/输出端子。在输入/输出端子和用于提供视频信号的端子之间，从外部施加某一电平的电压。然后，观察由于电压施加的而流过端子的电流电平，从而确定线故障的存在。

然而，根据专利文件1中公开的发明，电流电平作为模拟值来测量。如果判断由此被假定根据模拟值的电流电平测量，则必须考虑由于模拟值的表示导致的测量误差，以便根据测量的电流电平准确地判断线故障等等。因此，测量电流电平的测试时间周期长，这导致难以有效地进展测试操作的问题。

为了缩短测试时间周期，可能可以例如总地检测所有数据线和栅极线的电流电平。但是在这种情况下，如果断路或短路仅仅存在于例如聚集的数据线和栅极线的一条线中，则反映线故障的电流电平变化相当小。因此，根据电流电平，很难准确地获得关于线故障的判断结果。因此在最后，数据线和栅极线必须通过例如顺序施加的电压来驱动。如上所述，在当前环境下，需要更有效地执行对液晶显示器等的半导体衬底上的线故障的测试。

发明内容

考虑到上述问题，本发明的一个方面提供以下方法作为半导体衬底的测试方法，其中像素单元驱动电路各包括像素开关和连接到像素开关并保持像素数据的像素电容器，像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点。

具体地说，本方法包括：测试驱动步骤，用于根据半导体衬底上的互连布局结构和/或测试项目选择两条或更多条数据线或者两条或更多条像素开关控制线，并向每条选择的数据线或每条选择的像素开关控制线施加测试驱动信号，该测试驱动信号的电平对应于所需逻辑值，并根据在逻辑运算步骤中执行的逻辑运算的运算表达式进行设置；以及逻辑运算步骤，用于作为逻辑值输入出现在选择的两条或更多条数据线中的每一条或者选择的两条或更多条像素开关控制线中的每一条中的电位输出，并按照根据布局结构和/或测试项目确定的运算表达式执行逻辑运算。

此外，本发明的一个实施例提供半导体器件，它在半导体衬底上包括：图像显示区，其中像素单元驱动电路各包括像素开关和连接到该像素开关并保持像素数据的像素电容器，像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；以及驱动部件，用于施加电平对应于所需逻辑值的测试驱动信号到两条或更多条数据线中的每一条或者两条或更多条像素开关控制线中的每一条。该电平根据逻辑运算部件执行的逻辑运算的运算表达式来设置。两条或更多条数据线或者两条或更多条像素开关控制线根据半导体衬底上的互连布局结构和/或测试项目来选择。半导体器件还包括逻辑运算部件，用于作为逻辑值输入由于施加测试驱动信号而出现在两条或更多条数据线或者两条或更多条像素开关控制线中的电位输出，并按照根据布局结构和/或测试项目确定的运算表达式执行逻辑运算，以便输出逻辑运算结果。

此外，本发明的一个实施例提供以下配置作为显示器。

具体地说，根据本发明实施例的显示器包括半导体衬底、具有配置为面对半导体衬底的公共电极的相对衬底以及配置在半导体衬底和相对衬底之间的液晶层。

半导体衬底包括：图像显示区，其中像素单元驱动电路各包括像素开关和连接到该像素开关并保持像素数据的像素电容器，像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；以及驱动部件，用于施加电平对应于所需逻辑值的测试驱动信号到两条或更多条数据线中的每一条或者两条或更多条像素开关控制线中的每一条。该电平根据逻辑运算部件执行的逻辑运算的运算表达式来设置。两条或更多条数据线或者两条或更多条像素开关控制线根据半导体衬底上的互连布局结构和/或测试项目来选择。半导体衬底还包括逻辑运算部件，用于作为逻辑值输入由于施加测试驱动信号而出现在两条或更多条数据线或者两条或更多条像素开关控制线中的电位输出，并根据基于布局结构和/或测试项目确定的运算表达式执行逻辑运算，以便输出逻辑运算结果。

按照本发明上述实施例，根据半导体衬底上互连布局结构和/或测试项目，从配置在半导体衬底上的数据线或像素开关控制线中选择适当的两条或更多条数据线或者两条或更多条像素开关控制线。

随后，根据布局结构和/或测试项目，将处于某些逻辑值的测试驱动信号施加到这些选择的两条或更多条数据线或者两条或更多条像素开关控制线，并对作为逻辑值出现在施加了测试驱动信号的各条数据线或像素开关控制线中的电位输出执行逻辑运算。逻辑运算的种类根据布局结构和/或测试项目确定。另外，逻辑运算结果根据施加了测试驱动信号的数据线或像素开关控制线的状态而变化，因此该结果能被用作测试的判断因素。

这样，在本发明中，作为测试的判断因素的检测输出不是由例如模拟电流电平的变化表示，而是由0和1(H，L)的二进制值表示，即由数字值表示。

另外，本发明的一个实施例提供以下方法作为半导体衬底的测试方法，其中像素单元驱动电路各包括像素开关和连接到像素开关并保持像素数据的像素电容器，像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点。

具体地说，所述方法包括：驱动步骤，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的数据线或像素开关控制线；以及比较步骤，用于对出现在由测试驱动信号驱动的数据线或像素开关控制线中的电位的输出电平和指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

此外，本发明的一个实施例提供半导体器件，它在半导体衬底上包括：图像显示区，其中像素单元驱动电路各包括像素开关和连接到该像素开关并保持像素数据的像素电容器，像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；驱动部件，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的数据线或像素开关控制线；以及比较部件，用于对出现在由测试驱动信号驱动的数据线或像素开关控制线中的电位的输出电平与指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

此外，本发明的一个实施例提供以下配置作为显示器。

根据本发明实施例的显示器包括半导体衬底、具有配置为面对半导体衬底的公共电极的相对衬底以及配置在半导体衬底和相对衬底之间的液晶层。

半导体衬底包括：驱动部件，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的数据线或像素开关控制线；以及比较部件，用于对出现在由测试驱动信号驱动的数据线或像素开关控制线中的电位的输出电平和指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

根据本发明的上述实施例，将具有所需电平的测试驱动信号施加到数据线或像素开关控制线，并且因此，根据线的状态，在数据线或像素开关控制线中出现电位变化。随后，由此获得的电位与基准电平之间的比较结果作为逻辑值输出。因此，作为比较结果输出的逻辑值表示取决于数据线或像素开关控制线的状态的变化，并因此能被用作测试的判断因素。

因此，也是在实施例中，作为测试判断因素的检测输出实现为数字值。

附图说明

图1是图解对本发明第一和第二实施例通用的液晶显示器的电路配置的图。

图2是示意性图解包括在一个实施例的液晶显示器中的半导体衬底上的互连布局结构实例的剖面图。

图3是图解根据第一实施例(第一实例)的液晶显示器的电路配置的图。

图4A到4D是根据第一实施例(第一实例)显示取决于数据线的线故障状态的测试驱动信号的逻辑值和来自逻辑电路的输出(逻辑值)之间关系的图。

图5是图解根据第一实施例(第二实例)的液晶显示器的电路配置的图。

图6A到6D是根据第一实施例(第二实例)显示取决于数据线的线故障状态的测试驱动信号的逻辑值和来自逻辑电路的输出(逻辑值)之间关系的图。

图7是图解根据第一实施例(第三实例)的液晶显示器的电路配置的图。

图8A到8L是根据第一实施例(第三实例)显示取决于数据线的线故障状态的测试驱动信号的逻辑值和来自逻辑电路的输出(逻辑值)之间关系的图。

图9是图解根据第一实施例(第四实例)的液晶显示器的电路配置的图。

图10是图解根据第一实施例(第五实例)的液晶显示器的电路配置的图。

图11是图解根据第二实施例(第一实例)的液晶显示器的电路配置的图。

图12是图解根据第二实施例(第二实例)的液晶显示器的电路配置的图。

具体实施方式

下面将描述用于实现本发明的最佳方式(以下也简单地称为实施例)。本实施例用作有源矩阵液晶显示器的实例，这种有源矩阵液晶显示器用于各种视频设备中，代表性的有例如液晶投影仪装置以及电子设备。

在下文，将作为本发明的实施例描述第一实施例和第二实施例。图1图解对第一和第二实施例通用的液晶显示器的电路配置实例。此图中显示的液晶显示器1的基本结构通过在半导体衬底上形成以例如布置在一个矩阵中的像素单元驱动电路为代表的至少必需的电路而构造的。另外，液晶显示器1具有如下结构：其上具有公共电极的相对衬底面对半导体衬底，并且在半导体衬底和相对衬底之间包围有液晶。

在本实施例中，由硅(Si)制成的衬底被用作半导体衬底。在这个半导体衬底上，像素单元驱动电路5布置在一个矩阵中。另外，形成在衬底上的是栅极线驱动电路2、数据线驱动电路3、数据线测试电路11和栅极线测试电路10。测试电路10和11在故障测试中可用于至少数据线和栅极线，稍后描述。

首先，形成在半导体衬底上的像素单元驱动电路5的电路配置将参考由图1中的虚线包围的区域进行描述。

如图所示，一个像素单元驱动电路5包括像素开关Smn、像素电容器Cmn和像素电极P22。

像素开关Smn具有例如作为FET(场效应晶体管)的结构。像素开关Smn的栅极(G)连接到栅极线Gm，并且它的漏极(D)连接到数据线Dn。每条栅极线和每条数据线也形成在半导体衬底上。

像素开关Smn的源极(S)连接到像素电容器Cmn的一端。在这种情况下，像素电容器Cmn的另一端连接到公共电极。像素开关的源极和像素电容器Cmn之间的连接节点连接到像素电极P22。

这样形成的像素单元驱动电路5沿行列方向布置在一个矩阵中，如图所示。在其上这样形成像素单元驱动电路5的半导体衬底上，各个像素单元驱动电路5的像素电极P排列在矩阵中并且暴露在外。

栅极线驱动电路2包括例如移位寄存器，并且在正常显示中，以每行(一条水平线)为基础沿垂直方向扫描栅极线。具体地说，栅极线驱动电路2在各个水平扫描周期输出脉冲扫描信号(扫描脉冲)，从而按栅极线Gm-1、Gm、Gm+1等的顺序扫瞄各条栅极线。当由于用例如栅极线驱动电路2扫描而驱动栅极线Gm时，栅压施加到连接到栅极线Gm的一行上像素开关(Smn-1、Smn和Smn+1)的栅极，因此这些像素开关(Smn-1、Smn和Smn+1)被接通。

数据线驱动电路3也是包括移位寄存器等的电路。数据线驱动电路3顺序地从外部移位一个水平线输入的数据，从而通过沿水平方向顺序扫描来驱动各条数据线Dn-1、Dn和Dn+1。

其上具有施加了公共电位Vcom的公共电极的相对衬底配置为面对这样形成的半导体衬底。此外，在半导体衬底和相对衬底之间包围液晶，从而形成液晶层4。以此方式构造本实施例的液晶显示器1。

下面将对这样形成的液晶显示器1的正常图像显示操作进行简单的描述。

例如，首先，栅极线驱动电路2根据移位寄存器的操作在各个水平扫描周期的定时时间对其输出进行移位，从而从第一行到最后一行顺序地扫瞄栅极线。

这样，在某一水平扫描周期中，栅压施加到例如栅极线Gm-1的行上的像素开关Sm-1n-1、Sm-1n和Sm-1n+1的栅极，这样就接通了这些像素开关。在随后的水平扫描周期中，尽管像素开关Sm-1n-1、Sm-1n和Sm-1n+1被断开，但是下一栅极线Gm的行上像素开关Smn-1、Smn和Smn+1被接通。随后，同样执行剩余栅极线的扫描。

另外，在如上所述扫描一条栅极线的时间周期中，从第一列到最后一列的数据线由于数据线驱动电路3中的移位寄存器的操作而被顺序驱动。在此，驱动数据线对应于根据像素数据从数据线驱动电路3向数据线输出电压值。

在此，假定一种情况，其中数据线Dn-1在例如扫描栅极线Gm的时间周期被驱动。在这种情况下，栅极连接到栅极线Gm的像素开关Smn-1、Smn和Smn+1处于接通状态。驱动数据线Dn-1允许根据施加到数据线Dn-1的电压(数据)的电荷累积在像素电容器Cmn-1中，其中像素电容器Cmn-1在栅极线Gm和数据线Dn-1之间的交叉点处经像素开关Smn-1的漏极和源极连接到像素开关Smn-1。根据所累积电荷量的电位出现在像素电容器Cmn-1的两端。也就是说，数据已经写入像素电容器Cmn-1。由于数据写入出现在像素电容器Cmn-1上的电位也产生在连接到同一像素开关Smn-1源极的像素电极P21中。

在经数据线Dn-1的数据写入完成之后，下一数据线Dn被驱动，同时保持写入到像素电容器Cmn-1的数据。在这种情况下，数据写入到在栅极线Gm和数据线Dn之间交叉点处连接到像素开关Smn的像素电容器Cmn，因此电位出现在像素电极P22中。

配置为面对像素电极P的是施加了电位Vcom的公共电极，在像素电极P和公共电极之间的是液晶层4。

如果如上所述根据数据的电位顺序出现在像素电极P21和P22中，则根据像素电极P21的电位和电位Vcom之间的电位差，像素电极P21和公共电极之间的液晶层4的液晶起反应，并且被激励。也就是说，顺序地执行像素单元的驱动。

当如上所述数据线驱动电路3对数据线的顺序驱动在栅极线Gm的扫描周期中进行，并且一条水平线的像素驱动完成时，栅极线驱动电路2结束扫瞄栅极线Gm，并扫描下一栅极线Gm-1。在栅极线Gm-1的扫描周期中，数据线驱动电路3同样顺序驱动数据线从而驱动一条水平线的像素。

对所有水平线中的每条水平线执行这种操作，从而完成对一个屏幕的数据写入。另外，对一个屏幕的数据写入就例如一个场的周期重复，这样做允许图像显示。

本实施例执行关于在形成在液晶显示器1的半导体衬底上的数据线和栅极线中是否存在所谓线故障的故障的测试。术语“线故障”表示诸如在数据线和栅极线中引起的断路或短路的故障。

从例如包括在图1所示的液晶显示器1中的半导体衬底的结构及其图像显示操作显而易见的是，如果线故障存在于数据线和栅极线中，则将出现严重问题，使得对具有故障的线的充分显示驱动是不可能的。执行对线故障的测试，以便排除这种故障产品。

在本实施例中，如图1所示，数据线测试电路11和栅极线测试电路10形成在液晶显示器1的半导体衬底上，以便测试数据线和栅极线中故障的存在。

如图所示，与连接到数据线驱动电路3的端部相对的数据线(…Dn-1、Dn、Dn+1…)的端部，连接到数据线测试电路11。同样，与连接到数据线驱动电路3的端部相对的栅极线(…Gm-1、Gm、Gm+1…)的端部，连接到栅极线测试电路10。

第一实施例将逻辑电路包括在数据线测试电路11和栅极线测试电路10中，以便测试线故障的存在。考虑获得线故障测试的恰当的判断结果，逻辑电路执行的逻辑运算的种类以及数据线或栅极线中的哪些线应该连接到逻辑电路，都应根据半导体衬底上的实际互连布局结构来确定。

图2图解作为图1所示液晶显示器1的半导体衬底上的互连布局结构的实例。此图作为剖面图图解了半导体衬底上的布局结构。为了简化描述，图2仅仅显示数据线的互连布局结构，而且省略了栅极线的互连布局结构。以下对测试配置的具体描述基于这些线具有此图所示互连布局的假定。

参考图2，两条数据线Dn和Dn+1在半导体衬底上的布局(排列)结构中配置为彼此邻近。屏蔽线20A和20B分别配置为邻近数据线Dn和Dn+1。屏蔽线20A和20B将数据线Dn和Dn+1与同一层上的其它互连屏蔽开。

此半导体衬底具有多个分层结构。光阻挡线21A配置在上层，面对数据线Dn和Dn+1，以及屏蔽线20A和20B。光阻挡线21B配置在下层。光阻挡线是设置用于防止来自上层侧的光进入下层的线结构。

一般诸如源电位或地电位的固定电位施加到屏蔽线和光阻挡线。

如果例如断路作为线故障存在于数据线(或栅极线)中，则断路点以外部分不被驱动，因此进入高阻状态。这样，给定电位由于电流漏泄、该部分和附近互连之间的耦合电容等原因而出现在该部分中，取决于周围的互连布局。另外，如果数据线(或栅极线)涉及与另外的邻近互连的短路作为线故障，则给定电位根据诸如短路互连的电位等条件出现。

也就是说，如果由断路或短路引起的线故障存在于数据线(或栅极线)中，则在假定例如确定了为测试施加的电压(测试驱动信号)电平的情况下，出现在数据线(或栅极线)中的电位取决于半导体衬底上周围数据线(或栅极线)的互连布局结构。注意，同样如上所述，术语“互连布局结构”指的是包含施加到互连的电位的条件的互连的物理布置。

在如此假定的情况下，可以导出如下原则：如果电平对应于逻辑值1和0(正逻辑中的(H，L))的电压例如作为测试驱动信号施加，则也能够根据线故障的存在和状态，从数据线(或栅极线)获得根据逻辑值H、L的检测输出。

根据此原则，第一实施例设置了以下配置从而实现测试。

图3显示第一实施例的第一实例，并且图解了数据线测试电路11的内部配置实例，用于测试作为线故障的数据线中断路的存在。

数据线测试电路11被假定图2中的布局结构，其中数据线Dn和Dn+1配置为彼此相邻。因此，根据此假定，所有数据线中这两条数据线Dn和Dn+1的端部连接到数据线测试电路11中的一个“与”门12。

这样，“与”门12将存在于数据线Dn和Dn+1远离数据线驱动电路3那端的电位作为逻辑值接收。然后，“与”门12对输入执行“与”逻辑运算，并从测试输出端17输出一个逻辑值作为运算结果。测试输出端17连接到例如图中未示出的测试装置的测试输入端。因此，例如测试操作员监视测试装置的指示，从而能够辨认作为来自“与”门12的输出的测试结果。

应该注意，尽管图中没有显示，但连接到不同于数据线Dn和Dn+1的数据线的多个逻辑电路形成在数据线测试电路11中。为了描述方便，附图仅仅图示了对应于数据线Dn和Dn+1的“与”门12。

在上述配置中，能够测试数据线Dn和Dn+1中断路的存在，如以下参考图4A到4D所描述的。

对图4A到4D的描述的前提在于，假设如下关于周围互连布局结构的事实预先已知。具体地说，当H电平电位施加到数据线Dn以驱动它时，如果数据线Dn处于没有断路的无故障状态，则数据线Dn直接用H电平驱动。因此，对应于H电平的电位出现在数据线Dn中。相反，如果数据线Dn具有断路，则在其中出现不对应于H电平的低电位。这个事实也同样适用于数据线Dn+1。

因此，在这个断路测试中，数据线驱动电路3同时向数据线Dn和Dn+1施加电平对应于H电平(逻辑值1)的电压，作为测试驱动信号。

在执行测试中，数据线驱动电路3执行不同于如上所述正常显示操作的信号施加操作。这个由数据线驱动电路3施加测试驱动信号以执行测试的操作应该由图中未示出的外部测试装置等控制。

图4A到4D显示测试驱动信号的逻辑值的模式、数据线Dn和Dn+1的状态(断路的存在)、到“与”门12的逻辑值输入(门输入)的相应模式以及相应“与”运算输出(门输出：从测试输出端17输出)之间的关系。

参考图4A，当H电平的测试驱动信号施加到数据线Dn和Dn+1并且数据线Dn和Dn+1都处于没有断路的无故障状态时，出现在数据线Dn和Dn+1的两个电位也都处于H电平。因此，从测试输出端17的门输出处于H电平。

参考图4B，当数据线Dn没有涉及断路但数据线Dn+1涉及断路时，对应于H电平的电位出现在数据线Dn中，并且对应于L电平的电位出现在数据线Dn+1中，而且这些电位输入到“与”门12。这样，从“与”门12的输出处于L电平。

参考图4C，同样，当数据线Dn涉及断路但数据线Dn+1没有涉及断路时，对应于L电平的电位出现在一条数据线Dn中，而对应于H电平的电位出现在另一数据线Dn+1，因此，来自对这些电位执行“与”操作的“与”门12的输出处于L电平。

参考图4D，当两条数据线Dn和Dn+1都涉及断路时，对应于L电平的电位出现在数据线Dn和Dn+1中。因此，同样在这种情况下，来自“与”门12的输出处于L电平。

照这样，根据图4A到4D显示的关系，如果从“与”门12输出H电平，则能够判断数据线Dn和Dn+1都不涉及断路。相反，如果输出L电平，则能够判断数据线Dn和Dn+1中至少一个涉及断路。

接下来，将对测试周围互连的这种电位设置的配置进行描述，与上述情况相反，由于其它互连的影响，对应于H电平的电位出现在具有断路的数据线Dn和Dn+1中，假定图2中的物理互连布局结构。

图5图解了用于这种情况的数据线测试电路11的配置实例，作为第一实施例的第二实例。图5中与图3中所示的相同部分给予了相同的附图标记，并且下面将不再描述。

如图5所示，在这种情况下，为数据线Dn和Dn+1提供“或非”门13代替“与”门12。具体地说，数据线Dn和Dn+1远离数据线驱动电路3的那端连接到“或非”门13的输入。因此，从测试输出端17输出“或非”门13的运算结果。

在此配置中，数据线驱动电路3同时向数据线Dn和Dn+1施加对应于L电平的信号，作为测试驱动信号。

图5的配置提供了图6A到6D所示的检测输出。

图6A对应于数据线Dn和Dn+1都处于没有断路的无故障状态的状态。在此，如上所述L电平的测试驱动信号施加到数据线Dn和Dn+1。如果数据线Dn和Dn+1都处于没有断路的无故障状态，则存在于这些数据线Dn和Dn+1的电位也对应于L电平。因此，在这种情况下，逻辑值(L，L)输入到“或非”门13，这导致H电平的运算输出。

下面参考图6B，当数据线Dn不涉及断路但数据线Dn+1涉及断路时，对应于L电平的电位出现在数据线Dn中，因为它直接由L电平驱动，而由于其它互连的影响，对应于H电平的电位出现在数据线Dn+1中，并且这些电位输入到“或非”门13。这样，来自“或非”门13的输出处于L电平。

参考图6C，当数据线Dn涉及断路但数据线Dn+1没有涉及断路时，对应于H电平的电位出现在数据线Dn中，而对应于L电平的电位直接出现在数据线Dn+1中，因此，来自对这些电位执行“或非”操作的“或非”门13的输出处于L电平。

参考图6D，当数据线Dn和Dn+1都涉及断路时，对应于H电平的电位出现在数据线Dn和Dn+1中。因此，同样在这种情况下，来自“或非”门13的输出处于L电平。

照这样，同样根据图6A到6D中所示的关系，如果从“或非”门13输出H电平，则能够判断数据线Dn和Dn+1都处于没有断路的无故障状态。相反，如果输出L电平，则能够判断数据线Dn和Dn+1中至少一个涉及断路。

如上所述，在第一实施例中，图3到4D所示的第一实例和图5到6D所示的第二实例具有用于执行对作为数据线中一类线故障的断路的测试的配置。在下面，将描述用于执行对作为数据线中另一类线故障的与另一互连短路的存在的测试的配置。

以下描述同样假定图2中的物理互连布局结构，并且显示为如何测试数据线Dn和Dn+1中短路的存在的实例。

在测试数据线Dn和Dn+1中存在短路时，需要考虑以下两种状态作为可能的短路状态：数据线Dn和Dn+1互相短路的状态；以及数据线Dn和Dn+1相互没有短路，但数据线Dn和Dn+1中至少一个与相邻的另一互连短路。对于这两种状态，都需要获得存在短路的准确判断结果。

作为考虑上述方面的结果，设计第一实施例的第三实例，如图7所示，在数据线测试电路11中包括EXOR(异或)门14，并将“异或”门14的输入与数据线Dn和Dn+1的端部相连。图7中与图3和5中相同的部分给予了相同的附图标记，并且下面将不再描述。

在此配置中，数据线驱动电路3分别向数据线Dn和Dn+1施加对应于(H，L)电平的测试驱动信号。除此之外，信号电平互换，以使(L，H)电平的测试驱动信号同样分别施加到数据线Dn和Dn+1。

图8A到8I显示此配置中测试驱动信号和检测输出之间的关系。

图SA到8F显示在具有组合模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1时的关系。图8G到8L显示在具有组合模式(L，H)电平的测试驱动信号施加到数据线Dn和Dn+1时的关系。图中彼此横向相邻的各对表，即图8A和8G、图8B和8H、图8C和8I、图8D和8J、图8E和8K以及图8F和8L，分别对应于数据线Dn和Dn+1的相同状态。

首先参考图8A，当具有组合模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1时，如果数据线Dn和Dn+1都不涉及短路并且因此没有故障，则数据线Dn和Dn+1直接由施加的测试驱动信号驱动。因此，对应于(H，L)电平的电位也分别出现在数据线Dn和Dn+1中，并且这些电位输入到“异或”门14，由此得到H电平的运算输出。

下面参考图8G，该图中数据线具有与图8A相同的无故障状态，测试驱动信号的电平模式改变，以使(L，H)电平的信号施加到数据线Dn和Dn+1。

在这种情况下，对应于(L，H)电平的电位分别出现在数据线Dn和Dn+1中。也就是说，相反的电位出现在各条数据线中。然后，电位输入到“异或”门14，因此运算输出处于H电平。

如上所述，如果数据线Dn和Dn+1都不涉及与另外互连的短路并且因此处于无故障状态，则即使当施加到数据线Dn和Dn+1的测试驱动信号的模式在(H，L)和(L，H)之间互换时，两个模式都导致来自“异或”门14的运算输出为H电平。

也就是说，当在测试中输入具有各个模式(H，L)和(L，H)的测试驱动信号并且来自“异或”门14的运算输出在两种模式下都处于H电平时，能够确定两条数据线Dn和Dn+1都没有故障。

下面参考图8B，在数据线Dn和Dn+1互相短路的状态下，当具有组合模式(H，L)的测试驱动信号施加到数据线Dn和Dn+1上时，对应于H和L电平中任一个的公共电位出现在数据线Dn和Dn+1中。也就是说，出现对应于相同逻辑值的电位，无论是H电平还是L电平。因此，来自“异或”门14的运算输出处于L电平。

下面参考图8H。在与图8B同样的、数据线Dn和Dn+1互相短路的状态下，测试驱动信号的组合模式改变，以便将具有模式(L，H)的信号施加到数据线Dn和Dn+1上。同样在这种情况下，类似于图8B，对应于H和L电平中任一个的公共电位出现在数据线Dn和Dn+1中，因此来自“异或”门14的运算输出处于L电平。

因此，如果数据线Dn和Dn+1互相短路，并且输入具有(H，L)和(L，H)各模式的测试驱动信号，则两种模式都导致来自“异或”门14的运算输出为L电平。

下面参考图8C，在数据线Dn处于没有短路的无故障状态但数据线Dn+1与另外的互连短路以致拉成H电平的状态下，具有组合模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1。

这时，H电平的电位出现在数据线Dn和Dn+1中。因此，在这种情况下，来自“异或”门14的运算输出处于L电平。

下面参考图8I。在类似于图8C的、数据线Dn和Dn+1互相短路的状态下，测试驱动信号的组合模式改变，以便将具有模式(L，H)的信号施加到数据线Dn和Dn+1上。

在这种情况下，对应于L电平的电位出现在数据线Dn中，因为它由L电平的测试驱动信号驱动。在数据线Dn+1中，出现与测试驱动信号的电平相同的H电平的电位。因此，尽管数据线Dn+1短路，但从“异或”门14获得H电平的运算输出，就像无故障数据线Dn和Dn+1的输出一样。

也就是说，如果数据线Dn无故障而数据线Dn+1短路并因此处于H电平，则从“异或”门14获得具有不同值的运算输出，即，在到数据线Dn和Dn+1的测试驱动信号的电平模式是(H，L)时输出处于L电平，并且在它是(L，H)时输出处于H电平。

下面参考图8D，在数据线Dn处于没有短路的无故障状态但数据线Dn+1与另外的互连短路以致拉成L电平的状态下，具有组合模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1。

这时，由于对应于H电平的电位出现在数据线Dn中且L电平的电位出现在Dn+1中，因此从“异或”门14获得H电平的运算输出。

相反，参考图8J，在类似于图8D的、数据线Dn无故障但数据线Dn+1短路以致被拉成L电平的状态下，具有组合模式(L，H)电平的测试驱动信号施加到数据线Dn和Dn+1上。在这种情况下，数据线Dn和Dn+1的电位都处于L电平，因此从“异或”门14获得的运算输出为L电平。

也就是说，如果数据线处于上述的故障状态，则从“异或”门14获得具有不同值的运算输出，即，在到数据线Dn和Dn+1的测试驱动信号的电平模式是(H，L)时输出为H电平，并且在它是(L，H)时为L电平。

下面参考图8E，在数据线Dn短路并因此处于H电平而数据线Dn+1没有故障时，具有逻辑模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1上。因此，输入具有与测试驱动信号相同的逻辑值模式的电位，并且因此来自“异或”门14的运算输出为H电平。

下面参考图8K，在与图8E相同的数据线状态下，具有组合模式(L，H)电平的测试驱动信号施加到数据线Dn和Dn+1上。在这种情况下，数据线Dn和Dn+1的电位都处于H电平，因此从“异或”门14获得的运算输出为L电平。

也就是说，同样对于这种故障状态，从“异或”门14获得具有不同值的运算输出，即，在到数据线Dn和Dn+1的测试驱动信号的电平模式是(H，L)时输出为H电平，并且在它是(L，H)时输出为L电平。

下面参考图8F，在数据线Dn短路并因此处于L电平而数据线Dn+1没有故障时，具有组合模式(H，L)电平的测试驱动信号施加到数据线Dn和Dn+1上。在这种情况下，(L，L)电平的电位输入到“异或”门14。因此，来自“异或”门14的运算输出为L电平。

下面参考图8L，在与图8F相同的数据线状态下，具有组合模式(L，H)电平的测试驱动信号施加到数据线Dn和Dn+1上。在这种情况下，数据线Dn的电位由于短路而处于L电平，而数据线Dn+1的电位处于H电平，因为它由测试驱动信号驱动。因此，从“异或”门14获得的运算输出为H电平。

因此，对于这种故障状态，从“异或”门14获得具有不同值的运算输出，即，在到数据线Dn和Dn+1的测试驱动信号的电平模式是(H，L)时输出为L电平，而当它是(L，H)时输出为H电平。

从以上参考图8A到8L的描述显而易见的是，通过向数据线Dn和Dn+1施加具有组合模式(H，L)/(H，L)电平的测试驱动信号，并且观察来自“异或”门14的运算输出的逻辑值模式，就能够了解数据线Dn和Dn+1有关短路的故障状态。

具体地说，如图8A和8G所示，仅当对于到数据线Dn和Dn+1的两个组合模式(H，L)/(H，L)电平的测试驱动信号，从“异或”门14获得H电平的运算输出时，才表示数据线Dn和Dn+1处于没有短路的无故障状态。

相反，当对于到数据线Dn和Dn+1的两个组合模式(H，L)/(H，L)电平的测试驱动信号，来自“异或”门14的运算输出不是H电平时，即当运算输出的模式是L/L、H/L或L/H时，表示在数据线Dn和Dn+1的至少一个中存在短路。

在来自“异或”门14的运算输出模式中，只有当数据线Dn和Dn+1互相短路时才得到模式L/L，如图8B和8H所示。因此，此模式的出现可以判断数据线Dn和Dn+1互相短路。

另外，如图8D和8J及图8E和8K所示，来自“异或”门14的运算输出的模式H/L可以判断故障状态是数据线Dn+1短路并因此处于L电平的状态，或者是数据线Dn短路并因此处于H电平的状态。

此外，如图8C和8I及图8F和8L所示，来自“异或”门14的运算输出的模式L/H可以判断故障状态是数据线Dn+1短路并因此处于H电平的状态，或者是数据线Dn短路并因此处于L电平的状态。

应该注意，参考图2到8L描述的测试配置同样以完全类似的方式适用于栅极线。

具体地说，根据半导体衬底上实际的互连布局结构选择栅极线，并且例如图3、5或7所示的数据线测试电路11内部的逻辑电路配置形成在栅极线测试电路10内部。此外，H/L电平的预定电平的测试驱动信号从栅极线驱动电路2施加到需要的栅极线，并且获得从栅极线测试电路10中的逻辑电路输出的逻辑运算结果。根据此逻辑运算结果，进行有关在栅极线中存在线故障的判断。

如上所述，在第一实施例中，首先，考虑到允许根据半导体衬底上包括数据线(或栅极线)的互连布局结构进行关于线故障(断路和短路)的测试，将两条或更多条数据线(或栅极线)选为检测目标。另外，确定连接到选择的数据线(或栅极线)的数据线测试电路11(或栅极线测试电路10)中的逻辑运算电路(逻辑运算表达式)，并输出用逻辑值表示的检测结果。

要检测的数据线(或栅极线)和逻辑运算电路(逻辑运算表达式)的选择组合基于上述互连布局结构。但是，特别地，逻辑运算电路(逻辑运算表达式)的确定根据例如测试项目而不同，这从以上对第一和第二实例的断路测试采用“与”门12或“或非”门13而第三实例中的短路测试采用“异或”门14的描述也是显而易见的。也就是说，在第一实施例中，不仅互连布局结构而且测试项目都是数据线(或栅极线)和逻辑运算电路(逻辑运算表达式)的选择组合的确定因素。

根据数据线(和栅极线)以及逻辑运算表达式设置的选择，构造具有例如图3、5和7例示的逻辑运算电路的数据线测试电路11(也适用于栅极线测试电路10)。在这种配置中，基于上述逻辑运算表达式的设置而确定的具有组合模式逻辑值的测试驱动信号被施加到数据线(和栅极线)，并观察来自数据线测试电路11(逻辑运算电路)的输出，从而判断线故障。

在此配置中，根据作为逻辑运算结果的逻辑值进行关于故障的判断，这表明不同于传统技术，此判断不是基于作为模拟值的电流电平的变化，而是基于数字值1、0(H，L)。因此，不同于传统技术，考虑模拟电流电平误差的需要被消除，并且根据基于二进制值的判断实现了准确的判断结果。与此一致地，能够简化测试操作，并且例如能够缩短测试时间周期，由此提高了操作效率。

应当指出，为了再确认，用于本发明的术语“互连布局结构”是一个还包含互连的电位设置的状态的概念。也就是说，除物理互连布局结构之外，分配给所布置互连的电位诸如地电位和源电位也包含在所述因素中。

在本实施例中，同样如上所述，考虑上述互连的电位设置，能够检测线故障的逻辑电路形成为半导体衬底上的互连布局结构。此外，要施加到数据线的测试驱动信号的电平根据逻辑电路确定为H电平或L电平。

哪个电位指定给应该设置固定电位的诸如屏蔽线的互连(具体地说，指定地电位和源电位中的哪一个)在设计半导体衬底时确定。因此，确定数据线测试电路11或栅极线测试电路10内的逻辑电路配置，以便能够根据在设计时确定的互连的电位来检测线故障。

反之，在设计半导体衬底时，可以设置互连的电位，以便能够检测线故障。

在第一实施例中作为第一实例的图3到4D的配置和作为第二实例的图5到6D的配置中，仅仅对应于断路测试，在数据线测试电路11中提供了“与”门12或“或非”门13。另外，作为第三实例的图7到8L的配置设置了“异或”门14，对应于短路测试。也就是说，第一实施例中第一、第二和第三实例的每一个配置仅能测试作为数据线(Dn和Dn+1)中线故障的断路或短路。

但是，这些配置仅仅为了描述简化起见，并且上述各附图仅显示了假定图2互连布局结构情况下的用于测试数据线Dn和Dn+1中断路或短路状态的基本配置。

因此，在图9中图示了能够测试断路和短路的配置实例，作为第一实施例的第四实例。图9的配置也假定图2的互连布局结构，并根据此假定，图9图示了能够测试数据线Dn和Dn+1中断路和短路的配置实例。

参考图9，数据线测试电路11设置了“与”门12和“异或”门14，对应于数据线Dn和Dn+1。在此配置中，数据线测试电路11包括两个测试输出端：测试输出端17a，用于输出“与”门12的运算结果；以及测试输出端17b，用于输出“异或”门14的运算结果。此外，数据线Dn和Dn+1远离数据线驱动电路3的各端是分叉的，后面连接到“与”门12和“异或”门14。

此配置是用于图3所示的断路测试的配置和图7所示的短路测试的配置的组合。

对于断路测试，采用了包括图3所示的“与”门12的配置。具体地说，此配置假定这样一个互连布局：如果数据线Dn和Dn+1涉及断路，则在数据线由H电平驱动时，不对应于H电平的低电位出现在数据线中。

在测试断路时，如参考图4A到4D所述的，数据线驱动电路3向数据线Dn和Dn+1输出两个都处于H电平的测试驱动信号。随后，监视从“与”门12输出到数据线测试电路11的测试输出端17a的运算输出，从而测试数据线Dn和Dn+1中断路的存在。

另外，在测试短路时，如参考图8A到8L所述，施加到数据线Dn和Dn+1的是具有组合模式(H，L)电平的测试驱动信号，以及具有组合模式(L，H)电平的测试驱动信号。在这种情况下，来自“异或”门14的输出从数据线测试电路11的测试输出端17b引出。根据在施加具有如上所述两个组合模式的测试驱动信号时从测试输出端17b获得的“异或”门14的运算结果的电平，执行短路测试。

另外，作为修改，还可用的是，数据线测试电路11具有图10所示的配置，用于测试数据线Dn和Dn+1中断路和短路的状态，就像图9的配置。

在图11所示的数据线测试电路11中，分别对应于数据线Dn和Dn+1形成开关电路Sw(n)和Sw(n+1)。开关电路Sw(n)和Sw(n+1)各执行切换，以使端子t2和t3中任一个交替连接到端子t1。

这些开关电路Sw(n)和Sw(n+1)可由形成在例如半导体衬底上的半导体开关构成。

为了控制这些开关电路Sw(n)和Sw(n+1)的切换，如图所示，用于切换控制的线布线并连接到例如数据线测试电路11中提供的切换输入端子Tm1和Tm2。此外，例如图中未示出的外部测试装置连接到切换输入端子Tm1和Tm2，并且用于切换的控制信号从测试装置输出到切换输入端子Tm1和Tm2。在这种情况下，开关电路Sw(n)和Sw(n+1)的切换状态彼此相符，这一点从以下描述也显而易见。因此，切换输入端子Tm1和Tm2可集成到一个公共端子，并且控制信号可输入到公共切换输入端子，从而允许开关电路Sw(n)和Sw(n+1)的切换彼此一致。

开关电路Sw(n)和Sw(n+1)的端子t1分别连接到数据线Dn和Dn+1的端部。另外，开关电路Sw(n)和Sw(n+1)的端子t2连接到“与”门12，并且其端子t3连接到“异或”门14。

“与”门12和“异或”门14的输出都连接到测试输出端17。

在这种配置中，当测试断路时，首先，例如如上所述，测试装置等向切换输入端子Tm1和Tm2输出一个控制信号，用于将端子t1连接到端子t2。因此，数据线Dn和Dn+1的两个端部连接到“与”门12。随后，都处于H电平的测试驱动信号输出到数据线Dn和Dn+1，如参考图4A到4D所述的，并且监视通过测试输出端17获得的来自“与”门12的输出，由此允许对断路故障的存在进行判断。

此外，当测试短路时，检测装置等向切换输入端子Tm1和Tm2输出一个控制信号，用于将端子t1连接到端子t2，从而将数据线Dn和Dn+1的两个端部与“异或”门14连接。

随后，如参考图8A到8L所述，施加到数据线Dn和Dn+1的是具有组合模式(H，L)电平的测试驱动信号，以及具有组合模式(L，H)电平的测试驱动信号。因此，根据在施加具有各个组合模式的测试驱动信号时获得的“异或”门14的运算结果的电平(来自测试输出端17的输出)，执行短路测试。

应该注意，图9和10所示的配置还可以完全一样的方式用作能够测试栅极线中断路和短路的配置。

此外，以上作为第一实施例参考各个附图描述的配置仅仅是用于测试关于参考图2描述的互连布局结构中数据线Dn和Dn+1的断路和短路的配置的实例。

因此，根据实际的互连布局结构，可以采用如下配置：其中用于执行特定逻辑运算的多个逻辑运算电路以所需连接形式彼此连接，并且根据经这些电路输出的明确运算结果进行关于线故障的判断，即使配置例如仅仅测试断路或短路。

在上述实例中，逻辑电路(“与”门12、“或非”门13和“异或”门14)的输入的数目是2个。这是因为作为测试目标的数据线是邻近的数据线Dn和Dn+1，因为实例假定图2所示的互连布局结构。因此，根据实际的互连布局结构，可以采用逻辑电路的输入数目是3个或更多个的配置。

无论如何，本实施例能够根据作为逻辑值的检测输出测试数据线和栅极线中线故障的存在。另外，根据互连布局结构，用于测试的电路能够作为逻辑运算电路的集合而形成在数据线测试电路11和栅极线测试电路10中。因此，即使当连接多个逻辑运算电路时，电路配置也不会变复杂，而能保持一个简单的配置。

此外，作为用于第一实施例的上述配置的一个测试过程，顺序地施加测试驱动信号到所需数量的数据线(或栅极线)的组中的每一条提供了例如如下优点。具体地说，用这种方法允许识别线故障的位置，即判断哪条数据线(或栅极线)或哪个区域涉及线故障。这种位置的识别能够用于随后对故障的分析。

相反，也可用这样一种测试方法：其中所有数据线(或栅极线)(或者某一区域的很多数据线(或栅极线))同时由测试驱动信号驱动。在这种情况下，H/L电平的必需电平应该根据例如线位置来分配给所有数据线(或栅极线)中的每一条，然后继之以测试驱动信号的施加。当由此同时驱动大量数据线(或栅极线)时，这些数据线(或栅极线)能够集体并且同时进行关于其中线故障的存在的测试。因此，能够缩短测试时间周期。

当由此执行集体测试时，数据线(或栅极线)的端部可以集成到一个端部，然后根据需要连接到数据线测试电路11(或栅极线测试电路10)中的逻辑运算电路。

例如，同样在传统技术中，如上所述，尝试测试故障同时将数据线(或栅极线)的端部集成到一个端部。但是，传统技术检测模拟电流电平，并且由于故障引起的电平变化小。因此，很难根据电流电平确定故障的存在。相反，本实施例获得作为逻辑值的检测输出，这允许根据二进制值进行判断。也就是说，和传统技术相比，确定故障的存在更加便利。

此外，还可用另一种测试过程：其中测试驱动信号施加到数据线以驱动它们，从而如上所述测试数据线中线故障的存在，并且同时驱动作为测试目标的一条或多条栅极线。应当注意，为了再确认，栅极线驱动电路2用来驱动栅极线。

这个测试过程允许测试像素电容器中故障的存在。具体地说，当像素电容器没有涉及故障时，连接到被驱动的栅极线(例如Gm)的像素开关(例如…Smn-1、Smn、Smn+1…)被接通，并且电荷正常地累积在连接到像素开关的像素电容器(例如…Cmn-1、Cmn、Cmn+1…)中，这导致根据数据写入状态而存在电位。相反，如果短路作为故障存在于像素电容器中，则不产生这种电位。

根据像素电容器中短路的存在，在施加了测试驱动信号的数据线中还出现了电位变化。具体地说，根据像素电容器及其外围的互连布局结构，短路的像素电容器被拉到地电位或源电位。

例如，以下情况是可能的。具体地说，当测试驱动信号仅仅驱动数据线时，判断数据线不涉及线故障。但是，当H/L电平的必要电平的测试驱动信号施加到数据线同时驱动栅极线时，从数据线获得的逻辑运算的输出(来自逻辑运算电路的输出)具有不同于从无故障数据线获得的逻辑值。总地考虑这些测试结果允许判断像素电容器中诸如短路故障的存在。

图11图解作为本发明第二实施例的第一实例的液晶显示器的电路配置实例。

图中所示液晶显示器1的基本配置与图1所示第一实施例的各实例的一样。但是，为了测试数据线中线故障的存在，数据线测试电路11具有如下不同的配置。

参考图11，数据线测试电路11包括比较器15。

比较器15的非倒相输入端连接到数据线Dn的端部。倒相输入端的输入是基准电平VREF。来自比较器15的输出由缓冲放大器16放大，然后从测试输出端17输出。注意，第一实施例中图3、5和7所示逻辑电路的输出可以连接到缓冲放大器。

照这样，第二实施例包括一个比较电路，它对出现在数据线端部的电位与某一预定电位的基准电平VREF进行比较。尽管此图仅图解了用于测试数据线Dn的比较电路，但可对应于实际配置中的例如其它数据线提供比较电路等。

当用此电路配置测试数据线Dn中线故障的存在时，例如施加具有不同电平的测试驱动信号VH/VL。这种电平分配给测试驱动信号VH，以便当数据线Dn处于正常状态没有线故障(断路和短路)时，在数据线Dn的端部(比较器15的输入端)产生比基准电平VREF高的电位。相反，这种电平分配给测试驱动信号VH，以便当数据线Dn处于正常状态时，在数据线Dn的端部(比较器15的输入端)产生比基准电平VREF低的电位。

因此，如果数据线Dn不涉及线故障，则在施加测试驱动信号VH时，来自比较器15的输出(来自测试输出端17的输出)处于H电平，而在施加测试驱动信号VL时，输出处于L电平。

相反，如果数据线Dn涉及线故障，则数据线Dn连接到比较器15的那端被拉到某一电位电平。因此，出现如下状态：尽管施加测试驱动信号VH，但数据线Dn端部的电位比基准电平VREF低，或者尽管施加测试驱动信号VL，但其端部的电位比基准电平VREF高。

因此，获得一种状态，其中尽管施加测试驱动信号VH，但来自比较器15的输出(来自测试输出端17的输出)处于L电平，或者其中尽管施加测试驱动信号VL，但它处于H电平。此状态允许判断线故障存在于数据线Dn中。另外，如果在数据线Dn涉及断路和在它涉及短路时数据线Dn端部的电位根据数据线Dn的互连布局结构都是显而易见的，则测试驱动信号的电平(逻辑值)和比较器15输出的逻辑值的组合允许判断断路和短路中的哪个作为线故障存在。

图12图解第二实施例的第二实例。图12中与图11中相同的部分给子了相同的附图标记，并且下面将不再描述。

此图所示的数据线测试电路11同样包括比较电路，其中比较器15以与图11相同的方式连接到缓冲放大器16。但是，在这种情况下，某一固定电平的测试驱动信号VD被用作从数据线驱动电路3施加到数据线Dn的测试驱动信号。另一方面，比较器15的倒相输入端的基准电平输入在电平VREF-H和VREF-L之间切换。基准电平VREF-H是比在施加测试驱动信号VD时出现在无故障数据线中的电位高的电位。基准电平VREF-L是比在施加测试驱动信号VD时出现在无故障数据线中的电位低的电位。

在图11的配置中，切换测试驱动信号的电平，同时固定输入到比较器15的基准电平VREF。相反，在图12的配置中，切换比较器15的基准电平，同时固定测试驱动信号的电平。

参考图12，通过从数据线测试电路11的外部经输入端子18输出电压电平作为基准电平VREF-H和VREF-L，执行基准电平VREF-H和VREF-L之间的切换。在这种情况下，例如，图中未示出的测试装置连接到输入端子18，并且电压从测试装置输出到输入端子18。此外，也可利用另外的配置。具体地说，可以形成电平切换电路，以便能在数据线测试电路11内部通过利用例如电源来执行基准电平VREF-H和VREF-L之间的切换，并且电平切换电路的电平切换操作可以用来自例如外部测试装置的切换控制信号来实现。

为了用此配置执行测试，切换基准电平VREF-H/VREF-L，同时将测试驱动信号VD施加到数据线Dn，并观察来自比较器15的输出(来自测试输出端17的输出)。

如果数据线Dn不涉及线故障，则与测试驱动信号VD的电平对应的电位出现在数据线Dn的端部。因此，当向其输入基准电平VREF-H时，来自比较器15的输出处于L电平，并在向其输入基准电平VREF-H时，来自比较器15的输出处于H电平。

相反，如果线故障存在于数据线Dn中并且因此数据线Dn端部的电位变为某一不对应于测试驱动信号VD电平的电位，则尽管向其输入基准电平VREF-H但来自比较器15的输出仍处于H电平，或者尽管向其输入基准电平VREF-L但比较器15的输出仍处于L电平。这样一个来自比较器15的输出表示存在线故障。

同样在图12的配置中，如果数据线Dn的端部对应于断路和短路的电位的确定取决于数据线Dn的互连布局结构，则测试驱动信号的电平(逻辑值)和比较器15的输出的逻辑值的组合允许判断断路和短路中的哪一个作为线故障存在。

如上所述，同样在图11和12所示的第二实施例的第二实例中，来自数据线测试电路11的检测输出作为H/L电平的逻辑值获得。因此，测试操作能够简化，并且测试时间周期能够缩短，类似于上述第一实施例。另外，同样在这种情况下，由于采用了如比较器(比较电路)的电路配置，因此应该形成在数据线测试电路11中的电路配置不会变得复杂，而是保持一种简单的配置。

此外，同样在第二实施例中，通过根据以上描述应用电路配置并向栅极线测试电路10和栅极线驱动电路2施加测试驱动信号的操作，能够以类似如上所述数据线的方式，对栅极线执行线故障存在的测试。

此外，同样在第二实施例的第二实例中，类似于第一实施例的各实例，能够通过顺序地施加测试驱动信号到作为测试目标的必要数量的数据线(或栅极线)的各个组并由此驱动各条线，来识别线故障的位置。这种位置的识别提供了分析等方面的优点。或者，能够通过同时用测试驱动信号驱动所有数据线(或栅极线)(或者某一区域的大量数据线(或栅极线))，来执行测试。

此外，类似于第一实施例，用于同时驱动数据线和栅极线从而测试像素电容器中故障存在的测试过程也是可得到的。

另外，第一和第二实施例共有的优点之一在于，测试能够在封装液晶之前和封装之后的任一步执行。

此优点提供了测试步骤定时的灵活性，它能够提高制造效率。具体地说，由于能够执行对还未封装液晶的半导体衬底的测试，因此能够避免为故障产品执行封装液晶和组装操作这样的情况。此优点还提高了制造效率，并消除了液晶的浪费消费，从而使得制造成本有效降低。

此外，本发明还可适用于对例如存储元件中所谓的位线和字线中故障存在的测试。

工业实用性

根据本发明，如上所述，测试例如数据线或像素开关控制线中故障的判断结果能够根据作为数字值的检测输出而获得。也就是说，不仅根据变化细微的模拟电流电平的变化进行判断，而且根据0和1(H和L)的二进制值进行判断。因此，几乎完全消除了测量误差的影响。因此，获得比之前更精确的判断结果，与此对应，能够缩短测试时间周期，由此提高测试操作的效率。

Claims (6)

1.一种用于半导体衬底的测试方法，其中像素单元驱动电路各包括像素开关和连接到所述像素开关并保持像素数据的像素电容器，所述像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点，所述方法包括：

测试驱动步骤，根据所述半导体衬底上的互连布局结构和/或测试项目，选择两条或更多条所述数据线或者两条或更多条所述像素开关控制线，并向每一选择的数据线或者每一选择的像素开关控制线施加测试驱动信号，所述测试驱动信号的电平对应于所需逻辑值，所述电平根据在逻辑运算步骤中执行的逻辑运算的运算表达式设置；以及

逻辑运算步骤，作为逻辑值输入出现在选择的两条或更多条数据线中的每一条或者选择的两条或更多条像素开关控制线中的每一条中的电位输出，并按照根据所述布局结构和/或所述测试项目确定的运算表达式执行逻辑运算。

2.一种半导体器件，在半导体衬底上包括：

图像显示区，其中像素单元驱动电路各包括像素开关和连接到所述像素开关并保持像素数据的像素电容器，所述像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；

驱动部件，用于向两条或更多条数据线中的每一条或者两条或更多条像素开关控制线中的每一条施加测试驱动信号，所述测试驱动信号的电平对应于所需逻辑值，所述电平根据由逻辑运算部件执行的逻辑运算的运算表达式设置，所述两条或更多条数据线或者所述两条或更多条像素开关控制线根据所述半导体衬底上的互连布局结构和/或测试项目来选择；以及

逻辑运算部件，用于作为逻辑值输入由于施加所述测试驱动信号而出现在所述两条或更多条数据线或者所述两条或更多条像素开关控制线中的电位输出，并按照根据所述布局结构和/或所述测试项目确定的运算表达式执行逻辑运算，以便输出逻辑运算结果。

3.一种显示器，包括：

半导体衬底；

相对衬底，具有配置为面对所述半导体衬底的公共电极；以及

液晶层，配置在所述半导体衬底和所述相对衬底之间，其中所述半导体衬底包括：

图像显示区，其中像素单元驱动电路各包括像素开关和连接到所述像素开关并保持像素数据的像素电容器，所述像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；

驱动部件，用于向两条或更多条数据线中的每一条或者两条或更多条像素开关控制线中的每一条施加测试驱动信号，所述测试驱动信号的电平对应于所需逻辑值，所述电平根据由逻辑运算部件执行的逻辑运算的运算表达式设置，所述两条或更多条数据线或者所述两条或更多条像素开关控制线根据所述半导体衬底上的互连布局结构和/或测试项目来选择；以及

逻辑运算部件，用于作为逻辑值输入由于施加所述测试驱动信号而出现在两条或更多条数据线或者两条或更多条像素开关控制线中的电位输出，并按照根据所述布局结构和/或所述测试项目确定的运算表达式执行逻辑运算，以便输出逻辑运算结果。

4.一种用于半导体衬底的测试方法，其中像素单元驱动电路各包括像素开关和连接到所述像素开关并保持像素数据的像素电容器，所述像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点，所述方法包括：

驱动步骤，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的所述数据线或所述像素开关控制线；以及

比较步骤，用于对出现在由所述测试驱动信号驱动的所述数据线或所述像素开关控制线中的电位的输出电平与指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

5.一种半导体器件，在半导体衬底上包括：

图像显示区，其中像素单元驱动电路各包括像素开关和连接到所述像素开关并保持像素数据的像素电容器，所述像素单元驱动电路配置在矩阵中，对应于数据线和像素开关控制线之间的交叉点；

驱动部件，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的所述数据线或所述像素开关控制线；以及

比较部件，用于对出现在由所述测试驱动信号驱动的所述数据线或所述像素开关控制线中的电位的输出电平与指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

6.一种显示器，包括：

半导体衬底；

相对衬底，具有配置为面对所述半导体衬底的公共电极；以及

液晶层，配置在所述半导体衬底和所述相对衬底之间，其中所述半导体衬底包括：

驱动部件，用于用具有所需电压电平的测试驱动信号驱动作为测试目标的所述数据线或所述像素开关控制线；以及

比较部件，用于对出现在由所述测试驱动信号驱动的所述数据线或所述像素开关控制线中的电位的输出电平与指定了某一电平的基准电平进行比较，并将比较结果作为逻辑值输出。

Images