CN103986927A - 用于传感器故障检测的系统及方法 - Google Patents

Abstract

新颖图像传感器包括像素阵列、行控制电路、测试信号注入电路、采样电路、图像处理电路、比较电路以及控制电路。在一特定实施例中，该测试信号注入电路将测试信号注入至该像素阵列，该采样电路获取来自该像素阵列的像素数据，以及该比较电路比较该像素数据与该测试信号。如果该像素数据不对应于该测试信号，则该比较电路输出错误信号。此外，该比较电路被提供以检测该图像传感器的该控制电路中的故障。

Description

用于传感器故障检测的系统及方法

相关申请

该申请是标题为“用于传感器故障检测的系统及方法”、由相同发明人提交于2013年2月8日，申请号为13/763，498的未决美国专利申请的分案申请，申请13/763，498整体上通过引用合并在此。

技术领域

本发明总体涉及图像传感器，尤其涉及图像传感器的故障检测。

背景技术

电子图像传感器通常被合并到包括例如手机、计算机、数码相机、个人数字助理（Personal Digital Assistant，PDA）等的各种装置中。除传统用户控制的静止视频照相机应用之外，正在兴起越来越多的图像传感器应用。例如，整体机器视觉应用正在迅速地扩大于汽车业、制造业、医疗、安全以及国防工业中。在这些应用中，机器通常基于由该机器的图像捕获系统捕获的信息（例如，一物体相对于另一物体的位置）执行某些操作任务（例如，防止碰撞任务）。为了使该机器执行与特定情况相关的适当任务，图像传感器必须可靠地捕获、处理以及输出准确地表示观察到的情况的图像数据。

互补金属氧化物半导体（Complementary Metal Oxide Semiconductor，CMOS）图像传感器通常包括：传感器阵列、控制电路、行控制电路（例如，行地址解码器、像素驱动器等）、列采样电路以及图像处理电路。图像传感器通常与传感器阵列对准的镜头组件配合使用，以在其上聚焦图像。该传感器阵列将入射光转变为表示图像的电数据。该传感器阵列由以多个行和列排列的多个光敏像素组成。这些像素分别经由行和列信号线的网格电耦合至行控制电路和列采样电路。也就是说，每一个独立像素行经由包括例如传输线、复位线（reset line）以及行选择线的相关行信号线组连接至行控制电路并且被该行控制电路控制。每一个独立像素列经由分离的列采样线连接至列采样电路。该列采样电路通常包括诸如放大器、模拟-数字转换器以及数据存储元件之类的采样元件，其耦合至列采样线，用于数字化并存储自像素输出的电信号。在具有列并行读取架构的图像传感器中，列采样电路包括用于每一个列采样线的这些采样元件的离散组，以便于可以同时采样整像素行。在列并行读取架构中，列采样电路还包括路由至各种采样元件的各种信号线，以向那里输送控制信号。（非列并行读取架构也需要各种电平信号线，虽然不是与列并行架构一样多。）该图像处理电路接收自列采样电路输出的数字化数据，并且以可读格式产生图像数据。接口能够使图像传感器与主机系统（例如，手机主机板、车载计算机系统、制造机器计算机系统等）进行通信（例如，输出格式化图像/视频数据、接收操作指令等）。通常，图像传感器的控制电路连接至行控制电路、列采样电路、图像处理电路以及接口，以执行各种定时和控制操作。

每一个像素包括：光敏元件（例如，光电二极管、光电门（photogate）等）、传输晶体管、浮动扩散区域、复位晶体管、源极跟随（source-follower）晶体管以及行选择晶体管。该光敏元件操作以累积与其在快门操作期间暴露到的入射光的强度成比例的电荷。该传输晶体管将光敏元件连接至浮动扩散区域，并且包括连接至单一传输线并因此被该单一传输线控制的门极，其中该单一传输线专用于整个像素行。当逻辑高电压信号施加在传输线上时，来自光敏元件的电荷被传输至浮动扩散区域。该复位晶体管将浮动扩散区域连接至电压源端子，并且包括连接至行信号线的复位线并因此被该行信号线的复位线控制的门极。当逻辑高电压信号施加在复位线上时，该复位晶体管将浮动扩散区域连接至电压源端子，因此将任何先前存储的电荷复位至己知状态。该源极跟随晶体管将电压源端子连接至行选择晶体管，并且包括连接至浮动扩散区域的门极，以产生表示在浮动扩散区域内累积的电荷的放大电压信号。该行选择晶体管将源极跟随晶体管连接至该列线的像素输出线，并且包括与该行线的行选择线连接的门极。当逻辑低电压施加在行选择线上时，行选择晶体管作为源极跟随晶体管与像素输出线之间的开启开关。相反地，施加在行选择线的门极上的逻辑高电压使行选择晶体管作为源极跟随晶体管与列采样线之间的闭合开关，以便于可以通过列采样线采样浮动扩散的状态。

虽然传统图像传感器满足许多图像和视频捕获应用的需求，但目前的设计存在缺陷。例如，CMOS像素由易于出现故障的集成电路元件（例如，晶体管、二极管、电容器等）构造。作为另一示例，像素行信号线（例如，传输线、复位线、行选择线等）、列采样线以及列采样元件控制线（例如，增益放大器控制线、模拟-数字转换器控制线、数字化像素数据存储装置控制线等）易于损坏，尤其是遭受大量分散式压力引起式负载的那些。作为另一个问题，行控制电路也易于出现故障。在传统图像传感器中出现上述故障的任意一个的情况中，其通常将错误的图像数据输出至主机系统。当然，主机系统通常不识别错误的图像数据与正确的图像数据之间的差异。这可能尤其在其中该图像数据指示由主机系统执行的操作任务的某些应用（即，整体机器视觉应用）中存在问题。甚至当电路不是非常易于损坏或出现故障时，某些应用（例如，汽车应用）需要系统具有极高的可靠性。

因此，需要具有改善的图像数据输出可靠性的图像传感器设计。

发明内容

本发明通过提供具有集成故障检测的图像传感器来克服与现有技术相关的问题。本发明的各个方面检测光敏像素、像素阵列的控制线以及采样/保持电路中的故障。

示例性图像捕获装置包括多个像素。每一个像素具有光传感器、电荷存储区域、信号输出端以及测试信号输入端。该电荷存储区域选择性地耦合以接收来自该光传感器的光电流。该信号输出端耦合至该电荷存储区域，并且输出表示存储在该电荷存储区域中的电荷量的信号。该测试信号输入端也耦合至该电荷存储区域。测试信号注入电路被耦合以将测试信号提供至像素的测试信号输入端，并且采样电路被选择性地耦合以接收来自像素的输出端的输出信号。比较电路将向像素提供的测试信号与自像素接收到的输出信号进行比较，并且如果该输出信号不对应于测试信号，则该比较电路提供错误信号。可选地，该测试信号注入电路耦合至该比较电路，以将向像素提供的测试信号直接地提供至该比较电路。公开各种装置以将向像素提供的测试信号与自像素接收到的输出信号进行比较，并且响应于未对应于测试信号的输出信号提供错误信号。

在公开的实施例中，像素排列为多个列，并且该图像捕获装置包括多条电荷注入线。每一个电荷注入线将相应列的像素的测试信号输入端耦合至测试信号注入电路。每一个像素的电荷存储区域经由电容器耦合至相应电荷注入线，并且没有插入于像素的电荷存储区域与电荷注入线之间的开关装置。

在公开的实施例中，该测试信号注入电路能够在不同的电荷注入线上提供不同的测试信号，也能够以不同定时在相同的电荷注入线上提供不同的测试信号。

示例性测试信号注入电路包括多个测试信号存储元件以及测试信号发生器。每一个测试信号存储元件选择性耦合至相应电荷注入线。测试信号发生器耦合至测试信号存储元件，并且操作以产生测试信号值，并且将测试信号值存储在存储元件中。

在特定实施例中，测试信号发生器操作以产生数字测试信号值，并且每一个存储元件均为单位（single-bit）存储元件。该测试信号发生器包括随机位发生器。存储元件串联地耦合在一起，并且来自随机位发生器的位被位移至存储元件。

像素可以在图像捕获模式或测试模式中操作。每一个像素的电荷存储区域通过每一个像素的开关装置选择性地耦合至每一个像素的光传感器。控制器被耦合以将传输信号提供至像素的开关装置。响应于传输信号的第一值，开关装置传导光传感器与电荷存储区域之间的光电流，以易于图像捕获。响应于传输信号的第二值，开关装置阻止光传感器与电荷存储区域之间的光电流，以易于测试信号注入。在操作中，该图像捕获装置在连续的帧时间上执行重复的图像捕获过程，以捕获图像数据帧。该控制器将该传输信号的该第二值施加图像捕获过程的持续时间，以易于每N帧时间的测试信号注入，其中N为大于1的整数。

另外也公开了检测图像捕获装置的控制电路中的故障的装置。在示例性图像捕获装置中，控制器提供控制信号。响应于控制信号，驱动器操作以基于控制信号产生驱动信号，并且将驱动信号施加在图像捕获装置的控制线上。如果控制信号不以预定方式对应于施加的驱动信号，则比较器响应于基于控制信号的第一输入和响应于基于驱动信号的第二输入产生错误信号。在特定实施例中，比较器直接地比较控制信号与驱动信号，以确定驱动信号是否对应于控制信号。公开各种装置用于比较基于控制信号的第一输入和基于驱动信号的第二输入，并且如果控制信号不以预定方式对应于施加的驱动信号，则产生错误信号。

在一示例中，驱动器为图像传感器阵列的行控制驱动器。在另一示例中，驱动器为图像数据采样电路的元件，其接收来自图像传感器阵列的数据行。

公开用于比较控制信号与驱动信号的各种装置。在一示例性实施例中，图像捕获装置进一步包括被耦合以接收控制信号并且操作以基于控制信号产生第二驱动信号的第二驱动器，并且比较器比较第二驱动信号与驱动信号。

在另一示例性实施例中，第一编码器在第一点处耦合至多条控制线，并且基于在该多条控制线上检测到的驱动信号产生第一编码值。第二编码器在距离该第一点一定距离处的第二点处耦合至该多条控制线，并基于在该多条控制线上检测到的驱动信号产生第二编码值。比较器操作以比较该第一编码值和该第二编码值。

还公开用于检测图像捕获装置中的故障的方法。示例性方法包括：提供包括传感器阵列的图像捕获装置，使图像聚焦在该传感器阵列上，并且使用该传感器阵列重复地捕获图像数据的帧。该图像数据表示聚焦在该传感器阵列上的图像。该方法进一步包括：在该图像数据的重复捕获之间周期性地将测试数据注入至该传感器阵列，自该图像捕获装置读取该测试数据，并且比较所读取的测试数据与所注入的测试数据。如果读取的测试数据不对应于该注入的测试数据，则产生错误信号。

另一示例性方法包括：接收控制信号，基于该控制信号产生驱动信号，并且将该驱动信号施加在图像捕获装置的控制线上。该方法进一步包括：比较施加的驱动信号与控制信号，以及如果该控制信号不以预定方式对应于施加的驱动信号，则产生错误信号。在特定方法中，将驱动信号施加在图像捕获装置的控制线上的步骤包括：将驱动信号施加在图像传感器阵列的行控制线上。在另一特定方法中，将驱动信号施加在图像捕获装置的控制线上的步骤包括：将驱动信号施加在图像数据采样电路的控制线上。在再一特定方法中，比较施加的驱动信号与控制信号的步骤包括：基于控制信号产生第二驱动信号，并且比较该第二驱动信号与该驱动信号。

在另一示例性方法中，比较施加的驱动信号与控制信号的步骤包括：基于施加在多条控制线上的第一点处的驱动信号产生第一编码值，以及基于施加在该多条控制线上的第二点处的这些驱动信号产生第二编码值。然后，比较该第一编码值与该第二编码值。

公开用于检测图像捕获装置的故障的额外方法。一示例性方法包括：接收控制信号，基于该控制信号产生驱动信号，将该驱动信号施加在该图像捕获装置的控制线上，以及比较该施加的驱动信号与该控制信号。该方法进一步包括：如果该控制信号不以预定方式对应于所施加的驱动信号，则产生错误信号。

在一特定方法中，将驱动信号施加在图像捕获装置的控制线上的步骤包括：将驱动信号施加在图像传感器阵列的行控制线上。在另一特定方法中，将驱动信号施加在图像捕获装置的控制线上的步骤包括：将驱动信号施加在图像数据采样电路的控制线上。

可选地，比较施加的驱动信号与控制信号的步骤可以包括：基于控制信号产生第二驱动信号，并且比较该第二驱动信号与该驱动信号。作为另一选择，比较施加的驱动信号与控制信号的步骤可以包括：基于施加在多条控制线上的第一点处的驱动信号产生第一编码值，以及基于施加在该多条控制线上的第二点处的这些驱动信号产生第二编码值，并且比较该第一编码值与该第二编码值。

也可以结合使用各种方法。例如，上述总结的方法可以进一步包括：接收第二控制信号，基于该第二控制信号产生第二驱动信号，将该第二驱动信号施加在图像捕获装置的第二控制线上，以及比较基于该第二驱动信号和该第二控制信号的输入。如果该第二控制信号不以预定方式对应于该第二驱动信号，产生第二错误信号。

在一示例性方法中，该图像捕获装置进一步包括图像传感器阵列以及图像数据采样电路，被耦合以接收来自该图像传感器阵列的数据行。在该示例性方法中，该驱动信号为该图像传感器阵列中的行控制驱动信号，并且该第二驱动信号为该图像数据采样电路中的驱动信号。

另一示例性方法进一步包括：将测试数据周期性地注入至图像传感器阵列；以及比较注入至该图像传感器阵列的测试数据与通过该图像数据采样电路自该传感器阵列接收到的测试数据。该示例性方法还包括：如果注入至该图像传感器阵列的测试数据不以预定方式对应于通过该图像数据采样电路自该传感器阵列接收到的测试数据，则产生第三错误信号。

还公开一种示例性图像捕获装置。该示例性图像捕获装置包括：控制器，操作以提供控制信号；驱动器以及比较器。该驱动器响应于该控制信号，并且操作以基于该控制信号产生驱动信号，并且将该驱动信号施加在该图像捕获装置的控制线上。该比较器响应于基于该控制信号的第一输入以及基于该驱动信号的第二输入。如果该控制信号不以预定方式对应于所施加的驱动信号，则该比较器产生错误信号。

公开各种装置，用于比较基于控制信号的第一输入和基于驱动信号的第二输入，并且如果该控制信号不以预定方式对应于该施加的驱动信号，则产生错误信号。

在一特定示例性实施例中，该比较器直接比较该控制信号与该驱动信号，以确定该驱动信号是否对应于该控制信号。

在一示例中，该图像捕获装置进一步包括图像传感器阵列，并且该驱动器为该图像传感器阵列的行控制驱动器。在另一示例中，该图像捕获装置进一步包括被耦合以接收来自该图像传感器阵列的数据行的图像数据采样电路，并且该驱动器为该图像数据采样电路的元件。

公开用于确定控制信号是否对应于驱动信号的多个装置。例如，在一示例性实施例中，该图像捕获装置进一步包括第二驱动器，被耦合以接收该控制信号。该第二驱动器操作以基于该控制信号产生第二驱动信号，并且该比较器操作以比较该第二驱动信号与该驱动信号。

在另一示例性实施例中，该图像捕获装置进一步包括多条控制线。第一编码器在第一点处耦合至该多条控制线，并且被操作以基于在该多条控制线上检测到的驱动信号产生第一编码值。第二编码器在距离该第一点一定距离的第二点处耦合至该多条控制线，并且被操作以基于在该多条控制线上检测到的驱动信号产生第二编码值。然后，该比较器比较该第一编码值和该第二编码值。

本发明的多个示例性实施例可以实施在单一图像捕获装置中。例如，除第一驱动器之外，公开的实施例包括响应于第二控制信号的第二驱动器。该第二驱动器被操作以产生第二驱动信号，并且将该第二驱动信号施加在该图像捕获装置的第二控制线上。第二比较器响应于基于该第二控制信号的第一输入以及基于该第二驱动信号的第二输入。该第二比较器被操作以便于如果该第二控制信号不以预定方式对应于该第二驱动信号，则产生第二错误信号。此外，该图像捕获装置包括图像传感器阵列以及图像数据采样电路，被耦合以接收来自该图像传感器阵列的数据行。该驱动器为该图像传感器阵列的行控制驱动器，该第二驱动器为该图像数据采样电路的元件。此外，该示例性图像捕获装置进一步包括测试数据注入电路，被操作以将测试数据周期性地注入至该图像传感器阵列。第三比较器被操作以比较注入至该图像传感器阵列的测试数据与通过该图像数据采样电路自传感器阵列接收到的测试数据。如果注入至图像传感器阵列的测试数据不以预定方式对应于通过该图像数据采样电路自传感器阵列接收到的测试数据，则该第三比较器还产生第三错误信号。

附图说明

参考下面的附图描述本发明，其中相似的附图标记表示基本上相似的元件：

图1为在主机装置电路板上安装的图像传感器的透视图；

图2为图1的图像传感器的方块图；

图3为图1的图像传感器的像素的示意图；

图4为图1的图像传感器的测试信号注入电路的示意图；

图5为图4的测试信号注入电路的两个相邻列注入电路的电路图；

图6为图1的图像传感器的像素阵列、第一行控制器、第二行控制器以及比较电路的电路图；

图7为示出图6的比较电路的特征的电路图；

图8为示出图1的图像传感器的控制电路、像素阵列、采样电路以及比较电路的电路图；

图9为示出图8的比较电路的额外细节的电路图；

图10为图1的图像传感器的另一比较电路的电路图；

图11为说明图1的图像传感器在图像捕获模式中的操作的定时图；

图12为说明图1的图像传感器在测试模式中的操作的定时图；

图13为根据本发明的替换实施例中图7的比较电路的电路图；以及

图14为根据本发明的另一实施例中替换采样电路和替换比较电路的电路图。

具体实施方式

本发明通过提供包括故障检测电路的图像传感器来克服与现有技术相关的问题。在下面的描述中，阐述许多特定细节（例如，图像传感器类型、像素类型、晶体管类型、像素数量等），以提供对本发明的全面理解。然而，熟悉本领域的技术人员将意识到，本发明可以脱离这些特定细节而实践。在其他示例中，已经省略熟知的集成电路图像传感器生产实践（例如，晶体管形成、彩色滤光片形成、晶圆切割、半导体掺杂等）和元件的细节，以免不必要地模糊本发明。

图1为安装在印刷电路板（Printed Circuit Board，PCB）102的一部分上的图像传感器100的透视图，其中该PCB102表示相机主机装置（例如，汽车、制造机械、医疗设备、手机等）的PCB。图像传感器100与主机装置的其他元件经由多条导电走线104进行电通信。在示例性实施例中，图像传感器100被描述为相机模块106的一部分，其进一步包括光学元件108和外壳110。如图所示，外壳110安装于图像传感器100，而光学元件108固定于其间。熟悉本领域的技术人员将意识到，PCB102、走线104、光学元件108以及外壳110的特殊设计和/或存在将取决于特定应用，并且不是与本发明特别地相关。因此，PCB102、走线104、光学元件108以及外壳110仅为特征表示。

图2为图像传感器100的方块图，在该示例性实施例中，该图像传感器100为背照式（Backside Illuminated，BSI）CMOS图像传感器片上系统（System-On-Chip，SOC）。图像传感器100包括：控制电路200、像素阵列202、测试信号注入电路204、第一行控制器206、第二行控制器208、第一比较电路210、采样电路212、第二比较电路214、图像处理器216以及第三比较电路218。

控制电路200提供用于协调并控制图像传感器100的各种元件的主要装置。例如，控制电路200操作以使测试信号注入电路204在测试模式或者图像捕获模式中操作。作为另一示例，控制电路200操作以向第一行控制器206和第二行控制器208提供行控制信号。作为再一示例，控制电路200向采样电路212提供采样控制信号。

像素阵列202包括以多个行222和多个列224排列的多个像素220。也就是说，像素阵列202包括M+1行222，其中第一个表示为行222₀，而最后一个表示为行222_M。类似地，像素阵列202包括N+1列224，其中第一个表示为列224₀，而最后一个表示为列224_N。像素220的每一个都具有唯一的地址i，j，其中i表示地址的行，而j表示地址的列。

测试信号注入电路204包括N+1列注入电路226，其连接至列224并且以与列224相同的方式表示。因此，列注入电路226的第一个表示为列注入电路226₀，而最后一个表示为列注入电路226_N。当测试信号注入电路204接收控制电路200执行该操作的命令时，列注入电路226₀至226_N的每一个操作以将测试信号注入至像素列224₀至224_N中的相应一列。当测试信号注入电路204被命令为在图像捕获模式中操作时，所有列注入电路226₀至226_N将相同参考信号注入至相应列224₀至224_N的每一个。

第一行控制器206操作以产生通过自控制电路200输出的行控制信号指令定义的行控制信号。此外，第一行控制器206电耦合至行222的每一个，以直接地于其上施加所产生的行控制信号。第二行控制器208也操作以产生通过自控制电路200输出的相同行控制信号指令定义的相同行控制信号。与第一行控制器206不同，通过第二行控制器208产生的行控制信号不是意在驱动行222。相反地，其被第一比较电路210使用，以检查通过第一行控制器206产生的控制信号是否已经跨越行222被适当地分布。也就是说，第一比较电路210接收通过第二行控制器208产生的控制信号，然后将其与行222的电状态进行比较。如果行222的电状态不对应于通过第二行控制器208产生的控制信号，则第一比较电路210输出表示通过第一行控制器206产生的控制信号未被适当地跨越一个或多个行222分布的错误信号。

采样电路212操作以根据来自控制电路200的列采样指令执行采样操作。因为每一个行222被第一行控制器206顺序地选择，采样电路212获取表示每一个列224的电状态的数字数据。因此，获取用于像素阵列202的每一个像素220的数字数据需要每帧采样N+1列224的每一个总共M+1次。每一次采样电路212获取行样本，其就经由数据线228将数字数据输出至图像处理器216以用于进一步处理。

第二比较电路214接收通过控制电路200提供至采样电路212的相同的列采样指令。第二比较电路214将该采样指令与实际控制信号驱动采样电路212进行比较。如果该实际信号驱动采样电路212不对应于该采样指令，则第二比较电路输出错误信号。

图像处理器216操作以经由已知图像处理技术将通过采样电路212获取的数字数据转换为可读图像数据。

第三比较电路218操作以将经由测试信号注入电路204注入至列224的测试信号与通过采样电路212获取的所得数字数据进行比较。如果通过采样电路212获取的所得数字数据不适当地对应于该测试信号，则第三比较电路218输出错误信号。第三比较电路218可以经由数据线228或者选择经由图像处理器216和数据线230直接地接收来自采样电路212的数字数据。

图3为与一组行控制信号线300_i、电荷注入线302_j以及读取线304j耦合的像素阵列202的像素220_i,_j的示意图。行控制信号线300_i包括：行选择线306_i、复位线308_i以及传输线310_i。行控制信号线300可以延伸跨越整行222_i，以使第一行控制器206可以将相同的控制信号提供至行222_i的像素220_i,0至220_i,N。同样地，电荷注入线302_j和读取线304_j可以沿整列224_j延伸。电荷注入线302_j使测试信号注入电路204能够将测试信号注入像素220_0,j至220_M,j。读取线304_j使采样电路212能够采样像素220_0,j至220_M,j的电状态。

在该示例性实施例中，像素220_i,j为四晶体管（four-transistor，4T）像素，其包括：光传感器312、电荷存储区域314、像素电压源端子（V_dd）316、复位晶体管318、传输晶体管320、源极跟随晶体管322、行选择晶体管324以及耦合电容器326。光传感器312例如为光电二极管（Photodiode，PD），操作以将入射光转换为带电电荷。电荷存储区域314为浮动扩散元件，操作以存储通过光传感器312产生的电荷。像素电压源端子316将电压提供至复位晶体管318和源极跟随晶体管322。复位晶体管318包括：第一端子328，耦合至像素电压源端子316；第二端子330，耦合至电荷存储区域314；以及门极332，耦合至复位线308_i。当第一行控制器206经由复位线308_i使复位信号（在此情况下为高电压脉冲）施加在门极332上时，晶体管318暂时置于导通状态，其中电荷存储区域314耦合至像素电压源端子316。因此，电荷存储区域314的先前电荷状态返回至已知参考电荷状态。一旦复位线308_i返回至低电压状态，复位晶体管318就返回至非导通状态，其中电荷存储区域314与像素电压源端子316电绝缘。传输晶体管320包括：第一端子334，被耦合至光传感器312；第二端子336，被耦合至电荷存储区域314；以及门极338，耦合至传输线310_i。当第一行控制器206经由传输线310_i将传输信号（在此情况下为高电压）施加在门极338时，传输晶体管320置于导通状态，其中光传感器312耦合至电荷存储区域314。因此，通过光传感器312产生的电荷被传输至电荷存储区域314。一旦传输线310_i返回至低电压状态，传输晶体管320就返回至非导通状态，其中电荷存储区域314与光传感器312电绝缘。源极跟随晶体管322包括：第一端子340，耦合至像素电压源端子316；第二端子342，耦合至行选择电晶体324；以及门极344，耦合至电荷存储区域314。熟悉本领域的技术人员将意识到，第二端子342的电状态将由门极344的电荷状态指示，进而由电荷存储区域314的电荷状态指示。因此，第二端子342可以作为像素220_i,j的输出端子，其被操作以输出表示存储于电荷存储区域314的电荷的电信号。行选择晶体管324包括：第一端子346，耦合至源极跟随晶体管322的第二端子342；第二端子348，耦合至读取线304_j；以及第三端子350，耦合至行选择线306i。当第一行控制器206将行选择信号（在此情况下为高电压）施加在行选择线306_i上时，行选择晶体管324在导通状态下操作，其中第一端子346和第二端子348彼此电耦合，从而将自第二端子342输出的信号施加在读取线304_j上。当行选择信号不被施加在行选择线306_i上时，行选择晶体管324在开启状态下操作，从而使像素220_i,j的输出端子不与读取线304_j连接。耦合电容器326包括：第一端子352，耦合至电荷存储区域314；以及第二端子354，耦合至电荷注入线302_j。耦合电容器326能够通过控制施加在电荷注入线302_j上的电压使测试信号注入电路204（来自图2）控制电荷存储区域314的电荷状态。当图像传感器100在图像捕获模式中操作时，电荷注入线302的电压保持在通过光传感器312产生的电荷传输至电荷存储区域314前后的已知参考电平。由于电荷注入线302保持在固定电压，在给定的时间中通过光传感器312产生的电荷的数量被测量为来自光传感器312的电荷传输至电荷存储区域314前后电荷存储区域314的电荷状态之间的差。

当图像传感器100在测试模式中操作时，测试信号注入电路204通过改变施加在电荷注入线302（因此在电容器326的端子354）上的电压，而将测试信号传输至像素220。通过改变该电压电平，电荷存储区域314的电荷状态被调整为模拟已知光强的值。例如，如果在图像捕获模式期间施加在电荷注入线302上的相同参考电压在测试模式期间施加在电荷注入线302上，则读取线304_j的电状态看起来好像光传感器312已经产生了最小电荷。如将要在下文中进一步详细地解释地，采样电路212（来自图2）像其在图像捕获模式期间一样正常地采样读取线304_j，并且第三比较电路218比较该数据样本与所注入的测试信号并且当其不一致时输出错误信号。

在图3的示例性实施例中，测试信号注入至电荷存储区域314。然而，该测试信号可以选择性地例如经由复位晶体管318和传输晶体管320注入至光传感器312。

图4为根据本发明一实施例的测试信号注入电路204的示意图。除列注入电路226₀至226_N之外，测试信号注入电路204包括：随机位发生器400、随机位供应线402、逻辑高电压供应线404以及逻辑低电压供应线406。此外，测试信号注入电路204耦合至缓冲时钟信号线408和电荷注入复位信号线410。缓冲时钟信号线408自控制电路200被路由至测试信号注入电路204内，以将时钟信号供应至列注入电路226₀至226_N以及随机位发生器400。缓冲器420可以耦合于控制电路200与列注入电路204之间，以缓冲和/或放大来自控制电路200的时钟信号。

电荷注入复位线410自控制电路200被路由至测试信号注入电路204内，以将复位信号供应至列注入电路226₀至226_N。随机位发生器400包括输入端子412和输出端子414，分别耦合至缓冲时钟信号线408和随机位供应线402。在一实施例中，随机位发生器400可以为线性回馈移位寄存器（LinearFeedback Shift Register，LFSR），其被操作以使随机产生的数据位施加在随机位供应线402上，以响应自缓冲时钟信号线408接收时钟信号。随机位供应线402被路由以将随机数据位供应至列注入电路226₀至226_N，并且还从测试信号注入电路204路由至第三比较电路218（来自图2）。高电压供应线404和低电压供应线406被路由跨过测试信号注入电路204至列注入电路226₀至226_N。

图5为列注入电路226_j和相邻列注入电路226_j-1的示意图。每一个列注入电路226_N至226₀包括：存储元件500、第一开关电路502以及第二开关电路504。在所示的实施例中，每一个存储元件500为触发器电路，该触发器电路具有耦合至缓冲时钟信号线408的时钟输入端子506、数据位输入端子508以及数据位输出端子510。存储元件500_N（未示出）的数据位输入端子508耦合至随机位供应线402（来自图4）。除存储元件500_N之外，随后的存储元件500_N-1至500₀的数据位输入端子508耦合至相邻存储元件500的输出端子510。例如，存储元件500_j的数据位输入端子508耦合至相邻存储元件500_j+1的数据位输出端子510。同样，存储元件500_j-1的数据位输入端子508耦合至相邻存储元件500_j的数据位输出端子510。因此，存储元件500为级联在一起以形成单一串行输入（single serial-in）移位寄存器的触发器，其中数据位经由随机位供应线402自随机位发生器400串行地移入。熟悉本领域的技术人员将意识到，当缓冲时钟信号线408被计时时，随机位发生器400施加新的数据位在数据位输入端子508_N上，从而将先前存储在存储元件500_N的数据位传输至存储元件500_N-1。因此，将新产生的数据位加载至存储元件500₀需要使N+1时钟信号施加在缓冲时钟信号线408上。在图5的示例性实施例中，存储元件500为触发器，在其他实施例中，存储元件500可以为脉冲式锁存器或随机存取存储器（Random Access Memory，RAM）。

第一开关电路502包括：控制端子512，耦合至电荷注入复位信号线410；第一输入端子514，耦合至逻辑高电压线404；第二输入端子516，耦合至第二开关电路504；以及输出端子518，耦合至电荷注入线302。在电荷注入复位信号线410的控制下，第一开关电路502将电荷注入线302选择性地耦合至逻辑高电压线404或第二开关电路504。第二开关电路504包括：控制端子520，耦合至存储元件500的输入端子508；第一输入端子522，耦合至逻辑高电压供应线404；第二输入端子524，耦合至逻辑低电压供应线406；以及输出端子526，耦合至第一开关电路502的第二输入端子516。在输入端子508的控制下，第二开关电路504将第一开关502的第二输入端子516选择性地耦合至逻辑高电压供应线404或逻辑低电压供应线406。

图6为示出像素阵列202、第一行控制器206、第二行控制器208以及第一比较电路210的特征的电路图。第一行控制器206与第二行控制器208被耦合以接收自控制电路200输出的数据位形式的行控制指令。在所示的实施例中，自控制电路200输出的行控制指令包括：行地址指令，用于控制行选择线306₀至306_M；复位线控制指令，用于控制复位线308₀至308_M；以及传输线控制指令，用于控制传输线310₀至310_M。行地址指令为数据位的形式，其表示行选择线306₀至306_M的哪一个将被施加。行选择线306₀至306_M的每一个包括：第一端600和第二端602，分别耦合至第一行控制器206和第一比较电路210。复位线308₀至308_M的每一个也包括：第一端604和第二端606，分别耦合至第一行控制器206和第一比较电路210。传输线310₀至310_M的每一个也包括：第一端608和第二端610，分别耦合至第一行控制器206和第一比较电路210。

第一行控制器206包括主行解码器612和行驱动器614。主行解码器612包括输入端子616，被耦合以接收来自控制电路200的行控制信号指令。行驱动器614耦合至主行解码器612并且被操作以根据由主行解码器612解码的行控制指令而将行选择信号施加在行选择线306₀至306_M上、将复位信号施加在复位线308₀至308_M上并且将传输信号施加在传输线310₀至310_M上。行驱动器614包括多个输出端子618₀至618_M、620₀至620_M以及622₀至622_M。输出端子618₀至618_M被操作以输出与相应行选择线306₀至306_M相关的行选择信号。第一端600₀至600_M分别耦合至输出端子618₀至618_M。输出端子620₀至620_M被操作以输出与相应复位线308₀至308_M相关的复位信号。第一端604₀至604_M分别耦合至输出端子620₀至620_M。输出端子622₀至622_M被操作以输出与相应传输线310₀至310_M相关的传输信号。第一端608₀至608_M分别耦合至输出端子622₀至622_M。

第二行控制器208包括副行解码器624，该副行解码器624包括输入端子626。第二行控制器208进一步包括多个输出端子628₀至628_M、630₀至630_M以及632₀至632_M，分别统称为输出端子628、630以及632。副行解码器624的输入端子626被耦合以通过控制电路200接收与提供至输入主行解码器612相同的行控制信号指令。因此，主行解码器612和副行解码器624同时解码相同的行控制信号指令，以使输出端子628₀至628_M的逻辑状态与相应输出端子618₀至618_M的逻辑状态匹配，使输出端子630₀至630_M的逻辑状态与相应输出端子620₀至620_M的逻辑状态匹配，并且使输出端子632₀至632_M的逻辑状态与相应输出端子622₀至622_M的逻辑状态匹配。例如，当输出端子618₀自低电压状态变为高电压状态时，输出端子628₀也在实际相同的时间自低电压状态变为高电压状态。

第一比较电路210被操作以将行控制信号线300₀至300_M的电状态与自副行解码器624输出的控制信号进行比较，其中行控制信号线300₀至300_M包括行选择线306₀至306_M、复位线308₀至308_M以及传输线310₀至310_M。如果给定行（如行选择线306₀）的特定行控制信号的逻辑状态不与输出端子628₀的逻辑状态一致，则第一比较电路210从错误信号输出线634输出错误信号。

第一比较电路210包括多个第一输入端子，这些第一输入端子包括输入端子636₀至636_M、638₀至638_M以及640₀至640_M。输入端子636₀至636_M电耦合至相应输出端子628₀至628_M、输入端子638₀至638_M电耦合至相应输出端子630₀至630_M以及输入端子640₀至640_M电耦合至相应输出端子632₀至632_M。第一比较电路210进一步包括多个第二输入端子，这些第二输入端子包括输入端子642₀至642_M、644₀至644_M以及646₀至646_M。输入端子642₀至642_M电耦合至相应行选择线306₀至306_M的相应第二端602₀至602_M。同样，输入端子644₀至644_M电耦合至相应复位线308₀至308_M的相应第二端606₀至606_M。最后，输入端子646₀至646_M电耦合至相应传输线310₀至310_M的相应第二端610₀至61O_M。

在操作期间，第一比较电路210确定输入端子636₀至636_M的逻辑状态与相应输入端子642₀至642_M的逻辑状态是否具有预定的对应关系，确定输入端子638₀至638_M的逻辑状态与相应输入端子644₀至644_M的逻辑状态是否对应，并且确定输入端子640₀至640_M的逻辑状态与相应输入端子646₀至646_M的逻辑状态是否对应。如果不是，错误输出线634输出表示图像传感器100出现故障的错误信号。

在控制信号线300₀至300_M其中之一损坏的情况下，施加在行驱动器614上的行控制信号可能不适当地分布于相关行内的所有像素。重点需要理解地是，经由主行解码器612和副行解码器624同时解码每一组行控制信号指令，然后比较输出端子628、630、632与控制信号线300的相应第二端602、606、610的电状态，确保来自行驱动器614的行控制信号适当地跨越行控制信号线300分布。相反地，现有技术中的图像传感器通常没有检测这样的故障的方式，因此其更可能地向主机装置输出不准确的图像数据。

图7为示出根据本发明示例性实施例的第一比较电路210的特征的电路图。第一比较电路210包括多个比较电路以及错误信号线706。在所示的实施例中，该比较电路可以包括XOR门。在本发明的其他实施例中，可以使用其他逻辑门，如NAND或NOR门。如果每一个比较电路的两个输入不具有预定关系（例如，匹配），则将输出错误信号。

在所示的实施例中，该比较电路的各组包括比较电路700₀至700_M、比较电路702₀至702_M以及比较电路704₀至704_M。比较电路700₀至700_M的每一个包括：相关的第一输入端子708、第二输入端子710以及输出端子712。如图所示，每一个比较电路700以及每一个相关组的第一输入端子708、第二输入端子710以及输出端子712以类似的下标唯一地表示。例如，比较电路700₁₀（未示出）包括第一输入端子708₁₀、第二输入端子710₁₀以及输出端子712₁₀。第一输入端子708₀至708_M分别电耦合至输入端子636₀至636_M。第二输入端子710₀至710_M分别电耦合至输入端子642₀至642_M。所有输出端子712₀至712_M电耦合至错误信号线706。比较电路702₀至702_M的每一个包括：相关的第一输入端子714、第二输入端子716以及输出端子718。

第一输入端子714₀至714_M分别电耦合至输入端子638₀至638_M。第二输入端子716₀至716_M分别电耦合至输入端子644₀至644_M。所有输出端子718₀至718_M电耦合至错误信号线706。比较电路704₀至704_M的每一个包括：相关的第一输入端子720、第二输入端子722以及输出端子724。第一输入端子720₀至720_M分别电耦合至输入端子640₀至640_M。第二输入端子722₀至722_M电耦合至输入端子646₀至646_M。所有输出端子724₀至724_M电耦合至错误信号线706。应该意识到，当相关的比较电路的第一和第二输入端子不对应时，该相关的输出端子将输出以逻辑高电压状态的形式的错误信号。由于该错误信号线706连接至所有输出端子712₀至712_M、输出端子718₀至718_M以及输出端子724₀至724_M，如果其一个或多个具有逻辑高电压状态，则输出错误信号。在本发明的其他实施例中，每一组的比较电路可以耦合至其本身的相应错误信号线。例如，第一比较电路210可以包括三个错误信号线，其中一个错误信号线耦合至一组比较电路的所有输出端子，比较电路700₀至700_M的输出端子可以耦合至第一错误信号线，而比较电路702₀至702_M以及比较电路704₀至704_M可以分别耦合至第二和第三错误信号线。在本发明的又一实施例中，比较电路的一个子集可以耦合至其本身的相应错误信号线。例如，比较电路700₀至700_j、比较电路702₀至702_j以及比较电路704₀至704_j的输出端子可以耦合至第一错误信号线，而剩余比较电路的输出端子可以耦合至第二错误信号线。在本发明的再一实施例中，每一组的比较电路的一个于集可以耦合至其本身的相应错误信号线。例如，比较电路700₀至700M的输出端子可以耦合至第一错误信号线，而比较电路702_M+1至702_j的输出端子耦合至第二错误信号线。类似地，第三、第四、第五以及第六错误信号线可以耦合至比较电路704₀至704_M、比较电路704_M+1至704_j、比较电路706₀至706_M以及比较电路706_M+1至706_j的输出端子。

图8为示出控制电路200、像素阵列202、采样电路212以及第二比较电路214的电路图。采样电路212获取来自像素阵列202的读取线304₀至304_N的像素样本，并根据自控制电路200输出的控制信号操作。因此，采样电路212被耦合以接收来自控制电路200的控制信号。第二比较电路214耦合至采样电路212和控制电路200并且被操作以当来自采样电路212的控制信号不对应自控制电路200输出的控制信号时，输出错误信号。

采样电路212包括：控制信号调节电路800、第一控制信号线802、第二控制信号线804、第三控制信号线806以及多个像素读取电路808₀至808_N。

控制信号调节电路800被操作以使自控制电路200输出的控制信号在其被施加在第一控制信号线802、第二控制信号线804、第三控制信号线806上之前被调节。控制信号调节电路800包括：第一输入端子810、第二输入端子812、第三输入端子814、电平位移（level shift）电路816、第一缓冲电路818、第二缓冲电路820、第三缓冲电路822、第一输出端子824、第二输出端子826以及第三输出端子828。第一输入端子810被耦合以接收自控制电路200输出的放大器控制信号。第二输入端子812被耦合以接收自控制电路200输出的模拟-数字转换器控制信号。第三输入端子814被耦合以接收自控制电路200输出的存储电路控制信号。电平位移电路816耦合至第一输入端子810、第二输入端子812以及第三输入端子814以电平位移由控制电路200施加于其上的控制信号。第一缓冲电路818被操作以在通过电平位移电路816位移的电平之后缓冲施加在第一输入端子810上的放大器控制信号。在通过第一缓冲电路818缓冲之后，放大器控制信号被从第一输出端子824施加在控制信号线802上。第二缓冲电路820被操作以在通过电平位移电路816位移的电平之后缓冲施加在第二输入端子812上的模拟-数字转换器控制信号。在通过缓冲电路820缓冲之后，该模拟-数字转换器控制信号被从输出端子826施加在控制信号线804上。第三缓冲电路822被操作以在通过电平位移电路816位移的电平之后缓冲施加在第三输入端子814上的存储电路控制信号。在通过缓冲电路822缓冲之后，该存储电路控制信号被从输出端子828施加在控制信号线806上。

控制信号线802包括第一端830和第二端832，控制信号线804包括第一端834和第二端836，而控制信号线806包括第一端838和第二端840。控制信号线802为放大器控制信号线，被操作以将放大器控制信号供应至像素读取电路808₀至808_N。控制信号线802的第一端830和第二端832分别耦合至控制信号调节电路800的输出端子824和第二比较电路214。控制信号线804为模拟-数字转换器控制信号线，被操作以将模拟-数字转换器控制信号供应至像素读取电路808₀至808_N。控制信号线804的第一端834和第二端836分别耦合至控制信号调节电路800的输出端子826和第二比较电路214。控制信号线806为存储电路控制信号线，被操作以将存储电路控制信号供应至像素读取电路808₀至808_N。控制信号线806的第一端838和第二端840分别耦合至控制信号调节电路800的输出端子828和第二比较电路214。

像素读取电路808₀至808_N的每一个被操作以获取表示相应读取线304₀至304_N的电状态的数字数据。例如，像素读取电路808_N-1被操作以获取表示读取线304_N-1的电状态的数字数据。像素读取电路808₀至808_N的每一个包括：电容器842、放大器844、模拟-数字转换器846以及存储电路848。电容器842₀至842_N的每一个包括第一端子850和第二端子852，分别耦合至相应读取线304和放大器844。放大器844₀至844_N的每一个被操作以放大相应第二端子852₀至852_N的电状态。放大器844₀至844_N的每一个耦合至控制信号线802，并且根据自控制信号调节电路800的输出端子824输出的放大控制信号（例如，增益控制信号）操作。

模拟-数字转换器846₀至846_N耦合至相应放大器844₀至844_N并且被操作以数字化自其输出的放大信号。例如，模拟-数字转换器846_N产生表示自放大器844_N输出的放大电压的二进制数据字（binary data word）。模拟-数字转换器846₀至846_N的每一个耦合至控制信号线804并且根据自控制信号调节电路800的第二输出端子826输出的模拟-数字控制信号操作。存储电路848₀至848_N分别耦合至模拟-数字转换器846₀至846_N并且被操作以存储自其产生的二进制数据字。存储电路848₀至848_N耦合至控制信号线806，因此根据自控制信号调节电路800的第三输出端子828输出的存储电路控制信号操作。熟悉本领域的技术人员将意识到，通过读取电路808₀至808_N获取的数据位的数量、二进制数据字的解析度将取决于特定应用。因此，解析度（例如，8位字（8-bit word））不是本发明的一个重要方面，因此不需要局限于任意特定数量的数据位或者任意特定类型的模拟-数字转换器（如连续近似（successive approximate）寄存器或者斜坡（ramp）模拟-数字转换器）。

第二比较电路214包括：第一输入端子854、第二输入端子856、第三输入端子858、第四输入端子860、第五输入端子862、第六输入端子864。第一输入端子854被耦合以接收向控制信号调节电路的第一输入端子810提供的相同放大器控制信号。在所示的实施例中，第二比较电路214的第一输入端子854和控制信号调节电路800的第一输入端子810经由传输线866连接且因此而耦合至相同节点。第二输入端子856被耦合以接收自控制电路200向控制信号调节电路800的第二输入端子812提供的相同模拟-数字控制信号。在所示的实施例中，第二比较电路214的第二输入端子856和控制信号调节电路800的第二输入端子812经由传输线868连接且因此而耦合至相同节点。第三输入端子858被耦合以接收自控制电路200向控制信号调节电路800的第三输入端子814提供的相同存储电路控制信号。在示例性实施例中，第二比较电路214的第三输入端子858和控制信号调节电路800的第三输入端子814经由传输线870连接且因此而耦合至相同节点。

第四输入端子860耦合至控制信号线802的第二端832。第五输入端子862耦合至控制信号线804的第二端836。第六输入端子864耦合至控制信号线806的第二端840。在操作期间，第二比较电路214分别将第一输入端子854、第二输入端子856以及第三输入端子858的电状态与第四输入端子860、第五输入端子862以及第六输入端子864的电状态进行比较。如果第一输入端子854、第二输入端子856以及第三输入端子858的电状态不对应相应第四输入端子860、第五输入端子862以及第六输入端子864的电状态，则比较电路输出错误信号。

图9为示出根据本发明一实施例的第二比较电路214的额外细节的电路图。第二比较电路214包括多个逻辑门和错误信号输出端子908。在所示的实施例中，第二比较电路214包括多个XOR门和OR门。在本发明的其他实施例中，可以使用其他逻辑门，如XNOR门或NOR门。使用OR门，如果这些输入端子的任意一个处于逻辑高时，则输出将为逻辑高。

第二比较电路214包括：第一XOR门900、第二XOR门902、第三XOR门904、OR门906以及错误信号输出端子908。第一XOR门900包括第一输入端子910、第二输入端子912以及输出端子914。第一XOR门900的第一输入端子910和第二输入端子912分别耦合至第一输入端子854和第四输入端子860。因此，当第一输入端子910和第二输入端子912均为逻辑高或者均为逻辑低时，输出端子914的逻辑状态为低，因此代表施加在控制线802上的放大器控制信号适当地分布于所有放大器844₀至844_N。如果向控制信号调节电路800的第一输入端子810提供的控制信号不适当地跨越控制线802至第四输入端子860分布，则输入端子910将不具有与第二输入端子912相同的逻辑值，从而使输出端子914具有高逻辑状态。

第二XOR门902包括第一输入端子916、第二输入端子918以及输出端子920。第二XOR门902的第一输入端子916和第二输入端子918分别耦合至第二输入端子856和第五输入端子862。当第一输入端子916和第二输入端子918均为逻辑高或均为逻辑低时，输出端子920的逻辑状态为低，从而表示施加在控制线804上的模拟-数字转换器控制信号适当地分布到所有模拟-数字转换器846₀至846_N。如果向控制信号调节电路800的第二输入端子812提供的控制信号不适当地跨越控制线804至第五输入端子862分布，则第二输入端子918和第一输入端子916将不匹配，从而使输出端子920具有高逻辑状态。

第三XOR门904包括：第一输入端子922、第二输入端子924以及输出端子926。第三XOR门904的第一输入端子922和第二输入端子924分别耦合至第三输入端子858和第六输入端子864。当第一输入端子922和第二输入端子924匹配时，输出端子926的逻辑状态为低，从而表示施加在控制线806上的存储电路控制信号适当地分布得到所有存储电路848₀至848_N。如果向控制信号调节电路800的第三输入端子814提供的控制信号不适当地跨越控制线806至第六输入端子864分布，则第二输入端子924和第一输入端子922将不匹配，从而使输出端子926具有高逻辑状态。

OR门906包括：第一输入端子928、第二输入端子930、第三输入端子932以及输出端子908。第一输入端子928、第二输入端子930以及第三输入端子932分别辑合至输出端子914、920、926。当输出端子914、920、926的逻辑状态均为低时，输出端子908的逻辑状态将为低。如果输出端子914、920、926的一个或多个的逻辑状态为高，则输出端子908将具有高逻辑状态，其表示一些类型的故障已经出现在采样电路212中。

在所示的实施例中，使用XOR门。在本发明的其他实施例中，可以使用其他逻辑门，诸如NAND门或NOR门。使用XOR门，如果两个输入不匹配，则将输出逻辑高。

图10为根据本发明一实施例的第三比较电路218（图2）的电路图。当图像传感器100在测试模式中操作时，第三比较电路218将通过随机位发生器400经由随机位供应线402提供的测试信号（其也应该为通过列注入电路226₀至226_N提供至像素202然后通过采样电路212自像素202采样）与通过采样电路212实际获取的数字数据进行比较。在所获取的数据不与测试数据匹配的情况下，第三比较电路218从错误信号输出端子1000输出错误信号。在所示的实施例中，第三比较电路218包括：第一校验和（checksum）电路1002、阈值电路1004、第二校验和电路1006以及比较器1008。

第一校验和电路1002包括：时钟输入端子1010、数据位输入端子1012以及输出端子1014。时钟输入端子1010和数据位输入端子1012分别耦合至缓冲时钟信号线408和随机位供应线402。缓冲器420耦合于控制电路200与缓冲时钟信号线408之间，以缓冲和/或放大来自控制电路200的时钟信号。施加在缓冲时钟信号线408上的时钟信号使第一校验和电路1002顺序地，经由输入端子1012读取由随机位发生器400（参考图4）顺序地施加在随机位供应线402上的随机产生的数据位。因为随机产生的位被第一校验和电路1002顺序地接收，所以第一校验和电路1002计算通过输出端子1014输出至比较器1008的校验和值。

阈值电路1004包括：时钟输入端子1016、数据输入端子1018以及输出端子1020。时钟输入端子1016耦合至第二时钟信号线1022，以接收来自控制电路200的时钟信号。数据输入端子1018耦合至数据线228以接收通过采样电路212获取的像素数据。该像素数据被处理并且经由数据线228以二进制数据字的形式自图像处理器216提供至端子1018，每一个字表示特定像素的电荷状态。或者，该像素数据可以以二进制数据字的形式自采样电路212直接地供应至数据输入端子1018。每当数据字被下载至阈值电路1004时，自端子1020输出单一数据位。如果经由数据输入端子1018接收到的数据字的二进制值低于预定阈值，则阈值电路1004自输出端子1020输出二进制“0”。如果经由数据输入端子1018接收到的数据字的二进制值大于或等于预定阈值，则阈值电路1004自输出端子1020输出二进制“1”。因此，每当时钟信号线1022循环（cycle）时，阈值电路1004接收另一数据字，并且输出与其对应的另一数据位。

第二校验和电路1006包括：时钟输入端子1026、数据位输入端子1028以及输出端子1030。第二校验和电路1006的时钟输入端子1026和数据位输入端子1028分别耦合至阈值电路1004的第二时钟信号线1022和输出端子1020。因此，每当时钟信号线1022循环时，第二校验和电路1006接收自阈值电路1004输出的另一数据位。因为通过输入端子1028顺序地接收随机产生的位，所以第一校验和电路1006计算通过输出端子1030输出至比较器1008的校验和值。

比较器1008包括：第一输入端子1032、第二输入端子1034以及输出端子1036。第一输入端子1032和第二输入端子1034被耦合以分别接收自输出端子1014、1030输出的二进制校验和值。比较器1008的输出端子1036耦合至错误信号输出端子1000。如果通过第二输入端子1034接收到的校验和值不等于通过第一输入端子1032接收到的校验和值，则输出端子1036施加错误信号在错误信号输出端子1000上。可以为每一行或者整个帧计算校验和，但是每一行的校验提供可识别特定故障行的优势。

图11为说明图像传感器100在图像捕获模式中的操作的示例性定时图1100。下面的示例描述了当图像传感器100在图像捕获模式中操作时行222_i的控制和采样。此外，该示例说明了响应于行222_i的控制，像素220_i,_j的各种元件的电状态。虽然在本示例中仅描述了行222_i的操作，但以相同方式顺序地控制并且采样所有行222₀至222_M。也将参考图2至图10描述图像传感器100的操作。

在获取行222_i-1的图像数据之后，如下获取行222_i的图像数据。首先，控制电路200输出一组行控制指令（例如，行i的行地址）至第一行控制器206和第二行控制器208。响应于行控制指令，行控制器206施加行选择信号1102在行选择线306_i上，从而使像素220_i,0至220_i,N的行选择晶体管324在导通状态下操作。一且例如像素220_i,j的行选择晶体管324处于导通状态，则相关的读取线304_j的电压状态1104对应于电荷存储（FD）区域314_i,j的电荷状态1106。

在本示例性实施例中，电压供应线404提供参考电压（Vhi）1110，其中当图像传感器100在图像捕获模式中操作时，保持注入线302₀至302_N。电荷注入复位信号线410的高电压状态使开关电路502₀至502_N（图5）的每一个耦合高电压供应线404至相应电荷注入线302。因此，所有注入线302₀至302_N（即，行i中至像素220的所有注入线）耦合至高电压供应线404。

在施加复位信号1108在电荷注入复位信号线410上时，像素复位信号1112施加在复位线308_i上，从而驱使像素220_i,0至220_i,N的每一个相关的复位晶体管318。如前所述，驱使晶体管318耦合相关电荷存储（FD）区域314与电压源端子316（Vdd）。复位信号1112保持施加在复位线308_i上一预定持续时间，以使其足够允许在电荷存储区域314中先前累积的任意电荷返回至已知的复位状态。

在自复位线308_i去除（例如，变低）复位信号1112之后，采样电路212同时获取自读取线304₀至304_N的每一个的电压样本。用虚线表示的SHR1（Samp1e-Hald-Reset1，采样保持复位1）表示获取第一电压样本的定时。在SHR1之后不久，传输信号1114施加在传输线310_i上，从而驱使像素220_i,0至220_i,N的每一个相关的传输晶体管320。驱使传输晶体管320导致电耦合，因此，电荷自光传感器312传输至电荷存储（FD）区域314。如图所示，例如，当使传输信号1114施加在传输线310_i上时，光传感器312_i,j的初始低电荷状态1116和电荷存储区域314_i,j的初始高电荷状态1106分别同时增加和降低。传输信号1114保持施加在传输线310_i上一预定持续时间，以使其足够允许通过光传感器312_i,j产生的任意电荷传输至电荷存储区域314_i,j。在自传输线310_i去除传输信号114之后，采样电路212同时获取来自读取线304₀至304_N的每一个的第二电压样本。用虚线表示的SHS1（Sample-Hald-Signal1，采样保持信号1）表示获取第二电压样本的定时。最后，自行选择线306_i去除行选择信号1102，并且对行222_i+1重复上述过程。

图12为说明图像传感器100在测试模式中操作的示例的定时图1200。尤其是，定时图1200示出图像捕获过程（在SHS1之前）接着示出测试过程（在SHS1之后）。下面的描述解释行222_i的控制和采样，并且响应于行222_i的控制说明像素220_i,j的各种元件的电状态。虽然在本示例中仅描述了行222_i的操作，但以类似方式顺序地控制和采样所有行222₀至222_M。也参考图2至图10进行下面的描述。

为了以简单方式努力传达本发明的新特征，图像传感器100被描述为仅具有24个像素行。然而，熟悉本领域的技术人员显而易见地是，在典型应用中，图像传感器100将可能具有实质上很大数量的像素行。然而，本发明可以实践为具有任意实际数量的像素行和/或列的图像传感器100。

首先，控制电路200开始施加一序列的时钟信号1202在时钟信号线408上。在时钟信号1202中的循环数量等于图像传感器100的像素列224的数量。因为本特定示例描述图像传感器100具有24个像素列224，所以在所示部分的时钟信号1202中有24个循环。在时钟信号1202的每一个下降缘处，随机位发生器400使新随机产生的位施加在随机位线402上。因此，随机位发生器400使一序列的24个随机产生的位施加在随机位线402上。每当新随机产生的位施加在随机位线402上时，先前存储在存储元件500_j+1的数据输入端子508处的位被传输至存储元件500_j的数据输入端子508。因此，24位序列1204被位移至24个存储元件500₀至500₂₃（仅示出两个存储元件500）。以第1个开始，以第24个结束，在本示例中示出的24位序列1204为110100101011000101010111。

在位序列1204的第一个位被位移至存储元件500_j之后，将行选择信号1102施加在行选择信号线306_i上，从而连接像素220_i,0至220_i,23的电荷存储区域314至相应读取线304₀至304₂₃。在行选择信号1102施加在行选择线306_i上之后不久，复位信号1108被施加在测试信号注入电路204的电荷注入复位信号线410上。电荷注入复位信号线410的逻辑高电压状态使第一开关电路502₀至502₂₃的每一个分别耦合输出端子518₀至518₂₃与第一输入端子514₀至514₂₃。因此，电荷注入线302₀至302₂₃均耦合至高电压供应线404。在复位信号1108被施加在电荷注入复位信号线410上时，像素复位信号1112被施加在复位线308_i上，从而使电荷存储区域314_i,0至314_i;23耦合至在像素220_i,0至220_i,23中的相关的每一个中的电压源端子316。在电荷存储区域314_i,0至314_i,23的每一个返回至已知复位电荷状态之后，自复位线308_i去除（变低）复位信号1112。

在自复位线308_i去除复位信号1112之后，采样电路212同时获取来自读取线304₀至304₂₃的每一个的电压样本。当在图像捕获模式中时，在SHR1处获取第一电压样本（复位电压样本）。在SHR1之后不久，传输信号1114被施加在传输线310_i上，从而分别自光传感器312_i,0至312_i,23传输电荷至电荷存储区域314_i,0至314_i,23。然后，自传输线310_i去除（变低）传输信号1114，并且采样电路212在SHS1处同时获取来自读取线304₀至304₂₃的每一个的第二电压样本（图像信号）。这完成图像捕获过程。

在SHS1之后不久，复位信号1112再次被施加在复位线308_i上，从而复位电荷存储区域314_i,0至314_i,N的电荷状态1106。在自复位线308_i去除复位信号1112第二时间之后，采样电路212在SHR2处同时获取来自读取线304₀至304₂₃的每一个的第三电压样本。在SHR2之后，自电荷注入复位信号线410去除复位信号1108，从而使第一开关电路502₀至502_N分别电耦合第二输入端子516₀至516_N与输出端子518₀至518_N。因此，用在相应控制端子520₀至520_N上发生有效的位序列1204的任何一个的逻辑状态指示每一个测试信号注入线302₀至302_N的电压1110。例如，当施加在存储元件500_j的数据位输入端子508_j上的位序列1204的位碰巧为“0”时，列注入电路226_j的第二开关电路504_j电耦合端子526_j和522_j。耦合端子526_j和522_j使注入线302_j间接地通过开关电路502_j和504_j耦合至逻辑高电压供应线404。在另一方面，当施加在存储元件500_j的数据位输入端子508_j上的位序列1204的位碰巧为“1”时，列注入电路226_j的第二开关电路504_j耦合端子526_j和524_j。作为耦合端子526_j和524_j的结果，注入线302_j间接地通过第一开关电路502_j和504_j耦合至逻辑低电压线406。然而，在该特定示例中，存储在端子508_j中的位序列1204的第24位为“1”，从而当自电荷注入复位信号线410去除复位信号1108时，使注入线302_j的电压1110下降至低电压供应线406的逻辑低电压。当然，如果位序列1204的第24位为“0”而不是“1”时，当自电荷注入复位信号线410去除复位信号1108时，注入线302_j的电压1110将保持在逻辑高电压线404的电平。

与图像传感器100在图像捕获模式中操作时不同，当图像传感器100在测试模式中操作时，在SHR2之后第二传输信号1114不施加在传输线310_j上。的确，不是通过入射光强度（即，不是通过光传感器312_i,0至312_i,N累积的光生电荷）指示像素220_i,0至220_i,23的电荷状态。相反地，分别通过注入线302₀至302_j的电压状态指示像素220_i,0至220_i,23的电荷状态。因为注入线302₀至302_j的每一个可以具有两个可能的电压状态（Vhi或Vlo）中的仅之一，所以在SHR2期间自相应读取线304₀至304_j获取的电压样本的每一个可以具有两个可能值中的仅之一。实际上，采样电路212通过将来自光传感器312_i,0至312_i,N的光生电荷传输至相应电荷存储区域314_i,0至314_i,N的步骤替换为将随机产生的测试信号注入至电荷存储区域314_i,0至314_i,N的步骤来采样注入至像素220_i,0至220_i,N的模拟像素数据。

在每一个图像捕获过程之后都接一个测试过程是不必要。实施测试过程（注入信号采样）的频率取决于必须以多快的速度检测传感器故障。通常，每N个图像捕获过程可以接一个测试过程，其中N为大于0的整数。或者，在每一个帧时间期间（即，完成像素阵列202中每一行222的图像捕获过程的时间）可以测试像素行222的仅一个子集。

图13为根据本发明替换实施例的第一比较电路210的电路图。在该特定实施例中，第一比较电路210（图2）被配置以根据施加在其额外的输入端子1300上的控制信号选择性地启用和禁用。选择性地启用和禁用第一比较电路210的一个优点是当不使用第一比较电路210时，该第一比较电路210可以禁用，从而降低图像传感器100的整体功耗。在某些应用中，可以每几个帧仅需要实施比较程序一次，以便实现某种预定图像数据可靠性。在这种情况下，在控制信号不需要施加的帧期间，可能需要使第一比较电路210禁用。

为了实现选择性控制，第一比较电路210进一步包括：多个晶体管1302₀至1302_M、多个第二晶体管1304₀至1304_M、多个第三晶体管1306₀至1306_M、启用晶体管1308以及反相器1310。晶体管1302₀至1302_M的每一个包括：第一端子1312、第二端子1314以及第三端子1316。如图所示，使用识别其所属的晶体管1302₀至1302_M的相关晶体管的下标来表示第一端子1312、第二端子1314以及第三端子1316的每一个。第一端子1312₀至1312_M分别连接至输出端子712₀至712_M。相应晶体管1302₀至1302_M的所有第二端子1314₀至1314_M连接至第一比较电路210的接地端子1318。相应晶体管1302₀至1302_M的所有第三端子1316₀至1316_M连接至第一比较电路210的共同供应线1320。

第二晶体管1304₀至1304_M的每一个还包括：第一端子1322、第二端子1324以及第三端子1326。如图所示，还使用识别其所属的第二晶体管1304₀至1304_M的相关晶体管的下标来表示第一端子1322、第二端子1324以及第三端子1326的每一个。第一端子1322₀至1322_M分别连接至输出端子718₀至718_M。相应第二晶体管1304₀至1304_M的所有第二端子1324₀至1324_M连接至第一比较电路210的接地端子1318。相应第二晶体管1304₀至1304_M的所有第三端子1326₀至1326_M连接至第一比较电路210的共同供应线1320。

第三晶体管1306₀至1306_N的每一个还包括：第一端子1328、第二端子1330以及第三端子1332。如图所示，还使用识别其所属的第三晶体管1306₀至1306_M的相关晶体管的下标来表示第一端子1328、第二端子1330以及第三端子1332的每一个。第一端子1328₀至1328_M分别连接至输出端子724₀至724_M。相应第三晶体管1306₀至1306_M的所有第二端子1330₀至1330_M连接至第一比较电路210的接地端子1318。相应第三晶体管1306₀至130内的所有第三端子1332₀至1332_M连接至第一比较电路210的共同供应线1320。

启用晶体管1308包括：第一端子1334，连接至第一比较电路210的输入端子1300；第二端子1336，连接至共同供应线1320；以及第三端子1338，连接至第一比较电路210的电压源1340。反相器1310包括：输入端子1342，连接至共同供应线1320；以及输出端子1344，连接至第一比较电路210的错误信号输出线706。

下面的示例描述了根据该替换实施例中第一比较电路210的操作。首先，输入端子1300处于低电压状态，从而驱使启用晶体管1308。当驱使启用晶体管1308时，在第三端子1338与第二端子1336之间不出现电压降，因此包括反相器1310的共同供应线1320和输入端子1342的节点的电压状态等于电压源1340的高电压状态。当然，由于反相器1310的输入端子1342处于高电压状态，所以输出端子1344处于低电压状态。为了启用第一比较电路210，启用信号以高电压状态的形式施加在输入端子1300上。这导致启用晶体管1308处于非导通状态（“关闭”），从而使反相器1310的共同供应线1320和输入端子1342不与电压源1340连接。在关闭启用晶体管1308之后，反相器1310的共同供应线1320和输入端子1342的电压状态保持预充电（precharge）至高电压状态。如果XOR门700₀至700_M、702₀至702_M和/或704₀至704_M的任意一个或多个具有不对应的输入端子，则相关的输出端子将具有高电压状态，从而驱使（处于导通状态）晶体管1302₀至1302_M、第二晶体管1304₀至1304_M或者第三晶体管1306₀至130的任何一个具有与其连接的门极。晶体管1302₀至1302_M、第二晶体管1304₀至1304_M或者第三晶体管1306₀至1306_M的任何一个或多个的驱使将耦合反相器1310的共同供应线1320和输入端子1342至接地端子1318。因此，反相器1310的输入端子1342使输出端子1344（因此错误输出信号线706）具有高电压状态。当然，错误信号线706的高电压状态为表示一个或多个控制信号还未适当地分布到控制信号线300₀至300_M的错误信号。

图14为根据本发明的另一实施例中替换采样电路1400和替换比较电路1402的电路图。应该意识到，采样电路1400的许多特征与采样电路212基本上类似，因此，用相似的附图标记表示。那些基本上相似的元件不被再次详细地描述，以避免重复。

在该特定实施例中，采样电路1400包括第一编码器1404以及第二编码器1406。第一编码器1404分别连接至第一控制信号线802、第二控制信号线804以及第三控制信号线806的第一端830、834、838，并且被操作以编码施加于其上的控制信号。第一编码器1404包括输出端子1408，其被连接以提供比较电路1402编码数据，该编码数据由施加在相应第一控制信号线802、第二控制信号线804以及第三控制信号线806的第一端830、834、838上的控制信号所表示。第二编码器1406分别连接至第一控制信号线802、第二控制信号线804以及第三控制信号线806的第二端832、836、840，并且被操作以编码施加于其上的控制信号。第二编码器1406还包括输出端子1410，其被连接以提供比较电路1402编码数据，该编码数据由施加在相应第一控制信号线802、第二控制信号线804以及第三控制信号线806的第二端832、836、840上的控制信号所表示。

比较电路1402包括：第一输入端子1412、第二输入端子1414以及错误信号输出端子1416。第一输入端子1412被连接以接收来自第一编码器1404的输出端子1408的编码数据。第二输入端子1414被连接以接收来自第二编码器1406的输出端子1410的编码数据。

在采样电路1400的操作期间，第一编码器1404和第二编码器1406同时编码施加在第一控制信号线802、第二控制信号线804以及第三控制信号线806上的控制信号。更具体地，第一编码器1404编码来自第一端830、834、838的控制信号，第二编码器1406编码来自第二端832、836、840的控制信号。第一编码器1404和第二编码器1406还分别同时输出来自输出端子1408、1410的编码数据。比较电路1402的输入端子1412、1414分别同时接收自输入端子1408、1410输出的编码数据。然后，比较电路1402确定自输入端子1412接收到的编码数据是否对应于自输入端子1414接收到的编码数据。如果自输入端子1412接收到的编码数据不适当地对应于自输入端子1414接收到的编码数据，则比较电路从错误信号输出端子1416输出错误信号。该错误信号表示施加在第一控制信号线802、第二控制信号线804以及第三控制信号线806上的控制信号未被适当地分布于所有像素读取电路808₀至808_N。

这里使用的术语“连接”指的是在连接元件之间的直接电连接，而没有任何中间装置。术语“耦合”指的是在连接元件之间的直接电连接或者通过一个或多个无源或有源中间装置的间接连接。术语“电路”指的是连接在一起以提供所需功能的有源和/或无源的单一元件或多个元件。术语“信号”指的是电流、电压、电荷、数据或其他信号中的至少一个。

一个或多个实施例包括制造物（例如，计算机程序产品），其包括机器可存取和/或机器可读取介质。该介质可以包括提供例如以通过机器可存取和/或可读取的形式存储信息的机制。机器可存取和/或机器可读取介质可以提供或者于其上存储如果经由机器执行就在机器执行中引起或发生和/或使机器执行的一个或多个或一序列指令和/或数据结构，以实现此处公开的附图中所示出之操作或方法或技术的一个或多个或一部分。

在一实施例中，机器可读取介质可以包括有形非暂时性机器可读取存储介质。例如，有形非暂时性机器可读取存储介质可以包括软盘、光存储介质、光盘、CD-ROM、磁片、磁光盘、只读存储器（Read Only Memory，ROM）、可编程ROM（Programmable ROM，PROM）、可擦除可编程ROM（Erasableand Programmable ROM，EPROM）、电可擦除可编程ROM（ElectricallyEPROM，EEPROM）、随机存取存储器、静态RAM（Static RAM，SRAM）、动态RAM（Dynamic RAM，DRAM）、闪速存储器、相变（Phase-Change）存储器、或其结合。有形介质可以包括一种或多种固态或有形物理材料，举例而言如，半导体材料、相变材料、磁性材料等。适当的机器的示例包括（但不限于）数码相机、数码摄相机、移动电话、计算机系统、具有像素阵列的其他电子装置以及能够捕获图像的其他电子装置。这类电子装置通常包括与一个或多个其他元件（如一个或多个存储装置（非暂时性机器可读取存储介质））耦合的一个或多个处理器。因此，给定电子装置的存储装置可以存储在该电子装置的一个或多个处理器上执行的代码和/或数据。或者，可以使用软件、固件和/或硬件的不同结合实施该实施例的一个或多个部分。

现在完成本发明的特定实施例的描述。在不脱离本发明的范围的情况下，许多描述的特征可以替换、更改或省略。例如，创造性特征可以应用于各种图像传感器类型（例如，正面照式传感器、背面照式传感器等）。作为另一示例，许多电路元件和结构（例如，逻辑门、晶体管类型、开关等）可以使用实施实质上类似的功能的替换电路元件和结构来替换。脱离所示特定实施例的这些和其他特征对熟悉本领域的技术人员而言是显而易见的，尤其是在前面公开的内容方面。

Claims (18)

1.一种用于检测图像捕获装置中的故障的方法，该方法包括：

接收控制信号；

基于所述控制信号产生驱动信号；

将所述驱动信号施加在所述图像捕获装置的控制线上；

比较所施加的驱动信号与所述控制信号；以及

如果所述控制信号不以预定方式对应于所施加的驱动信号，则产生错误信号。

2.依据权利要求1所述的方法，其中将所述驱动信号施加在所述图像捕获装置的控制线上的步骤包括：将所述驱动信号施加在图像传感器阵列的行控制线上。

3.依据权利要求1所述的方法，其中将所述驱动信号施加在所述图像捕获装置的控制线上的步骤包括：将所述驱动信号施加在图像数据采样电路的控制线上。

4.依据权利要求1所述的方法，其中比较所施加的驱动信号与所述控制信号的步骤包括：

基于所述控制信号产生第二驱动信号；以及

比较所述第二驱动信号与所述驱动信号。

5.依据权利要求1所述的方法，其中比较所施加的驱动信号与所述控制信号的步骤包括：

基于施加在多条控制线上的第一点处的驱动信号产生第一编码值；

基于施加在所述控制线上的第二点处的所述驱动信号产生第二编码值；以及

比较所述第一编码值与所述第二编码值。

6.依据权利要求1所述的方法，进一步包括：

接收第二控制信号；

基于所述第二控制信号产生第二驱动信号；

将所述第二驱动信号施加在所述图像捕获装置的第二控制线上；以及

比较基于所述第二驱动信号和所述第二控制信号的输入；以及

如果所述第二控制信号不以预定方式对应于所述第二驱动信号，则产生第二错误信号。

7.依据权利要求6所述的方法，其中：

所述图像捕获装置进一步包括图像传感器阵列；

所述图像捕获装置进一步包括图像数据采样电路，被耦合以接收来自所述图像传感器阵列的数据行；

所述驱动信号为在所述图像传感器阵列中的行控制驱动信号；以及

所述第二驱动信号为在所述图像数据采样电路中的驱动信号。

8.依据权利要求7所述的方法，进一步包括：

将测试数据周期性地注入至所述图像传感器阵列；

将注入至所述图像传感器阵列的所述测试数据与通过所述图像数据采样电路自所述图像传感器阵列接收到的所述测试数据进行比较；以及

如果注入至所述图像传感器阵列的所述测试数据不以预定方式对应于通过所述图像数据采样电路自所述图像传感器阵列接收到的图像测试数据，则产生第三错误信号。

9.一种图像捕获装置，包括：

控制器，被操作以提供控制信号；

驱动器，响应于所述控制信号，并且被操作以基于所述控制信号产生驱动信号，并且将所述驱动信号施加在所述图像捕获装置的控制线上；以及

比较器，响应于基于所述控制信号的第一输入以及基于所述驱动信号的第二输入，所述比较器被操作以便于如果所述控制信号不以预定方式对应于所施加的驱动信号，则产生错误信号。

10.依据权利要求9所述的图像捕获装置，其中所述比较器直接地比较所述控制信号与所述驱动信号，以确定所述驱动信号是否对应于所述控制信号。

11.依据权利要求9所述的图像捕获装置，其中：

所述图像捕获装置进一步包括图像传感器阵列；以及

所述驱动器为所述图像传感器阵列的行控制驱动器。

12.依据权利要求9所述的图像捕获装置，其中：

所述图像捕获装置进一步包括图像传感器阵列；

所述图像捕获装置进一步包括图像数据采样电路，被耦合以接收来自所述图像传感器阵列的数据行；以及

所述驱动器为所述图像数据采样电路的元件。

13.依据权利要求9所述的图像捕获装置，其中：

所述图像捕获装置进一步包括第二驱动器，被耦合以接收所述控制信号，并且被操作以基于所述控制信号产生第二驱动信号；以及

所述比较器被操作以比较所述第二驱动信号与所述驱动信号。

14.依据权利要求9所述的图像捕获装置，进一步包括：

多条所述控制线；

第一编码器，在第一点处耦合至所述多条控制线，并且被操作以基于在所述控制线上检测到的驱动信号产生第一编码值；以及

第二编码器，在距离所述第一点一定距离处的第二点处耦合至所述多条控制线，所述第二编码器被操作以基于在所述控制线上检测到的驱动信号产生第二编码值，

其中所述比较器被操作以比较所述第一编码值与所述第二编码值。

15.依据权利要求9所述的图像捕获装置，进一步包括：

第二驱动器，响应于第二控制信号，并且被操作以产生第二驱动信号并将所述第二驱动信号施加在所述图像捕获装置的第二控制线上；以及

第二比较器，响应于基于所述第二控制信号的第一输入以及基于所述第二驱动信号的第二输入，所述第二比较器被操作以便于如果所述第二控制信号不以预定方式对应于所述第二驱动信号，则产生错误信号。

16.依据权利要求15所述的图像捕获装置，其中：

所述图像捕获装置进一步包括图像传感器阵列；

所述图像捕获装置进一步包括图像数据采样电路，被耦合以接收来自所述图像传感器阵列的数据行；

所述驱动器为所述图像传感器阵列的行控制驱动器；以及

所述第二驱动器为所述图像数据采样电路的元件。

17.依据权利要求16所述的图像捕获装置，进一步包括：

测试数据注入电路，被操作以将测试数据周期性地注入至所述图像传感器阵列；以及

第三比较器，被操作以将注入至所述图像传感器阵列的所述测试数据与通过所述图像数据采样电路自所述图像传感器阵列接收到的所述测试数据进行比较，并且如果注入至所述图像传感器阵列的所述测试数据不以预定方式对应于通过所述图像数据采样电路自所述图像传感器阵列接收到的所述测试数据，则产生第三错误信号。

18.一种图像捕获装置，包括：

控制器，被操作以提供控制信号；

驱动器，响应于所述控制信号，并且被操作以基于所述控制信号产生驱动信号并将所述驱动信号施加在所述图像捕获装置的控制线上；以及

用于比较基于所述控制信号的第一输入与基于所述驱动信号的第二输入，并且如果所述控制信号不以预定方式对应于所施加的驱动信号，则产生错误信号的装置。