JP2000341592A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JP2000341592A JP2000341592A JP11146586A JP14658699A JP2000341592A JP 2000341592 A JP2000341592 A JP 2000341592A JP 11146586 A JP11146586 A JP 11146586A JP 14658699 A JP14658699 A JP 14658699A JP 2000341592 A JP2000341592 A JP 2000341592A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- image
- input device
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 固体撮像素子と画像処理回路との間の信号線
を低減できるようにした画像入力装置を提供する。 【解決手段】 内部に駆動回路を備えたＣＭＯＳイメー
ジセンサ２と、該ＣＭＯＳイメージセンサから出力され
る画像データを処理するための画像処理回路３と、該画
像処理回路の動作を制御するタイミングコントロール回
路５とを有する画像入力装置において、タイミングコン
トロール回路にＴＲＧ信号作成回路206 を備え、ＴＲＧ
信号によりＣＭＯＳイメージセンサの駆動回路の動作開
始／停止の制御を行い、またＴＲＧ信号により画像処理
回路のデータ取り込みの制御を行う。これにより、ＣＭ
ＯＳイメージセンサの出力と画像処理回路の動作タイミ
ングとを合致させることができ、同期信号を不要とし、
制御信号線数を低減することができる。
を低減できるようにした画像入力装置を提供する。 【解決手段】 内部に駆動回路を備えたＣＭＯＳイメー
ジセンサ２と、該ＣＭＯＳイメージセンサから出力され
る画像データを処理するための画像処理回路３と、該画
像処理回路の動作を制御するタイミングコントロール回
路５とを有する画像入力装置において、タイミングコン
トロール回路にＴＲＧ信号作成回路206 を備え、ＴＲＧ
信号によりＣＭＯＳイメージセンサの駆動回路の動作開
始／停止の制御を行い、またＴＲＧ信号により画像処理
回路のデータ取り込みの制御を行う。これにより、ＣＭ
ＯＳイメージセンサの出力と画像処理回路の動作タイミ
ングとを合致させることができ、同期信号を不要とし、
制御信号線数を低減することができる。
Description
【０００１】
【発明の属する技術分野】この発明は、固体撮像素子を
用いた画像入力装置に関し、特に、固体撮像素子として
ＣＭＯＳイメージセンサを用いた電子カメラ等の画像入
力装置に関する。
用いた画像入力装置に関し、特に、固体撮像素子として
ＣＭＯＳイメージセンサを用いた電子カメラ等の画像入
力装置に関する。
【０００２】
【従来の技術】従来、電子カメラの撮像素子としてはＣ
ＣＤ（Charge Coupled Device)が用いられてきたが、近
年ＣＣＤ撮像素子に代わる固体撮像素子としてＣＭＯＳ
イメージセンサが開発されている。ＣＭＯＳイメージセ
ンサはＣＭＯＳプロセスで製造されるため、ＣＣＤ撮像
素子と比べ撮像部と素子駆動回路を同一チップ内に構成
できるという特徴がある。
ＣＤ（Charge Coupled Device)が用いられてきたが、近
年ＣＣＤ撮像素子に代わる固体撮像素子としてＣＭＯＳ
イメージセンサが開発されている。ＣＭＯＳイメージセ
ンサはＣＭＯＳプロセスで製造されるため、ＣＣＤ撮像
素子と比べ撮像部と素子駆動回路を同一チップ内に構成
できるという特徴がある。
【０００３】ＣＭＯＳイメージセンサを用いた電子カメ
ラにおいては、ＣＭＯＳイメージセンサ内に駆動回路を
持っているため、ＣＭＯＳイメージセンサにＨＤ，ＶＤ
等の周期的な制御信号を与え、出力データをＣＭＯＳイ
メージセンサ外の信号処理回路に同期させて出力させる
特開平10−３０４２４９号公報開示の如き方式か、以下
に示す如き、ＣＭＯＳイメージセンサからＨＤ，ＶＤ等
の同期信号を出力し、それを基準として制御信号を作成
し、ＡＤ変換やメモリへの記憶を行う方式が用いられて
いる。
ラにおいては、ＣＭＯＳイメージセンサ内に駆動回路を
持っているため、ＣＭＯＳイメージセンサにＨＤ，ＶＤ
等の周期的な制御信号を与え、出力データをＣＭＯＳイ
メージセンサ外の信号処理回路に同期させて出力させる
特開平10−３０４２４９号公報開示の如き方式か、以下
に示す如き、ＣＭＯＳイメージセンサからＨＤ，ＶＤ等
の同期信号を出力し、それを基準として制御信号を作成
し、ＡＤ変換やメモリへの記憶を行う方式が用いられて
いる。
【０００４】図11は、従来のＣＭＯＳイメージセンサを
用いた電子カメラの構成例を示すブロック構成図であ
る。この電子カメラにおいては、ＣＭＯＳイメージセン
サ800にはクロック回路６からクロック信号が供給さ
れ、ＣＭＯＳイメージセンサ800内の駆動回路805 によ
りＣＭＯＳイメージセンサ800 内の光電変換部100 ，Ａ
Ｄ変換部806 へのタイミング信号の供給が行われる。駆
動回路805 中のレジスタには、ＣＰＵ８からシリアルイ
ンターフェイス回路４を介して制御データが設定されて
おり、そのデータに応じて前記タイミング信号が発生
し、光電変換部100 の走査とタイミングコントロール回
路804 への同期出力信号の作成を行っている。ＣＭＯＳ
イメージセンサ800 からの同期出力信号は、フレームの
先頭を示すＶＤ801 と水平方向の走査の先頭を示すＨＤ
802 と画像データの取り込みタイミングを示すＣＬＫ80
3 の各信号である。これらの信号は、駆動回路805 が独
自にタイミングを作成し発生させている。なお、図11に
おいて、14はシリアルデータ（Ｓ−ＤＡ）信号、22はシ
リアルクロック（Ｓ−ＣＫ）信号、19，20はＤＭＡ転送
制御信号である。
用いた電子カメラの構成例を示すブロック構成図であ
る。この電子カメラにおいては、ＣＭＯＳイメージセン
サ800にはクロック回路６からクロック信号が供給さ
れ、ＣＭＯＳイメージセンサ800内の駆動回路805 によ
りＣＭＯＳイメージセンサ800 内の光電変換部100 ，Ａ
Ｄ変換部806 へのタイミング信号の供給が行われる。駆
動回路805 中のレジスタには、ＣＰＵ８からシリアルイ
ンターフェイス回路４を介して制御データが設定されて
おり、そのデータに応じて前記タイミング信号が発生
し、光電変換部100 の走査とタイミングコントロール回
路804 への同期出力信号の作成を行っている。ＣＭＯＳ
イメージセンサ800 からの同期出力信号は、フレームの
先頭を示すＶＤ801 と水平方向の走査の先頭を示すＨＤ
802 と画像データの取り込みタイミングを示すＣＬＫ80
3 の各信号である。これらの信号は、駆動回路805 が独
自にタイミングを作成し発生させている。なお、図11に
おいて、14はシリアルデータ（Ｓ−ＤＡ）信号、22はシ
リアルクロック（Ｓ−ＣＫ）信号、19，20はＤＭＡ転送
制御信号である。
【０００５】この電子カメラでは、撮像動作のための条
件設定を行うファインダーモードと撮像動作を行うキャ
プチャモードとを備えている。ファインダーモードにお
いては、ＣＭＯＳイメージセンサ800 からの画像データ
24は、画像処理回路３を通りＬＣＤ表示回路12を通っ
て、ＬＣＤ13に表示されるようになっている。この時、
タイミングコントロール回路804 にはＣＭＯＳイメージ
センサ800 からＶＤ801，ＨＤ802 ，ＣＬＫ803 の各信
号が入力されており、これらの信号から、画像処理回路
３に画像取り込みを指示するＣＡＰＴ信号17と、ＤＭＡ
コントロール回路９にＤＭＡ転送を要求するＤＭＡ−Ｅ
Ｎ信号18の作成が行われる。
件設定を行うファインダーモードと撮像動作を行うキャ
プチャモードとを備えている。ファインダーモードにお
いては、ＣＭＯＳイメージセンサ800 からの画像データ
24は、画像処理回路３を通りＬＣＤ表示回路12を通っ
て、ＬＣＤ13に表示されるようになっている。この時、
タイミングコントロール回路804 にはＣＭＯＳイメージ
センサ800 からＶＤ801，ＨＤ802 ，ＣＬＫ803 の各信
号が入力されており、これらの信号から、画像処理回路
３に画像取り込みを指示するＣＡＰＴ信号17と、ＤＭＡ
コントロール回路９にＤＭＡ転送を要求するＤＭＡ−Ｅ
Ｎ信号18の作成が行われる。
【０００６】シャッタボタン７が押されると、キャプチ
ャモードとなり、押された直後に走査される画像データ
が、キャプチャデータとして、画像処理回路３により画
像処理された後、ＪＰＥＧ処理部11で圧縮処理されメモ
リカード等に記録される。
ャモードとなり、押された直後に走査される画像データ
が、キャプチャデータとして、画像処理回路３により画
像処理された後、ＪＰＥＧ処理部11で圧縮処理されメモ
リカード等に記録される。
【０００７】そして、上記構成の電子カメラにおいて
は、各部の動作タイミングは、ＣＭＯＳイメージセンサ
800 からのＨＤ，ＶＤ，ＣＬＫの各タイミング信号を基
準として行われる。このように、従来の電子カメラにお
いては、撮像素子と処理回路間の動作タイミングを合致
させるため、ＨＤ，ＶＤ等の周期的を制御信号が必要と
なっている。
は、各部の動作タイミングは、ＣＭＯＳイメージセンサ
800 からのＨＤ，ＶＤ，ＣＬＫの各タイミング信号を基
準として行われる。このように、従来の電子カメラにお
いては、撮像素子と処理回路間の動作タイミングを合致
させるため、ＨＤ，ＶＤ等の周期的を制御信号が必要と
なっている。
【０００８】
【発明が解決しようとする課題】従来の電子カメラなど
の画像入力装置では、上記のように撮像素子と処理回路
間には、周期的な制御信号によるタイミングの調整が必
要であった。そのため、複数本の同期処理用の信号線が
撮像素子と処理回路間に接続されており、信号線数を減
らすことが出来ないという問題点があった。
の画像入力装置では、上記のように撮像素子と処理回路
間には、周期的な制御信号によるタイミングの調整が必
要であった。そのため、複数本の同期処理用の信号線が
撮像素子と処理回路間に接続されており、信号線数を減
らすことが出来ないという問題点があった。
【０００９】本発明は、従来の画像入力装置における上
記問題点を解消するためになされたもので、信号線数の
削減が可能で低消費電力化が可能な画像入力装置を提供
することを目的とする。
記問題点を解消するためになされたもので、信号線数の
削減が可能で低消費電力化が可能な画像入力装置を提供
することを目的とする。
【００１０】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、光信号を電気信号に変換する光電変換部
と該光電変換部の駆動を行う素子駆動回路とを有する固
体撮像素子と、該固体撮像素子からの出力画像データを
処理する画像処理回路と、該画像処理回路の動作を制御
する制御回路とを備えた画像入力装置において、前記素
子駆動回路と前記制御回路との動作タイミングを同期さ
せるための、共通の非周期的なトリガ信号を生成する手
段を備えていることを特徴とするものである。
め、本発明は、光信号を電気信号に変換する光電変換部
と該光電変換部の駆動を行う素子駆動回路とを有する固
体撮像素子と、該固体撮像素子からの出力画像データを
処理する画像処理回路と、該画像処理回路の動作を制御
する制御回路とを備えた画像入力装置において、前記素
子駆動回路と前記制御回路との動作タイミングを同期さ
せるための、共通の非周期的なトリガ信号を生成する手
段を備えていることを特徴とするものである。
【００１１】このように構成された画像入力装置におい
ては、固体撮像素子内の素子駆動回路の動作をトリガ信
号を用いて動作開始させると共に、該トリガ信号により
前記固体撮像素子からの出力画像データの処理を行う画
像処理回路の動作も開始させ、前記固体撮像素子と画像
処理回路の処理の同期化を図ることができる。また、露
光時間等の動作タイミングに関わるパラメータを固体撮
像素子と画像処理回路の両方で共有するため、動作タイ
ミングが変更されても同期動作が行える。そして、上記
パラメータを共有するための通信をシリアル通信で行
い、シリアル通信用のクロックと固体撮像素子からのデ
ータ取り込み用のクロックを同一信号線上に切り替え出
力する構成を用いることができ、更に、上記シリアル通
信のデータラインとクロックラインを用いて前記固体撮
像素子からのデータ転送に使用することにより、更に簡
素化した構成も可能となる。これにより、固体撮像素子
への信号線数の削減が可能となり、構成の単純化と低消
費電力化が可能となる。
ては、固体撮像素子内の素子駆動回路の動作をトリガ信
号を用いて動作開始させると共に、該トリガ信号により
前記固体撮像素子からの出力画像データの処理を行う画
像処理回路の動作も開始させ、前記固体撮像素子と画像
処理回路の処理の同期化を図ることができる。また、露
光時間等の動作タイミングに関わるパラメータを固体撮
像素子と画像処理回路の両方で共有するため、動作タイ
ミングが変更されても同期動作が行える。そして、上記
パラメータを共有するための通信をシリアル通信で行
い、シリアル通信用のクロックと固体撮像素子からのデ
ータ取り込み用のクロックを同一信号線上に切り替え出
力する構成を用いることができ、更に、上記シリアル通
信のデータラインとクロックラインを用いて前記固体撮
像素子からのデータ転送に使用することにより、更に簡
素化した構成も可能となる。これにより、固体撮像素子
への信号線数の削減が可能となり、構成の単純化と低消
費電力化が可能となる。
【００１２】
【発明の実施の形態】（第１の実施の形態）次に、実施
の形態について説明する。図１は、本発明に係る画像入
力装置の第１の実施の形態の電子カメラの全体構成を示
すブロック構成図である。図１において、１はレンズ、
２はＣＭＯＳイメージセンサ、３はＣＭＯＳイメージセ
ンサ２からの出力画像データを各種処理するための画像
処理回路、４はシリアルクロック信号Ｓ−ＣＫなどのた
めのシリアルインターフェイス回路、５はタイミングコ
ントロール回路、６はマスタークロック信号を送出する
クロック回路、７はシャッタボタン、８はＣＰＵ、９は
ＤＭＡコントロール回路、10は画像処理回路３で処理し
た画像データを一時記憶するためのフレームメモリ、11
は画像データを圧縮／伸張処理するためのＪＰＥＧ処理
部、12はＬＣＤ表示回路、13はＬＣＤである。
の形態について説明する。図１は、本発明に係る画像入
力装置の第１の実施の形態の電子カメラの全体構成を示
すブロック構成図である。図１において、１はレンズ、
２はＣＭＯＳイメージセンサ、３はＣＭＯＳイメージセ
ンサ２からの出力画像データを各種処理するための画像
処理回路、４はシリアルクロック信号Ｓ−ＣＫなどのた
めのシリアルインターフェイス回路、５はタイミングコ
ントロール回路、６はマスタークロック信号を送出する
クロック回路、７はシャッタボタン、８はＣＰＵ、９は
ＤＭＡコントロール回路、10は画像処理回路３で処理し
た画像データを一時記憶するためのフレームメモリ、11
は画像データを圧縮／伸張処理するためのＪＰＥＧ処理
部、12はＬＣＤ表示回路、13はＬＣＤである。
【００１３】また、図２は図１に示した第１の実施の形
態におけるＣＭＯＳイメージセンサ２の内部構成を示す
ブロック構成図である。図２において、100 は光電変換
部、101 は光電変換部100 からの出力信号のゲインをコ
ントロールするためのアンプ、102 はＡ／Ｄ変換回路、
103 はシリアルインターフェイス回路、105 はタイミン
グコントロール回路５から送出されるＴＲＧ信号の立ち
下がりを検出する立ち下がり検出回路、106 はカウンタ
コントロール回路、107 はＨカウンタ、108 はＶカウン
タ、109 は露光時間データを書き込むためのレジスタ
Ａ、110 は有効エリアデータを書き込むためのレジスタ
Ｂ、111 は露光時間を示すタイミング信号を作成するた
めの第１の比較回路、112 は光電変換部からデータを取
り出すためのシフトレジスタ駆動信号を作成するための
第２の比較回路、113 はアンプ101のゲインに関するデ
ータを書き込むためのレジスタＣ、114 はＨカウンタ10
7 及びＶカウンタ108 の周期を決めるデータを書き込む
ためのレジスタＲ、115 はＨカウンタ107 及びＶカウン
タ108 のリセット信号を生成するための第３の比較回
路、116 は第３の比較回路115 で生成されたリセット信
号と立ち下がり検出回路105 で検出された信号とを混合
して、Ｈカウンタ107 及びＶカウンタ108 へ送出するた
めの混合回路である。
態におけるＣＭＯＳイメージセンサ２の内部構成を示す
ブロック構成図である。図２において、100 は光電変換
部、101 は光電変換部100 からの出力信号のゲインをコ
ントロールするためのアンプ、102 はＡ／Ｄ変換回路、
103 はシリアルインターフェイス回路、105 はタイミン
グコントロール回路５から送出されるＴＲＧ信号の立ち
下がりを検出する立ち下がり検出回路、106 はカウンタ
コントロール回路、107 はＨカウンタ、108 はＶカウン
タ、109 は露光時間データを書き込むためのレジスタ
Ａ、110 は有効エリアデータを書き込むためのレジスタ
Ｂ、111 は露光時間を示すタイミング信号を作成するた
めの第１の比較回路、112 は光電変換部からデータを取
り出すためのシフトレジスタ駆動信号を作成するための
第２の比較回路、113 はアンプ101のゲインに関するデ
ータを書き込むためのレジスタＣ、114 はＨカウンタ10
7 及びＶカウンタ108 の周期を決めるデータを書き込む
ためのレジスタＲ、115 はＨカウンタ107 及びＶカウン
タ108 のリセット信号を生成するための第３の比較回
路、116 は第３の比較回路115 で生成されたリセット信
号と立ち下がり検出回路105 で検出された信号とを混合
して、Ｈカウンタ107 及びＶカウンタ108 へ送出するた
めの混合回路である。
【００１４】次に、このように構成されている第１の実
施の形態に係る画像入力装置の動作について説明する。
この実施の形態に係る画像入力装置においては、撮影
時、まず電源を投入してプリ撮像を行い、ＣＭＯＳイメ
ージセンサ２からの画像をＬＣＤ13に表示しながら撮影
者の撮像条件の設定を行うファインダーモードに入り、
撮像条件設定終了後、シャッタボタン７が押され撮像画
像がＪＰＥＧ圧縮され、ファイルとしてメモリに記憶さ
れるキャプチャモードになる。そしてキャプチャモード
終了後は再びファインダーモードに戻るようになってい
る。
施の形態に係る画像入力装置の動作について説明する。
この実施の形態に係る画像入力装置においては、撮影
時、まず電源を投入してプリ撮像を行い、ＣＭＯＳイメ
ージセンサ２からの画像をＬＣＤ13に表示しながら撮影
者の撮像条件の設定を行うファインダーモードに入り、
撮像条件設定終了後、シャッタボタン７が押され撮像画
像がＪＰＥＧ圧縮され、ファイルとしてメモリに記憶さ
れるキャプチャモードになる。そしてキャプチャモード
終了後は再びファインダーモードに戻るようになってい
る。
【００１５】上記ファインダーモードでは、撮影者の操
作に応じて、ＣＰＵ８が各部の設定動作を行い、レンズ
１を通った光がＣＭＯＳイメージセンサ２に集光され、
ＣＭＯＳイメージセンサ２によりディジタルデータ24に
変換された後、画像処理回路３に出力される。ディジタ
ルデータ24は、画像処理回路３で補間処理、強調処理、
色変換処理等の画像処理が行われた後、フレームメモリ
10に転送される。フレームメモリ10に転送されたデータ
は、ＬＣＤ表示回路12に転送された後ＬＣＤ13に表示さ
れる。
作に応じて、ＣＰＵ８が各部の設定動作を行い、レンズ
１を通った光がＣＭＯＳイメージセンサ２に集光され、
ＣＭＯＳイメージセンサ２によりディジタルデータ24に
変換された後、画像処理回路３に出力される。ディジタ
ルデータ24は、画像処理回路３で補間処理、強調処理、
色変換処理等の画像処理が行われた後、フレームメモリ
10に転送される。フレームメモリ10に転送されたデータ
は、ＬＣＤ表示回路12に転送された後ＬＣＤ13に表示さ
れる。
【００１６】次に、ファインダーモードを例として、図
２に示したＣＭＯＳイメージセンサ２の動作を詳細に説
明する。ＣＭＯＳイメージセンサ２の動作は、センサ２
の各レジスタに設定されたデータにより決定される。各
レジスタの値は、ＣＭＯＳイメージセンサ２内のシリア
ルインターフェイス回路103 により各レジスタ（レジス
タＡ，レジスタＢ，レジスタＣ）にセットされる。シリ
アルインターフェイス回路103 は、ＣＭＯＳイメージセ
ンサ２の外部にあるシリアルインターフェイス回路４と
の間で、Ｓ−ＤＡ信号14とＣ−ＣＫ信号16を用いてシリ
アル通信を行う。Ｃ−ＣＫ信号16は、タイミングコント
ロール回路５により、シリアルインターフェイス回路４
からのシリアルクロック（Ｓ−ＣＫ）信号22とクロック
回路６からのマスタークロック（Ｍ−ＣＫ）信号21とに
切り替えられ、シリアル通信時にはＳ−ＣＫ信号22が選
択され、それ以外のときは、Ｍ−ＣＫ信号21が選択され
るようになっている。ＣＭＯＳイメージセンサ２の動作
開始／停止は、ＴＲＧ信号15により制御されており、Ｔ
ＲＧ信号15の立ち下がりを検出して動作を開始し、ＴＲ
Ｇ信号がＬＯ期間中動作を継続し、ＨＩになった時点で
画像データの転送を停止する。上記ＣＭＯＳイメージセ
ンサ２内の各レジスタへのデータセットは、ＴＲＧ信号
15がＨＩの期間に行われる。
２に示したＣＭＯＳイメージセンサ２の動作を詳細に説
明する。ＣＭＯＳイメージセンサ２の動作は、センサ２
の各レジスタに設定されたデータにより決定される。各
レジスタの値は、ＣＭＯＳイメージセンサ２内のシリア
ルインターフェイス回路103 により各レジスタ（レジス
タＡ，レジスタＢ，レジスタＣ）にセットされる。シリ
アルインターフェイス回路103 は、ＣＭＯＳイメージセ
ンサ２の外部にあるシリアルインターフェイス回路４と
の間で、Ｓ−ＤＡ信号14とＣ−ＣＫ信号16を用いてシリ
アル通信を行う。Ｃ−ＣＫ信号16は、タイミングコント
ロール回路５により、シリアルインターフェイス回路４
からのシリアルクロック（Ｓ−ＣＫ）信号22とクロック
回路６からのマスタークロック（Ｍ−ＣＫ）信号21とに
切り替えられ、シリアル通信時にはＳ−ＣＫ信号22が選
択され、それ以外のときは、Ｍ−ＣＫ信号21が選択され
るようになっている。ＣＭＯＳイメージセンサ２の動作
開始／停止は、ＴＲＧ信号15により制御されており、Ｔ
ＲＧ信号15の立ち下がりを検出して動作を開始し、ＴＲ
Ｇ信号がＬＯ期間中動作を継続し、ＨＩになった時点で
画像データの転送を停止する。上記ＣＭＯＳイメージセ
ンサ２内の各レジスタへのデータセットは、ＴＲＧ信号
15がＨＩの期間に行われる。
【００１７】各レジスタへのデータセットが終了する
と、ＣＰＵ８からのファインダーモード指示（Ｆ−Ｓ
Ｔ）信号27が有効（ＬＯ）となり、それに応じてＴＲＧ
信号15が立ち下げられる。ＴＲＧ信号15の立ち下がり
は、ＣＭＯＳイメージセンサ２内の立ち下がり検出回路
105 により検出され、カウンタコントロール回路106 の
混合回路116 を通って、Ｈカウンタ107 及びＶカウンタ
108 のリセット端子に供給され、各カウンタ値を零にリ
セットする。Ｈカウンタ107 には、カウントアップ用の
クロック信号としてＣ−ＣＫ信号16が加えられており、
リセット動作後直ぐにカウントアップを開始する。Ｖカ
ウンタ108 には、カウントアップ用のクロック信号とし
てＨカウンタ107 へのクリア信号が加えられており、同
じくリセット動作後からカウントアップを開始する。各
カウンタのカウンタ値はカウンタコントロール回路106
とセンサ部制御回路104 中の各比較回路111 ，112 ，11
5 に供給されている。カウンタコントロール回路106 で
は、Ｈカウンタ107 及びＶカウンタ108 の周期を決める
データがレジスタＲ114 に書き込まれており、レジスタ
Ｒ114 の値と、Ｈカウンタ107 及びＶカウンタ108 の値
が比較回路115 により比較され、Ｈカウンタ107 及びＶ
カウンタ108 へのリセット信号が作成される。作成され
たリセット信号は混合回路116 を通り、Ｈカウンタ107
及びＶカウンタ108に供給される。
と、ＣＰＵ８からのファインダーモード指示（Ｆ−Ｓ
Ｔ）信号27が有効（ＬＯ）となり、それに応じてＴＲＧ
信号15が立ち下げられる。ＴＲＧ信号15の立ち下がり
は、ＣＭＯＳイメージセンサ２内の立ち下がり検出回路
105 により検出され、カウンタコントロール回路106 の
混合回路116 を通って、Ｈカウンタ107 及びＶカウンタ
108 のリセット端子に供給され、各カウンタ値を零にリ
セットする。Ｈカウンタ107 には、カウントアップ用の
クロック信号としてＣ−ＣＫ信号16が加えられており、
リセット動作後直ぐにカウントアップを開始する。Ｖカ
ウンタ108 には、カウントアップ用のクロック信号とし
てＨカウンタ107 へのクリア信号が加えられており、同
じくリセット動作後からカウントアップを開始する。各
カウンタのカウンタ値はカウンタコントロール回路106
とセンサ部制御回路104 中の各比較回路111 ，112 ，11
5 に供給されている。カウンタコントロール回路106 で
は、Ｈカウンタ107 及びＶカウンタ108 の周期を決める
データがレジスタＲ114 に書き込まれており、レジスタ
Ｒ114 の値と、Ｈカウンタ107 及びＶカウンタ108 の値
が比較回路115 により比較され、Ｈカウンタ107 及びＶ
カウンタ108 へのリセット信号が作成される。作成され
たリセット信号は混合回路116 を通り、Ｈカウンタ107
及びＶカウンタ108に供給される。
【００１８】このようにして、リセット直後から各カウ
ンタはレジスタＲ114 に書き込まれたデータに応じた周
期で動作を継続している。光電変換部100 は、その露光
時間の設定と有効データの出力タイミングをＨカウンタ
107 及びＶカウンタ108 を基準として、動作を行ってい
る。
ンタはレジスタＲ114 に書き込まれたデータに応じた周
期で動作を継続している。光電変換部100 は、その露光
時間の設定と有効データの出力タイミングをＨカウンタ
107 及びＶカウンタ108 を基準として、動作を行ってい
る。
【００１９】露光時間を制御するタイミング信号は、セ
ンサ部制御回路104 内の比較回路111 により作成され
る。比較回路111 には、レジスタＡ109 に書き込まれた
露光時間データとＨカウンタ107 及びＶカウンタ108 の
値が与えられており、両者の比較から露光時間を示すタ
イミング信号｛ＲＧ（掃出）信号、Ｖ−ＳＴ（Ｖスター
ト）信号｝が作成される。
ンサ部制御回路104 内の比較回路111 により作成され
る。比較回路111 には、レジスタＡ109 に書き込まれた
露光時間データとＨカウンタ107 及びＶカウンタ108 の
値が与えられており、両者の比較から露光時間を示すタ
イミング信号｛ＲＧ（掃出）信号、Ｖ−ＳＴ（Ｖスター
ト）信号｝が作成される。
【００２０】光電変換部100 から各セルのデータを取り
出すためのシフトレジスタ駆動信号は、センサ部制御回
路104 内の比較回路112 により作成される。比較回路11
2 には、レジスタＢ110 に書き込まれた有効エリアデー
タとＨカウンタ107 及びＶカウンタ108 の値が与えられ
ており、両者の比較から所望のエリアにあるセルの電荷
を転送するためのシフトレジスタ駆動信号｛ＲＧ−ＳＨ
（ＲＧシフト）信号、Ｖ−ＳＨ−１（Ｖシフト−１）信
号、Ｖ−ＳＨ−２（Ｖシフト−２）信号、Ｈ−ＳＴ（Ｈ
スタート）信号｝が作成される。
出すためのシフトレジスタ駆動信号は、センサ部制御回
路104 内の比較回路112 により作成される。比較回路11
2 には、レジスタＢ110 に書き込まれた有効エリアデー
タとＨカウンタ107 及びＶカウンタ108 の値が与えられ
ており、両者の比較から所望のエリアにあるセルの電荷
を転送するためのシフトレジスタ駆動信号｛ＲＧ−ＳＨ
（ＲＧシフト）信号、Ｖ−ＳＨ−１（Ｖシフト−１）信
号、Ｖ−ＳＨ−２（Ｖシフト−２）信号、Ｈ−ＳＴ（Ｈ
スタート）信号｝が作成される。
【００２１】上記の如くＣＭＯＳイメージセンサ２で
は、設定された露光時間と有効エリアのデータに応じ
て、所望の画像データを出力するようになっている。こ
こで光電変換部100 の動作について、更に詳しく説明す
る。図３は、光電変換部100 の内部構成を示した図であ
り、図４は光電変換部100 の各信号のタイミングを示し
た図である。光電変換部100 には、蓄積時間を決めるＲ
Ｇ信号とＶ−ＳＴ信号、垂直方向の読み出し開始位置を
決めるＲＧ−ＳＨ信号とＶ−ＳＨ−１信号、垂直方向の
読み出し開始を決めるＶ−ＳＨ−２信号、水平方向の読
み出し開始を決めるＨ−ＳＴ信号、及び光電変換部100
からのデータの出力タイミングを決めるＣ−ＣＫ信号と
が加えられている。
は、設定された露光時間と有効エリアのデータに応じ
て、所望の画像データを出力するようになっている。こ
こで光電変換部100 の動作について、更に詳しく説明す
る。図３は、光電変換部100 の内部構成を示した図であ
り、図４は光電変換部100 の各信号のタイミングを示し
た図である。光電変換部100 には、蓄積時間を決めるＲ
Ｇ信号とＶ−ＳＴ信号、垂直方向の読み出し開始位置を
決めるＲＧ−ＳＨ信号とＶ−ＳＨ−１信号、垂直方向の
読み出し開始を決めるＶ−ＳＨ−２信号、水平方向の読
み出し開始を決めるＨ−ＳＴ信号、及び光電変換部100
からのデータの出力タイミングを決めるＣ−ＣＫ信号と
が加えられている。
【００２２】図３において、光電変換部100 を構成する
フォトダイオード303 は、電荷掃き出し用のスイッチ30
4 と信号読み出し用スイッチ305 にそれぞれ接続されて
いる。Ｒシフトレジスタ300 に入力されるＲＧ信号は、
ＲＧ−ＳＨ信号によりシフトされた後、Ｈ−ＳＴ信号に
より駆動（シフト）されることで、所要の垂直位置にあ
る１水平ライン毎のフォトダイオード303 列に、順次そ
のスイッチ304 を駆動するパルスを出力する。Ｒシフト
レジスタ300 ，Ｖシフトレジスタ301 はシフト用として
ＣＬＫ−１，ＣＬＫ−２の二つの入力を持ち、いずれの
入力の立ち下がりでもシフトを行う構成になっている。
フォトダイオード303 は、電荷掃き出し用のスイッチ30
4 と信号読み出し用スイッチ305 にそれぞれ接続されて
いる。Ｒシフトレジスタ300 に入力されるＲＧ信号は、
ＲＧ−ＳＨ信号によりシフトされた後、Ｈ−ＳＴ信号に
より駆動（シフト）されることで、所要の垂直位置にあ
る１水平ライン毎のフォトダイオード303 列に、順次そ
のスイッチ304 を駆動するパルスを出力する。Ｒシフト
レジスタ300 ，Ｖシフトレジスタ301 はシフト用として
ＣＬＫ−１，ＣＬＫ−２の二つの入力を持ち、いずれの
入力の立ち下がりでもシフトを行う構成になっている。
【００２３】図４に示したように、ＴＲＧ信号の立ち下
がりから作られたＲＧ信号は、Ｒシフトレジスタ300
に、１ライン目のスイッチ304 をオンとするＬＯ信号パ
ルスを出力する。その後、Ｒシフトレジスタ300 は、加
えられるＲＧ−ＳＨ信号により、Ｎ−１ライン目のスイ
ッチ304 をオンとする状態になる。このとき、ＲＧ−Ｓ
Ｈ信号はＮ−２個の立ち下がりを持つパルス信号であ
る。ＲＧ−ＳＨ信号はＣ−ＣＫ信号に同期して高速にパ
ルスを発生させ、Ｈ−ＳＴ信号がＨＩの期間にパルス発
生を行っている。その後、Ｒシフトレジスタ300 に加え
られているＨ−ＳＴ信号がＬＯになることにより、Ｎラ
イン目のスイッチ304 がオンとなる。このとき、Ｎライ
ン目のフォトダイオードの電荷がスイッチ304 を通り掃
き出される。次のＨ−ＳＴ信号がＬＯになった時点で、
Ｎ＋１ライン目のスイッチ304 がオンとなり、Ｎライン
目のスイッチ304 はオフとなり、フォトダイオード303
は電荷の蓄積を開始する。Ｒシフトレジスタ300 は上記
動作を繰り返し、読み出しを行うエリアのフォトダイオ
ードの電荷を掃き出すと、１垂直周期後に再びＲＧ信号
がＬＯとなり初期の動作状態に戻り、以下それを繰り返
す。
がりから作られたＲＧ信号は、Ｒシフトレジスタ300
に、１ライン目のスイッチ304 をオンとするＬＯ信号パ
ルスを出力する。その後、Ｒシフトレジスタ300 は、加
えられるＲＧ−ＳＨ信号により、Ｎ−１ライン目のスイ
ッチ304 をオンとする状態になる。このとき、ＲＧ−Ｓ
Ｈ信号はＮ−２個の立ち下がりを持つパルス信号であ
る。ＲＧ−ＳＨ信号はＣ−ＣＫ信号に同期して高速にパ
ルスを発生させ、Ｈ−ＳＴ信号がＨＩの期間にパルス発
生を行っている。その後、Ｒシフトレジスタ300 に加え
られているＨ−ＳＴ信号がＬＯになることにより、Ｎラ
イン目のスイッチ304 がオンとなる。このとき、Ｎライ
ン目のフォトダイオードの電荷がスイッチ304 を通り掃
き出される。次のＨ−ＳＴ信号がＬＯになった時点で、
Ｎ＋１ライン目のスイッチ304 がオンとなり、Ｎライン
目のスイッチ304 はオフとなり、フォトダイオード303
は電荷の蓄積を開始する。Ｒシフトレジスタ300 は上記
動作を繰り返し、読み出しを行うエリアのフォトダイオ
ードの電荷を掃き出すと、１垂直周期後に再びＲＧ信号
がＬＯとなり初期の動作状態に戻り、以下それを繰り返
す。
【００２４】図４に示したように、ＴＲＧ信号の立ち下
がりから蓄積時間に応じて遅れて作られたＶ−ＳＴ信号
は、Ｖシフトレジスタ301 の１ライン目のスイッチ305
をオンとするパルスを出力する。その後、Ｖシフトレジ
スタ301 に加えられるＶ−ＳＨ−１信号により、Ｎ−１
ライン目のスイッチ305 をオンとするパルスを出力する
状態になる。その後にＶシフトレジスタ301 に加えられ
ているＶ−ＳＨ−２信号がＬＯになることにより、Ｎラ
イン目のスイッチ305 がオンとなる。次にＶ−ＳＨ−２
信号がＬＯになった時点でＮ＋１ライン目のスイッチ30
5 がオンとなり、Ｎライン目のスイッチ305 はオフとな
り、フォトダイオード303 の電荷がコンデンサ306 に移
され、Ｈシフトレジスタ302 によって読み出される。Ｖ
シフトレジスタ301 は上記動作を繰り返し、読み出しを
行うエリアのフォトダイオードの電荷が読み出され終わ
ると、１垂直周期後に再びＶ−ＳＴ信号がＬＯとなり、
初期の動作状態に戻り、以下それを繰り返す。
がりから蓄積時間に応じて遅れて作られたＶ−ＳＴ信号
は、Ｖシフトレジスタ301 の１ライン目のスイッチ305
をオンとするパルスを出力する。その後、Ｖシフトレジ
スタ301 に加えられるＶ−ＳＨ−１信号により、Ｎ−１
ライン目のスイッチ305 をオンとするパルスを出力する
状態になる。その後にＶシフトレジスタ301 に加えられ
ているＶ−ＳＨ−２信号がＬＯになることにより、Ｎラ
イン目のスイッチ305 がオンとなる。次にＶ−ＳＨ−２
信号がＬＯになった時点でＮ＋１ライン目のスイッチ30
5 がオンとなり、Ｎライン目のスイッチ305 はオフとな
り、フォトダイオード303 の電荷がコンデンサ306 に移
され、Ｈシフトレジスタ302 によって読み出される。Ｖ
シフトレジスタ301 は上記動作を繰り返し、読み出しを
行うエリアのフォトダイオードの電荷が読み出され終わ
ると、１垂直周期後に再びＶ−ＳＴ信号がＬＯとなり、
初期の動作状態に戻り、以下それを繰り返す。
【００２５】次に、Ｈシフトレジスタ302 の動作につい
て説明する。Ｖシフトレジスタ301がＮラインを選択し
ているとき、コンデンサ306 には、Ｎラインのフォトダ
イオード303 からの電荷が移されている。Ｈ−ＳＴ信号
がＬＯになると、Ｈシフトレジスタ302 はＨ方向の１番
目のスイッチ307 （図３中の左端のスイッチ）がオンと
なり、ＩＶ変換器308 を通してＮラインの１番目のフォ
トダイオードのデータが出力される。Ｈシフトレジスタ
302 には、Ｃ−ＣＫ信号16がクロック信号として加えら
れており、Ｃ−ＣＫ信号16の立ち上がりに同期してオン
となるスイッチが切り替えられる（図３において右方向
にシフトしていく）。以上の動作により、Ｎラインのフ
ォトダイオードのデータは、Ｃ−ＣＫ信号16に同期して
順次ＩＶ変換され、光電変換部100 から出力されること
となる。
て説明する。Ｖシフトレジスタ301がＮラインを選択し
ているとき、コンデンサ306 には、Ｎラインのフォトダ
イオード303 からの電荷が移されている。Ｈ−ＳＴ信号
がＬＯになると、Ｈシフトレジスタ302 はＨ方向の１番
目のスイッチ307 （図３中の左端のスイッチ）がオンと
なり、ＩＶ変換器308 を通してＮラインの１番目のフォ
トダイオードのデータが出力される。Ｈシフトレジスタ
302 には、Ｃ−ＣＫ信号16がクロック信号として加えら
れており、Ｃ−ＣＫ信号16の立ち上がりに同期してオン
となるスイッチが切り替えられる（図３において右方向
にシフトしていく）。以上の動作により、Ｎラインのフ
ォトダイオードのデータは、Ｃ−ＣＫ信号16に同期して
順次ＩＶ変換され、光電変換部100 から出力されること
となる。
【００２６】光電変換部100 からのデータは、アンプ10
1 によりゲインコントロールされた後、Ａ／Ｄ変換回路
102 に加えられディジタルデータとしてＣＭＯＳイメー
ジセンサ２から出力される。アンプ101 のゲインは、レ
ジスタＣ113 の値によりコントロールされており、レジ
スタＣ113 の値はシリアルインターフェイス回路４，10
3 を介してＣＰＵ８により書き込まれるようになってい
る。また、Ａ／Ｄ変換回路102 にも動作クロックとして
Ｃ−ＣＫ信号16が加えられており、その出力データはＣ
−ＣＫ信号16に同期して出力されている。そして、ＣＭ
ＯＳイメージセンサ２からの出力は、画像処理回路３に
加えられ、適当な処理を加えられた後、ＤＭＡ転送によ
りフレームメモリ10に送られる。
1 によりゲインコントロールされた後、Ａ／Ｄ変換回路
102 に加えられディジタルデータとしてＣＭＯＳイメー
ジセンサ２から出力される。アンプ101 のゲインは、レ
ジスタＣ113 の値によりコントロールされており、レジ
スタＣ113 の値はシリアルインターフェイス回路４，10
3 を介してＣＰＵ８により書き込まれるようになってい
る。また、Ａ／Ｄ変換回路102 にも動作クロックとして
Ｃ−ＣＫ信号16が加えられており、その出力データはＣ
−ＣＫ信号16に同期して出力されている。そして、ＣＭ
ＯＳイメージセンサ２からの出力は、画像処理回路３に
加えられ、適当な処理を加えられた後、ＤＭＡ転送によ
りフレームメモリ10に送られる。
【００２７】次に、画像処理回路３におけるＣＭＯＳイ
メージセンサ２からのデータの受け取りタイミングにつ
いて説明する。画像処理回路３の動作は、タイミングコ
ントロール回路５により制御されている。図５は、タイ
ミングコントロール回路５の構成を示すブロック構成図
である。タイミングコントロール回路５は、画像処理回
路３へのキャプチャ（ＣＡＰＴ）信号17を作成する部
分、ＴＲＧ信号15を作成する部分、及びＣ−ＣＫ信号16
を作成する部分から成っている。Ｄ−ＥＮ信号26はＣＰ
Ｕ８からのＣＭＯＳイメージセンサ２への動作指示信号
であり、ＬＯのときＣＭＯＳイメージセンサ２の画像デ
ータ出力動作が可能となる。ＨＩのときは、ＣＭＯＳイ
メージセンサ２中のレジスタへのデータ設定等を行って
いる。そのため、スイッチ207 は入力されているクロッ
ク回路６からのＭ−ＣＫ信号21とシリアルインターフェ
イス回路４からのＳ−ＣＫ信号22を、Ｄ−ＥＮ信号26に
より切り替えて出力している。Ｄ−ＥＮ信号26がＬＯの
とき、スイッチ207 からの出力信号であるＣ−ＣＫ信号
16は、Ｍ−ＣＫ信号21と同一になる。
メージセンサ２からのデータの受け取りタイミングにつ
いて説明する。画像処理回路３の動作は、タイミングコ
ントロール回路５により制御されている。図５は、タイ
ミングコントロール回路５の構成を示すブロック構成図
である。タイミングコントロール回路５は、画像処理回
路３へのキャプチャ（ＣＡＰＴ）信号17を作成する部
分、ＴＲＧ信号15を作成する部分、及びＣ−ＣＫ信号16
を作成する部分から成っている。Ｄ−ＥＮ信号26はＣＰ
Ｕ８からのＣＭＯＳイメージセンサ２への動作指示信号
であり、ＬＯのときＣＭＯＳイメージセンサ２の画像デ
ータ出力動作が可能となる。ＨＩのときは、ＣＭＯＳイ
メージセンサ２中のレジスタへのデータ設定等を行って
いる。そのため、スイッチ207 は入力されているクロッ
ク回路６からのＭ−ＣＫ信号21とシリアルインターフェ
イス回路４からのＳ−ＣＫ信号22を、Ｄ−ＥＮ信号26に
より切り替えて出力している。Ｄ−ＥＮ信号26がＬＯの
とき、スイッチ207 からの出力信号であるＣ−ＣＫ信号
16は、Ｍ−ＣＫ信号21と同一になる。
【００２８】ＣＡＰＴ信号17は、画像処理回路３がＣＭ
ＯＳイメージセンサ２から受け取るべき有効データのタ
イミングを示しており、ＣＡＰＴ信号17がＬＯのとき、
画像処理回路３はＣＭＯＳイメージセンサ２からの画像
データの処理を行う。タイミングコントロール回路５で
のＣＡＰＴ信号17の作成は、Ｈカウンタ200 ，Ｖカウン
タ201 ，レジスタＥＮ204 ，レジスタＲＳ205 ，比較回
路202 ，比較回路203，ＤＬ回路208 ，ＤＬ回路209 に
より行われる。
ＯＳイメージセンサ２から受け取るべき有効データのタ
イミングを示しており、ＣＡＰＴ信号17がＬＯのとき、
画像処理回路３はＣＭＯＳイメージセンサ２からの画像
データの処理を行う。タイミングコントロール回路５で
のＣＡＰＴ信号17の作成は、Ｈカウンタ200 ，Ｖカウン
タ201 ，レジスタＥＮ204 ，レジスタＲＳ205 ，比較回
路202 ，比較回路203，ＤＬ回路208 ，ＤＬ回路209 に
より行われる。
【００２９】レジスタＲＳ205 には、ＣＰＵ８からＣＭ
ＯＳイメージセンサ２の動作周期に関するデータがセッ
トされている。Ｈカウンタ200 ，Ｖカウンタ201 の動作
可能を指示するＥＮ端子には、ＣＭＯＳイメージセンサ
２での遅延分に相当するＤＬ回路209 を通ったＴＲＧ信
号15が加えられ、Ｈカウンタ200 のクロック端子には、
スイッチ207 及びＣＭＯＳイメージセンサ２での遅延分
に相当するＤＬ回路208 を通ったＭ−ＣＫ信号21が加え
られている。Ｈカウンタ200 ，Ｖカウンタ201の出力は
比較回路203 に出力されている。比較回路203 にはレジ
スタＲＳ205 のデータも出力されており、両者を比較し
てＨカウンタ200 ，Ｖカウンタ201 へのリセット信号を
作成している。
ＯＳイメージセンサ２の動作周期に関するデータがセッ
トされている。Ｈカウンタ200 ，Ｖカウンタ201 の動作
可能を指示するＥＮ端子には、ＣＭＯＳイメージセンサ
２での遅延分に相当するＤＬ回路209 を通ったＴＲＧ信
号15が加えられ、Ｈカウンタ200 のクロック端子には、
スイッチ207 及びＣＭＯＳイメージセンサ２での遅延分
に相当するＤＬ回路208 を通ったＭ−ＣＫ信号21が加え
られている。Ｈカウンタ200 ，Ｖカウンタ201の出力は
比較回路203 に出力されている。比較回路203 にはレジ
スタＲＳ205 のデータも出力されており、両者を比較し
てＨカウンタ200 ，Ｖカウンタ201 へのリセット信号を
作成している。
【００３０】ＴＲＧ信号15がＬＯになると、Ｈカウンタ
200 ，Ｖカウンタ201 が動作可能となり、直ちにＨカウ
ンタ200 はＭ−ＣＫ信号21によりカウントアップが開始
され、Ｖカウンタ201 もＨカウンタ200 へのクリア信号
によりカウントアップが行われる。Ｈカウンタ200 ，Ｖ
カウンタ201 へのリセット信号はレジスタＲＳ205 のデ
ータに応じて作成され、レジスタＲＳ205 のデータはＣ
ＭＯＳイメージセンサ２内のＨカウンタ107 ，Ｖカウン
タ108 と同期するように設定されている。
200 ，Ｖカウンタ201 が動作可能となり、直ちにＨカウ
ンタ200 はＭ−ＣＫ信号21によりカウントアップが開始
され、Ｖカウンタ201 もＨカウンタ200 へのクリア信号
によりカウントアップが行われる。Ｈカウンタ200 ，Ｖ
カウンタ201 へのリセット信号はレジスタＲＳ205 のデ
ータに応じて作成され、レジスタＲＳ205 のデータはＣ
ＭＯＳイメージセンサ２内のＨカウンタ107 ，Ｖカウン
タ108 と同期するように設定されている。
【００３１】レジスタＥＮ204 には、ＣＰＵ８から画像
処理回路３に取り込むデータ範囲のデータがセットされ
ている。前述の如く、ＣＭＯＳイメージセンサ２から
は、選択したラインのデータがライン単位で送られてく
るため、所望の位置のデータを取り込めるように、比較
回路202 がＨカウンタ200 ，Ｖカウンタ201 の値とレジ
スタＥＮ204 のデータからＣＡＰＴ信号17を作成してい
る。
処理回路３に取り込むデータ範囲のデータがセットされ
ている。前述の如く、ＣＭＯＳイメージセンサ２から
は、選択したラインのデータがライン単位で送られてく
るため、所望の位置のデータを取り込めるように、比較
回路202 がＨカウンタ200 ，Ｖカウンタ201 の値とレジ
スタＥＮ204 のデータからＣＡＰＴ信号17を作成してい
る。
【００３２】上記の如く、ＣＭＯＳイメージセンサ２か
らのデータを画像処理回路３に取り込む処理において、
そのタイミングはＴＲＧ信号15の立ち下がりとクロック
信号のＣ−ＣＫ信号にのみ依存して決定されている。
らのデータを画像処理回路３に取り込む処理において、
そのタイミングはＴＲＧ信号15の立ち下がりとクロック
信号のＣ−ＣＫ信号にのみ依存して決定されている。
【００３３】キャプチャモードでは、ファインダーモー
ドにおけるＦ−ＳＴ（ファインダーモードスタート）信
号27に代わり、シャッタボタン７の押し下げによるＢＴ
Ｎ−ＤＮ（ボタンダウン）信号23の立ち下がりを基準と
して動作が行われる。キャプチャモードへはファインダ
ーモード中にシャッタボタン７が押し下げられた時点で
移行し、１枚分の画像データの取り込みとＪＰＥＧ圧縮
記録が終了した時点で終了し、ファインダーモードへ再
移行する。
ドにおけるＦ−ＳＴ（ファインダーモードスタート）信
号27に代わり、シャッタボタン７の押し下げによるＢＴ
Ｎ−ＤＮ（ボタンダウン）信号23の立ち下がりを基準と
して動作が行われる。キャプチャモードへはファインダ
ーモード中にシャッタボタン７が押し下げられた時点で
移行し、１枚分の画像データの取り込みとＪＰＥＧ圧縮
記録が終了した時点で終了し、ファインダーモードへ再
移行する。
【００３４】図６にキャプチャモードのタイミングチャ
ートを示す。図中、ＢＴＮ−ＤＮ信号23がＬＯになるま
ではファインダーモードである。シャッタボタン７の押
し下げによりＢＴＮ−ＤＮ信号23がＬＯとなると、ＴＲ
Ｇ信号15はＬＯから一旦ＨＩになり、その後再びＬＯに
戻る。この時の立ち下がり以降がキャプチャモードであ
る。ＢＴＮ−ＤＮ信号23はＣＰＵ８にも伝えられてお
り、ＣＰＵ８でもキャプチャモードに移行して処理を行
う。
ートを示す。図中、ＢＴＮ−ＤＮ信号23がＬＯになるま
ではファインダーモードである。シャッタボタン７の押
し下げによりＢＴＮ−ＤＮ信号23がＬＯとなると、ＴＲ
Ｇ信号15はＬＯから一旦ＨＩになり、その後再びＬＯに
戻る。この時の立ち下がり以降がキャプチャモードであ
る。ＢＴＮ−ＤＮ信号23はＣＰＵ８にも伝えられてお
り、ＣＰＵ８でもキャプチャモードに移行して処理を行
う。
【００３５】図６に示したように、ＴＲＧ信号15の立ち
下がりにより、ＣＭＯＳイメージセンサ２の動作がリセ
ット状態からの再スタートになる。そして再スタート後
の最初の１枚分の画像データだけを、キャプチャデータ
として取り込み処理を行う。ＴＲＧ信号15の立ち下がり
移行のタイミングは、ファインダーモードと同じであ
る。
下がりにより、ＣＭＯＳイメージセンサ２の動作がリセ
ット状態からの再スタートになる。そして再スタート後
の最初の１枚分の画像データだけを、キャプチャデータ
として取り込み処理を行う。ＴＲＧ信号15の立ち下がり
移行のタイミングは、ファインダーモードと同じであ
る。
【００３６】（第２の実施の形態）次に、第２の実施の
形態について説明する。図７は第２の実施の形態を示す
ブロック構成で、図８は第２の実施の形態におけるＣＭ
ＯＳイメージセンサ701 のブロック構成図であり、第１
の実施の形態と同一の機能を持つ構成部分には、同一の
符号を付して示している。本実施の形態における画像入
力装置は、カメラヘッド700 と本体704 とで構成され、
カメラヘッド700 は、レンズ１，シャッタボタン４，Ｃ
ＭＯＳイメージセンサ701 より構成されており、本体70
4 と分離して配置される。そして、カメラヘッド700 と
本体704 との間のタイミングコントロールとデータ伝送
を、３本の信号線で行っている。すなわち、ＣＭＯＳイ
メージセンサ701 における画像データは、ＡＤ変換後、
パラレルシリアル変換回路702によりシリアルデータに
変換され、本体704 に転送される。本体704 ではシリア
ルパラレル変換回路705 でパラレルデータに戻された
後、画像処理回路３に転送されるようになっている。
形態について説明する。図７は第２の実施の形態を示す
ブロック構成で、図８は第２の実施の形態におけるＣＭ
ＯＳイメージセンサ701 のブロック構成図であり、第１
の実施の形態と同一の機能を持つ構成部分には、同一の
符号を付して示している。本実施の形態における画像入
力装置は、カメラヘッド700 と本体704 とで構成され、
カメラヘッド700 は、レンズ１，シャッタボタン４，Ｃ
ＭＯＳイメージセンサ701 より構成されており、本体70
4 と分離して配置される。そして、カメラヘッド700 と
本体704 との間のタイミングコントロールとデータ伝送
を、３本の信号線で行っている。すなわち、ＣＭＯＳイ
メージセンサ701 における画像データは、ＡＤ変換後、
パラレルシリアル変換回路702によりシリアルデータに
変換され、本体704 に転送される。本体704 ではシリア
ルパラレル変換回路705 でパラレルデータに戻された
後、画像処理回路３に転送されるようになっている。
【００３７】まず、ファインダーモードでの動作を図９
に示した光電変換部100 のタンミングチャートを参照し
ながら説明する。ＣＭＯＳイメージセンサ701 へのファ
インダーモードの指定は、ＣＰＵ８によりシリアル通信
にて、ＣＭＯＳイメージセンサ701 内のレジスタＭ713
にデータを書き込むことにより行われる。レジスタＭ71
3 にファインダーモードの指定が行われると、ＴＲＧ作
成回路712 はＴＲＧ信号15をＬＯとする。ＴＲＧ信号15
がＬＯとなると、ＣＭＯＳイメージセンサ701は第１の
実施の形態と同じく、指定された露光時間を経過した
後、画像データの転送を開始する。図９に画像データの
転送期間を示している。１フレーム分の画像データの転
送が終了すると、ＴＲＧ作成回路712 は、入力されてい
るＨカウンタ107 ，Ｖカウンタ108 の値から転送終了を
検出し、ＴＲＧ信号をＨＩに戻す。以降ＴＲＧ信号はフ
ァインダーモードの期間ＨＩを保つ。Ｃ−ＣＫ信号16と
Ｓ−ＤＡ信号14はセレクタ709 ，710 から出力されてい
る。セレクタ709 ，710 には、制御信号としてＳＷ−Ｓ
ＥＬ作成回路711 からのＳＷ−ＳＥＬ信号が入力されて
おり、ＳＷ−ＳＥＬ信号がＬＯのとき、Ｃ−ＣＫ信号16
とＳ−ＤＡ信号14はセレクタ709 ，710 を介してシリア
ルインターフェイス回路103 と接続され、各レジスタの
値の再設定が行われる。ＳＷ−ＳＥＬ信号がＨＩのと
き、Ｃ−ＣＫ信号16とＳ−ＤＡ信号14はセレクタ709 ，
710 を介して、データクロック（ＣＫ作成回路708 の出
力）とシリアル画像データ（パラレルシリアル変換回路
702 の出力）に接続され、データ転送が行われる。ＳＷ
−ＳＥＬ信号は、図９に示すように１フレーム分のデー
タ転送が終了する毎にＬＯとなり、シリアル通信期間を
設けている。
に示した光電変換部100 のタンミングチャートを参照し
ながら説明する。ＣＭＯＳイメージセンサ701 へのファ
インダーモードの指定は、ＣＰＵ８によりシリアル通信
にて、ＣＭＯＳイメージセンサ701 内のレジスタＭ713
にデータを書き込むことにより行われる。レジスタＭ71
3 にファインダーモードの指定が行われると、ＴＲＧ作
成回路712 はＴＲＧ信号15をＬＯとする。ＴＲＧ信号15
がＬＯとなると、ＣＭＯＳイメージセンサ701は第１の
実施の形態と同じく、指定された露光時間を経過した
後、画像データの転送を開始する。図９に画像データの
転送期間を示している。１フレーム分の画像データの転
送が終了すると、ＴＲＧ作成回路712 は、入力されてい
るＨカウンタ107 ，Ｖカウンタ108 の値から転送終了を
検出し、ＴＲＧ信号をＨＩに戻す。以降ＴＲＧ信号はフ
ァインダーモードの期間ＨＩを保つ。Ｃ−ＣＫ信号16と
Ｓ−ＤＡ信号14はセレクタ709 ，710 から出力されてい
る。セレクタ709 ，710 には、制御信号としてＳＷ−Ｓ
ＥＬ作成回路711 からのＳＷ−ＳＥＬ信号が入力されて
おり、ＳＷ−ＳＥＬ信号がＬＯのとき、Ｃ−ＣＫ信号16
とＳ−ＤＡ信号14はセレクタ709 ，710 を介してシリア
ルインターフェイス回路103 と接続され、各レジスタの
値の再設定が行われる。ＳＷ−ＳＥＬ信号がＨＩのと
き、Ｃ−ＣＫ信号16とＳ−ＤＡ信号14はセレクタ709 ，
710 を介して、データクロック（ＣＫ作成回路708 の出
力）とシリアル画像データ（パラレルシリアル変換回路
702 の出力）に接続され、データ転送が行われる。ＳＷ
−ＳＥＬ信号は、図９に示すように１フレーム分のデー
タ転送が終了する毎にＬＯとなり、シリアル通信期間を
設けている。
【００３８】本体704 側においても、第１の実施の形態
と同じくＴＲＧ信号の立ち下がりを基準としてタイミン
グコントロール回路707 が動作する。上記の如く、第１
の実施の形態と異なりＴＲＧ信号が２フレーム以降の画
像転送時ＨＩとなるが、タイミングコントロール回路70
7 内部のカウンタにより、ＣＭＯＳイメージセンサ701
でのＳＷ−ＳＥＬ信号と同じタイミングのＳＥＬ信号を
作成し、シリアルパラレル変換回路705 とシリアルイン
ターフェイス回路706 に供給し、データ転送とシリアル
通信を制御している。
と同じくＴＲＧ信号の立ち下がりを基準としてタイミン
グコントロール回路707 が動作する。上記の如く、第１
の実施の形態と異なりＴＲＧ信号が２フレーム以降の画
像転送時ＨＩとなるが、タイミングコントロール回路70
7 内部のカウンタにより、ＣＭＯＳイメージセンサ701
でのＳＷ−ＳＥＬ信号と同じタイミングのＳＥＬ信号を
作成し、シリアルパラレル変換回路705 とシリアルイン
ターフェイス回路706 に供給し、データ転送とシリアル
通信を制御している。
【００３９】次に、キャプチャモードについて説明す
る。キャプチャモードは、ファインダーモード中にシャ
ッタボタン７が押されたときに発生する。本実施の形態
においては、シャッタボタン７はカメラヘッド700 に付
いており、キャプチャモードの開始はファインダーモー
ド中にＴＲＧ信号15の立ち下がりにより、本体704 側に
通知する。本体704 側ではＴＲＧ信号15は、タイミング
コントロール回路707 とＣＰＵ８に接続されており、開
始タイミングとキャプチャモードの通知がなされる。次
に、図10に示した光電変換部のタイミングチャートに基
づいて、キャプチャモードの動作について説明する。フ
ァインダーモードにおいては、上記の如くファインダー
モード突入直後のフレームのデータ転送が終了すると、
ＴＲＧ信号はＨＩとなる。この状態で、シャッタボタン
７が押されるとＢＴＮ−ＤＮ信号がＬＯとなり、その立
ち下がりによりＴＲＧ信号がＬＯとなり、撮像動作が再
スタートする。図10は、ファインダーモードでの画像転
送中にシャッタボタン７が押された状態を示している。
指定された露光時間が過ぎるとデータ転送が開始され、
１フレーム分のデータ転送がすむと、ファインダーモー
ドに戻り、ＴＲＧ信号はＨＩとなりファインダーモード
としてのデータ転送を開始する。
る。キャプチャモードは、ファインダーモード中にシャ
ッタボタン７が押されたときに発生する。本実施の形態
においては、シャッタボタン７はカメラヘッド700 に付
いており、キャプチャモードの開始はファインダーモー
ド中にＴＲＧ信号15の立ち下がりにより、本体704 側に
通知する。本体704 側ではＴＲＧ信号15は、タイミング
コントロール回路707 とＣＰＵ８に接続されており、開
始タイミングとキャプチャモードの通知がなされる。次
に、図10に示した光電変換部のタイミングチャートに基
づいて、キャプチャモードの動作について説明する。フ
ァインダーモードにおいては、上記の如くファインダー
モード突入直後のフレームのデータ転送が終了すると、
ＴＲＧ信号はＨＩとなる。この状態で、シャッタボタン
７が押されるとＢＴＮ−ＤＮ信号がＬＯとなり、その立
ち下がりによりＴＲＧ信号がＬＯとなり、撮像動作が再
スタートする。図10は、ファインダーモードでの画像転
送中にシャッタボタン７が押された状態を示している。
指定された露光時間が過ぎるとデータ転送が開始され、
１フレーム分のデータ転送がすむと、ファインダーモー
ドに戻り、ＴＲＧ信号はＨＩとなりファインダーモード
としてのデータ転送を開始する。
【００４０】本体704 側では、タイミングコントロール
回路707 がＴＲＧ信号15の立ち下がりを基準に動作を再
スタートさせ、シリアルパラレル変換回路705 と画像処
理回路３を制御している。またＣＰＵ８ではＴＲＧ信号
15がＬＯであることから、キャプチャモードであること
を検出し、データ格納後ＪＰＥＧ圧縮等の処理を行う。
回路707 がＴＲＧ信号15の立ち下がりを基準に動作を再
スタートさせ、シリアルパラレル変換回路705 と画像処
理回路３を制御している。またＣＰＵ８ではＴＲＧ信号
15がＬＯであることから、キャプチャモードであること
を検出し、データ格納後ＪＰＥＧ圧縮等の処理を行う。
【００４１】
【発明の効果】以上実施の形態に基づいて説明したよう
に、本発明によれば、固体撮像素子の素子駆動回路と画
像処理回路の制御回路の動作タイミングを同期させるた
めの共通の非同期的なトリガ信号を生成する手段を備え
ているので、該トリガ信号により固体撮像素子と画像処
理回路の動作タイミングを合致させることができ、同期
信号を不要として制御信号線を低減することが可能な画
像入力装置を実現することができる。
に、本発明によれば、固体撮像素子の素子駆動回路と画
像処理回路の制御回路の動作タイミングを同期させるた
めの共通の非同期的なトリガ信号を生成する手段を備え
ているので、該トリガ信号により固体撮像素子と画像処
理回路の動作タイミングを合致させることができ、同期
信号を不要として制御信号線を低減することが可能な画
像入力装置を実現することができる。
【図１】本発明に係る画像入力装置の第１の実施の形態
を示すブロック構成図である。
を示すブロック構成図である。
【図２】図１に示した第１の実施の形態におけるＣＭＯ
Ｓイメージセンサの構成を示すブロック構成図である。
Ｓイメージセンサの構成を示すブロック構成図である。
【図３】図２に示したＣＭＯＳイメージセンサの光電変
換部の構成を示すブロック構成図である。
換部の構成を示すブロック構成図である。
【図４】図３に示した光電変換部のファインダーモード
での動作を説明するためのタイミングチャートである。
での動作を説明するためのタイミングチャートである。
【図５】図１に示した第１の実施の形態におけるタイミ
ングコントロール部の構成を示すブロック構成図であ
る。
ングコントロール部の構成を示すブロック構成図であ
る。
【図６】図３に示した光電変換部のキャプチャモードで
の動作を説明するためのタイミングチャートである。
の動作を説明するためのタイミングチャートである。
【図７】本発明に係る画像入力装置の第２の実施の形態
を示すブロック構成図である。
を示すブロック構成図である。
【図８】図７に示した第２の実施の形態におけるＣＭＯ
Ｓイメージセンサのブロック構成図である。
Ｓイメージセンサのブロック構成図である。
【図９】図８に示したＣＭＯＳイメージセンサにおける
光電変換部のファインダーモードでの動作を説明するた
めのタイミングチャートである。
光電変換部のファインダーモードでの動作を説明するた
めのタイミングチャートである。
【図10】図８に示したＣＭＯＳイメージセンサにおける
光電変換部のキャプチャモードでの動作を説明するため
のタイミングチャートである。
光電変換部のキャプチャモードでの動作を説明するため
のタイミングチャートである。
【図11】従来の画像入力装置の構成例を示すブロック構
成図である。
成図である。
１ レンズ ２ ＣＭＯＳイメージセンサ ３ 画像処理回路 ４ シリアルインターフェイス回路 ５ タイミングコントロール回路 ６ クロック回路 ７ シャッタボタン ８ ＣＰＵ ９ ＤＭＡコントロール回路 10 フレームメモリ 11 ＪＰＥＧ処理部 12 ＬＣＤ表示回路 13 ＬＣＤ 100 光電変換部 101 アンプ 102 Ａ／Ｄ変換回路 103 シリアルインターフェイス回路 104 センサ部制御回路 105 立ち下がり検出回路 106 カウンタコントロール回路 107 Ｈカウンタ 108 Ｖカウンタ 109 レジスタＡ 110 レジスタＢ 111 第１の比較回路 112 第２の比較回路 113 レジスタＣ 114 レジスタＲ 115 第３の比較回路 116 混合回路 200 Ｈカウンタ 201 Ｖカウンタ 202 ，203 比較回路 204 レジスタＥＮ 205 レジスタＲＳ 206 ＴＲＧ信号作成回路 207 スイッチ 208 ，209 ＤＬ回路 300 Ｒシフトレジスタ 301 Ｖシフトレジスタ 302 Ｈシフトレジスタ 303 フォトダイオード 304 ，305 スイッチ 306 コンデンサ 307 スイッチ 308 ＩＶ変換回路 700 カメラヘッド 701 ＣＭＯＳイメージセンサ 702 パラレルシリアル変換回路 703 駆動回路 704 カメラ本体 705 シリアルパラレル変換回路 706 シリアルインターフェイス回路 707 タイミングコントロール回路 708 ＣＫ作成回路 709 ，710 セレクタ 711 ＳＷ−ＳＥＬ信号作成回路 712 ＴＲＧ信号作成回路 713 レジスタＭ
Claims (6)
- 【請求項１】 光信号を電気信号に変換する光電変換部
と該光電変換部の駆動を行う素子駆動回路とを有する固
体撮像素子と、該固体撮像素子からの出力画像データを
処理する画像処理回路と、該画像処理回路の動作を制御
する制御回路とを備えた画像入力装置において、前記素
子駆動回路と前記制御回路との動作タイミングを同期さ
せるための、共通の非周期的なトリガ信号を生成する手
段を備えていることを特徴とする画像入力装置。 - 【請求項２】 前記素子駆動回路は、動作状態設定のた
めのレジスタを備え、該レジスタへのデータ設定は通信
回路を介して行われるように構成されていることを特徴
とする請求項１に係る画像入力装置。 - 【請求項３】 前記通信回路には、シリアルデータ信号
とシリアルクロック信号と共に前記固体撮像素子の出力
信号伝送用の画像クロック信号が伝送され、前記シリア
ルクロック信号と前記画像クロック信号とは前記通信回
路の同一の信号線上を切り替えて伝送されるように構成
されていることを特徴とする請求項２に係る画像入力装
置。 - 【請求項４】 前記通信回路には、シリアルデータ信号
とシリアルクロック信号と共に、前記固体撮像素子の出
力信号としてのシリアル画像データ信号及びシリアル画
像クロック信号が伝送され、前記シリアルデータ信号と
シリアル画像データ信号、及び前記シリアルクロック信
号と前記シリアル画像クロック信号とが、それぞれ前記
通信回路の同一の信号線上を切り替えて伝送されるよう
に構成されていることを特徴とする請求項２に係る画像
入力装置。 - 【請求項５】 前記トリガ信号生成手段によるトリガ信
号の生成は、画像の取り込み開始を指示するシャッタト
リガボタンの押し下げにより開始され、前記制御回路に
よりタイミングが調整された後、前記素子駆動回路に供
給されるように構成されていることを特徴とする請求項
１に係る画像入力装置。 - 【請求項６】 前記トリガ信号生成手段によるトリガ信
号の生成は、画像の取り込み開始を指示するシャッタト
リガボタンの押し下げにより開始され、前記素子駆動回
路によりタイミングが調整された後、前記制御回路に供
給されるように構成されていることを特徴とする請求項
１に係る画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146586A JP2000341592A (ja) | 1999-05-26 | 1999-05-26 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146586A JP2000341592A (ja) | 1999-05-26 | 1999-05-26 | 画像入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000341592A true JP2000341592A (ja) | 2000-12-08 |
Family
ID=15411071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146586A Pending JP2000341592A (ja) | 1999-05-26 | 1999-05-26 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000341592A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007015401A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2009518913A (ja) * | 2005-12-07 | 2009-05-07 | ノキア コーポレイション | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| JP2011255192A (ja) * | 2003-11-21 | 2011-12-22 | Trophy Radiologie | 歯科用放射線装置及びそれと共に使用される信号処理方法 |
| JP2012044693A (ja) * | 2011-10-06 | 2012-03-01 | Nokia Corp | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| CN103986927A (zh) * | 2013-02-08 | 2014-08-13 | 豪威科技股份有限公司 | 用于传感器故障检测的系统及方法 |
| US9060126B2 (en) | 2003-09-04 | 2015-06-16 | Sony Corporation | Solid-state image sensing apparatus |
| US9998700B1 (en) | 2016-12-05 | 2018-06-12 | Omnivision Technologies, Inc. | Image sensor failure detection |
-
1999
- 1999-05-26 JP JP11146586A patent/JP2000341592A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9060126B2 (en) | 2003-09-04 | 2015-06-16 | Sony Corporation | Solid-state image sensing apparatus |
| US9648264B2 (en) | 2003-09-04 | 2017-05-09 | Sony Corporation | Solid-state image sensing apparatus |
| US10212377B2 (en) | 2003-09-04 | 2019-02-19 | Sony Corporation | Solid-state image sensing apparatus |
| JP2011255192A (ja) * | 2003-11-21 | 2011-12-22 | Trophy Radiologie | 歯科用放射線装置及びそれと共に使用される信号処理方法 |
| WO2007015401A1 (ja) * | 2005-08-03 | 2007-02-08 | Matsushita Electric Industrial Co., Ltd. | 固体撮像装置 |
| JP2007043482A (ja) * | 2005-08-03 | 2007-02-15 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
| JP4614843B2 (ja) * | 2005-08-03 | 2011-01-19 | パナソニック株式会社 | 固体撮像装置 |
| JP2009518913A (ja) * | 2005-12-07 | 2009-05-07 | ノキア コーポレイション | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| JP2012044693A (ja) * | 2011-10-06 | 2012-03-01 | Nokia Corp | カメラユニットならびにカメラユニットの画像センサを制御する方法 |
| CN103986927A (zh) * | 2013-02-08 | 2014-08-13 | 豪威科技股份有限公司 | 用于传感器故障检测的系统及方法 |
| US9998700B1 (en) | 2016-12-05 | 2018-06-12 | Omnivision Technologies, Inc. | Image sensor failure detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6963374B2 (en) | Method for live view display and digital camera using same | |
| US20060077263A1 (en) | Method of capturing still image during capture of moving image and image capture apparatus | |
| JP2001275044A (ja) | ディジタルカメラ | |
| KR20070037375A (ko) | 촬상장치 및 촬상방법 | |
| JP2001086395A (ja) | 撮像装置 | |
| JP5343727B2 (ja) | デジタルカメラ装置 | |
| JP2005057378A (ja) | 撮像装置 | |
| JP5262047B2 (ja) | 固体撮像装置及び撮像装置 | |
| JP4540650B2 (ja) | 撮影装置 | |
| JP3757906B2 (ja) | 電子カメラ | |
| US8314875B2 (en) | Image capturing apparatus in which pixel charge signals are divided and output in a different order than an arrangement of pixels on an image capturing element, stored in units of a horizontal line, and read in a same order that corresponding pixels are arranged on the image capturing element, and method thereof | |
| JP2000341592A (ja) | 画像入力装置 | |
| JP4311776B2 (ja) | 撮像装置 | |
| JP4445662B2 (ja) | 電子カメラ | |
| JP3542312B2 (ja) | 電子的撮像装置 | |
| JP3917379B2 (ja) | タイミング信号発生装置およびその発生方法 | |
| JP2010074547A (ja) | 撮像素子駆動ユニットおよび撮像装置 | |
| JP2002152602A (ja) | デジタルスチルカメラ | |
| CN113491107A (zh) | 成像元件、摄像装置、成像元件的工作方法及程序 | |
| JP2007110639A (ja) | 固体撮像素子、その駆動方法および撮像装置 | |
| JP2011061672A (ja) | 撮像装置及び撮像装置のプログラム | |
| JP4999958B2 (ja) | 撮影装置 | |
| JP2005012403A (ja) | デジタルカメラ及び画像情報取得方法 | |
| JP3566687B2 (ja) | データ配列変換装置、画像処理システムおよび画像入力装置 | |
| JP3609655B2 (ja) | ディジタルカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |