TWI524737B - 用於感測器故障檢測的系統及方法 - Google Patents

用於感測器故障檢測的系統及方法 Download PDF

Info

Publication number
TWI524737B
TWI524737B TW102134310A TW102134310A TWI524737B TW I524737 B TWI524737 B TW I524737B TW 102134310 A TW102134310 A TW 102134310A TW 102134310 A TW102134310 A TW 102134310A TW I524737 B TWI524737 B TW I524737B
Authority
TW
Taiwan
Prior art keywords
signal
test
circuit
control
coupled
Prior art date
Application number
TW102134310A
Other languages
English (en)
Other versions
TW201433145A (zh
Inventor
羅伯特 喬韓森
托瑞 馬提紐森
Original Assignee
豪威科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 豪威科技股份有限公司 filed Critical 豪威科技股份有限公司
Publication of TW201433145A publication Critical patent/TW201433145A/zh
Application granted granted Critical
Publication of TWI524737B publication Critical patent/TWI524737B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/002—Diagnosis, testing or measuring for television systems or their details for television cameras
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H04N25/69—SSIS comprising testing or correcting structures for circuits other than pixel cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

用於感測器故障檢測的系統及方法
本發明通常涉及影像感測器，尤其涉及影像感測器的故障檢測。
電子影像感測器通常包含在包括有例如手機、電腦、數位相機、個人數位助理(Personal Digital Assitant，PDA)等之各種裝置中。除傳統使用者控制的靜止視頻照相機的應用之外，正在興起越來越多的影像感測器應用。例如，整體機器視覺應用正在迅速地擴大於汽車業、製造業、醫療、安全、以及國防工業中。在這種應用中，機器通常基於由該機器的影像拍攝系統拍攝的資訊(例如，一物體相對於另一物體的位置)執行某些操作任務(例如，防止碰撞任務)。為了使該機器執行與特定情況相關的適當任務，影像感測器必須可靠地拍攝、處理、以及輸出準確地表示觀察到的情況的影像資料。
互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)影像感測器通常包括：感測器陣列、控制電路、列控制電路(例如，列位址解碼器、像素驅動器等)、行採樣電路、以及影像處理電路。影像感測器通常與與感測器陣列對準的透鏡組件配合使用，以在其上聚焦影像。該感測器陣列將入射光轉變為表示影像的電子資料。該感測器陣列由以複數個列和行排列的複數個光敏像素組成。該像素分別經由列和行信號線的網格電性耦合至列控制電路和行採樣電路。也就是說，每一個獨立列的像素經由包括例如傳輸線、重設線(reset line)、以及列選擇線的相關組合的列信號線連接至列控制電路並且被該列控制電路控制。每一個獨立行的像素經由分離的行採樣線連接至行採樣電路。該行採樣電路通常包括採樣元件，舉例而言如放大器、類比-數位轉換器、 以及資料記憶元件，其等耦合至行採樣線以數位化並儲存自像素輸出的電信號。在具有行平行讀取架構的影像感測器中，行採樣電路包括每一個行採樣線的離散組合的這些採樣元件，以便於可以同時採樣整列的像素。在行平行讀取架構中，行採樣電路還包括各種信號線，其被繞徑(routed)至各種採樣元件以向那裏輸送控制信號。(非行平行讀取架構也需要各種水平信號線，雖然不是與行平行架構一樣多。)該影像處理電路接收自行採樣電路輸出的數位化資料，並且以可讀格式產生影像資料。介面能夠使影像感測器與主機系統(例如，手機主機板、車載電腦系統、製造機器電腦系統等)進行通信(例如，輸出格式化影像/視頻資料、接收操作指令等)。通常，影像感測器的控制電路連接至列控制電路、行採樣電路、影像處理電路、以及介面，以執行各種時序和控制操作。
每一個像素包括：光敏元件(例如，光電二極體、光閘(photogate)等)、傳輸電晶體、浮動擴散區域、重設電晶體、源極跟隨(source-follower)電晶體、以及列選擇電晶體。該光敏元件操作以積累與入射光的強度成比例的電荷，其在快門操作期間暴露於入射光。該傳輸電晶體將光敏元件連接至浮動擴散區域，並且包括閘極，該閘極連接至單一傳輸線並因此被該單一傳輸線控制，其中該單一傳輸線係用於整列的像素。當邏輯高電壓信號施加在傳輸線上時，來自光敏元件的電荷傳輸至浮動擴散區域。該重設電晶體將浮動擴散區域連接至電壓源終端，並且包括閘極，該閘極連接至列信號線的重設線並因此被該列信號線的重設線控制。當邏輯高電壓信號施加在重設線上時，該重設電晶體將浮動擴散區域連接至電壓源終端，因此將任何先前儲存的電荷重設至已知狀態。該源極跟隨電晶體將電壓源終端連接至列選擇電晶體，並且包括閘極，該閘極連接至浮動擴散區域，以產生表示在浮動擴散區域內積累的電荷的放大電壓信號。該列選擇電晶體將源極跟隨電晶體連接至行線的像素輸出線，並且包括與列線的列選擇線連接的閘極。當邏輯低電壓施加在列選擇線上時，列選擇電晶體作為源極跟隨電晶體與像素輸出線之間的開啟開關。相反地，施加在列選擇線的閘極上的邏輯高電壓使列選擇電晶體作為源極跟隨電晶體與行採樣線之間的閉合開關，以便於可以通過行採樣線採樣浮動擴散的狀態。
雖然傳統的影像感測器滿足許多影像和視頻拍攝應用的需求，目前的設計存在缺陷。例如，CMOS像素由易於出現故障的積體電路元件(例如，電晶體、二極體、電容器等)構造。作為另一示例，像素列信號線(例如，傳輸線、重設線、列選擇線等)、行採樣線、以及行採樣元件控制線(例如，增益放大器控制線、類比-數位轉換器控制線、數位化像素資料儲存裝置控制線等)易於損壞，尤其是遭受大量分散式之引起壓力的負載的那些。作為另一個問題，列控制電路也易於出現故障。在於傳統的影像感測器中出現上述故障的任意一個的情況中，其通常將錯誤的影像資料輸出至主機系統。當然，主機系統通常不識別錯誤的影像資料與正確的影像資料之間的差異。這可能尤其在某些領域(即，整體機器視覺應用)中存在問題，其中該影像資料指示由主機系統執行的操作任務。甚至當電路不是非常易於損壞或出現故障時，某些領域(例如，汽車應用)需求系統具有極高的可靠性。
因此，需要的是具有改善的影像資料輸出可靠性的影像感測器設計。
本發明藉由提供具有集成故障檢測的影像感測器來克服與現有技術相關的問題。本發明的各個方面檢測光敏像素、像素陣列的控制線、以及採樣/保持電路中的故障。
示例性影像拍攝裝置包括複數個像素。每一個像素具有一光感測器、一電荷儲存區域、一信號輸出、以及一測試信號輸入。該電荷儲存區域選擇性地耦合以接收來自該光感測器的光電流。該信號輸出耦合至該電荷儲存區域，並且輸出表示儲存在該電荷儲存區域中的電荷數量的信號。該測試信號輸入也耦合至該電荷儲存區域。測試信號注入電路被耦合以將測試信號提供至像素的測試信號輸入，並且採樣電路被選擇性地耦合以接收來自像素的輸出的輸出信號。一比較電路將向像素提供的測試信號與自像素接收的輸出信號進行比較，並且如果該輸出信號不對應於測試信號，該比較電路提供一錯誤信號。相反地，該測試信號注入電路耦合至該 比較電路，以將向像素提供的測試信號直接地提供至該比較電路。各種裝置被揭露以將向像素提供的測試信號與自像素接收的輸出信號進行比較，並且提供錯誤信號以回應未對應於測試信號的輸出信號。
在揭露的實施例中，像素排列為複數個行，並且該影像拍攝裝置包括複數條電荷注入線。每一個電荷注入線將各個行的像素的測試信號輸入耦合至測試信號注入電路。每一個像素的電荷儲存區域經由電容器耦合至各個電荷注入線，沒有插入於像素的電荷儲存區域與電荷注入線之間的開關裝置。
在揭露的實施例中，該測試信號注入電路能夠在不同的電荷注入線上提供不同的測試信號，也能夠以不同時序在相同的電荷注入線上提供不同的測試信號。
示例性測試信號注入電路包括複數個測試信號儲存元件以及一測試信號產生器。每一個測試信號儲存元件選擇性耦合至各個電荷注入線。測試信號產生器耦合至測試信號儲存元件，並且操作以產生測試信號值，並且將測試信號值儲存在儲存元件中。
在特定實施例中，測試信號產生器操作以產生數位測試信號值，每一個儲存元件為單位元儲存元件。該測試信號產生器包括隨機位元產生器。儲存元件串聯地耦合在一起，並且來自隨機位元產生器的位元位移至儲存元件。
像素可以在影像拍攝模式或測試模式中操作。每一個像素的電荷儲存區域通過每一個像素的開關裝置選擇性地耦合至每一個像素的光感測器。控制器被耦合以將傳輸信號提供至像素的開關裝置。回應於傳輸信號的第一值，開關裝置傳導光感測器與電荷儲存區域之間的光電流，以易於影像拍攝。回應於傳輸信號的第二值，開關裝置阻止光感測器與電荷儲存區域之間的光電流，以易於測試信號注入。在操作中，該影像拍攝裝置在連續的幀時間上執行一重複的影像拍攝程序，以拍攝影像資料的畫面。該控制器將該傳輸信號的該第二值施加一影像拍攝程序的持續時間，以易於每N個幀時間的測試信號注入，其中N為大於1的整數。
另外也揭露了檢測影像拍攝裝置的控制電路故障的裝置。在示例性影像拍攝裝置中，控制器提供控制信號。回應於控制信號的驅動器操 作，以基於控制信號產生驅動信號，並且將驅動信號施加在影像拍攝裝置的控制線上。如果控制信號不是以預定方式對應於施加的驅動信號，基於控制信號回應第一輸入和基於驅動信號回應第二輸入的比較器產生錯誤信號。在特定實施例中，比較器直接地比較控制信號與驅動信號，以確定驅動信號是否對應於控制信號。揭露各種裝置以比較基於控制信號的第一輸入和基於驅動信號的第二輸入，並且如果控制信號不是以預定方式對應於施加的驅動信號，產生錯誤信號。
在一示例中，驅動器為影像感測器陣列的列控制驅動器。在另一示例中，驅動器為影像資料採樣電路的元件，其接收來自影像感測器陣列的列資料。
揭露用於比較控制信號與驅動信號的各種裝置。在一示例性實施例中，影像拍攝裝置進一步包括一第二驅動器，其被耦合以接收控制信號，並且操作以基於控制信號產生第二驅動信號，比較器比較第二驅動信號與驅動信號。
在另一示例性實施例中，一第一編碼器，在一第一點處耦合至複數個控制線，並且基於在該等控制線上檢測的驅動信號產生一第一編碼值。一第二編碼器，在距離該第一點一定距離處的一第二點處耦合至該等控制線，並基於在該等控制線上檢測的驅動信號產生一第二編碼值。比較器操作以比較該第一編碼值和該第二編碼值。
還揭露用於檢測影像拍攝裝置的故障的方法。示例性方法包括：提供包括一感測器陣列的一影像拍攝裝置，使影像聚集在該感測器陣列上，並且使用該感測器陣列重複地拍攝影像資料的畫面。該影像資料表示聚集在該感測器陣列上的影像。該方法進一步包括：在該影像資料的該重複地拍攝之間，週期性地將測試資料注入至該感測器陣列，自該影像拍攝裝置讀取該測試資料，並且比較所讀取的測試資料與所注入的測試資料。如果讀取的測試資料不是對應於該注入的測試資料，產生一錯誤信號。
另一示例性方法包括：接收一控制信號，基於該控制信號產生一驅動信號，並且將該驅動信號施加在影像拍攝裝置的一控制線上。該方法進一步包括：比較施加的驅動信號與控制信號，以及如果該控制信號不是以預定方式對應於施加的驅動信號，產生一錯誤信號。在特定方法中， 將驅動信號施加在影像拍攝裝置的控制線上的步驟包括：將驅動信號施加在一影像感測器陣列的一列控制線上。在另一特定方法中，將驅動信號施加在影像拍攝裝置的控制線上的步驟包括：將驅動信號施加在一影像資料採樣電路的一控制線上。在再一特定方法中，比較施加的驅動信號與控制信號的步驟包括：基於控制信號產生一第二驅動信號，並且比較該第二驅動信號與該驅動信號。
在另一示例性方法中，比較施加的驅動信號與控制信號的步驟包括：基於施加在複數個控制線上的一第一點處的驅動信號產生一第一編碼值，以及基於施加在該等控制線上的一第二點處的該等驅動信號產生一第二編碼值。然後，比較該第一編碼值與該第二編碼值。
揭露用於檢測影像拍攝裝置的故障的額外方法。一示例性方法包括：接收一控制信號，基於該控制信號產生一驅動信號，將該驅動信號施加在該影像拍攝裝置的一控制線上，以及比較該施加的驅動信號與該控制信號。該方法進一步包括：如果該控制信號不是以預定方式對應於該施加的驅動信號，產生一錯誤信號。
在一特定方法中，將驅動信號施加在影像拍攝裝置的控制線上的步驟包括：將驅動信號施加在一影像感測器陣列的一列控制線上。在另一特定方法中，將驅動信號施加在影像拍攝裝置的控制線上的步驟包括：將驅動信號施加在一影像資料採樣電路的一控制線上。
可選地，比較施加的驅動信號與控制信號的步驟可以包括：基於控制信號產生一第二驅動信號，並且比較該第二驅動信號與該驅動信號。作為另一選擇，比較施加的驅動信號與控制信號的步驟可以包括：基於施加在複數個控制線上的一第一點處的驅動信號產生一第一編碼值，以及基於施加在該等控制線上的一第二點處的該等驅動信號產生一第二編碼值，並且比較該第一編碼值與該第二編碼值。
也可以結合使用各種方法。例如，上述總結的方法可以進一步包括：接收一第二控制信號，基於該第二控制信號產生一第二驅動信號，將該第二驅動信號施加在影像拍攝裝置的一第二控制線上，以及比較基於該第二驅動信號和該第二控制信號的輸入。如果該第二控制信號不是以預定方式對應於該第二驅動信號，產生一第二錯誤信號。
在一示例性方法中，該影像拍攝裝置進一步包括一影像感測器陣列以及一影像資料採樣電路，被耦合以接收來自該影像感測器陣列的列資料。在該示例性方法中，該驅動信號為該影像感測器陣列中的一列控制驅動信號，並且該第二驅動信號為該影像資料採樣電路中的一驅動信號。
另一示例性方法進一步包括：將測試資料週期性地注入至影像感測器陣列；以及比較注入至該影像感測器陣列的測試資料與通過該影像資料採樣電路自該感測器陣列接收的測試資料。該示例性方法還包括：如果注入至該影像感測器陣列的測試資料不是以預定方式對應於通過該影像資料採樣電路自該感測器陣列接收的測試資料，產生一第三錯誤信號。
還揭露一種示例性影像拍攝裝置。該示例性影像拍攝裝置包括：一控制器，操作以提供一控制信號；一驅動器以及一比較器。該驅動器響應於該控制信號，並且操作以基於該控制信號產生一驅動信號，並且將該驅動信號施加在該影像拍攝裝置的一控制線上。該比較器基於該控制信號回應一第一輸入以及基於該驅動信號回應一第二輸入。如果該控制信號不是以預定方式對應於該施加的驅動信號，該比較器產生一錯誤信號。
揭露各種裝置，用於比較基於控制信號的第一輸入和基於驅動信號的第二輸入，如果該控制信號不是以預定方式對應於該施加的驅動信號，產生一錯誤信號。
在一特定示例性實施例中，該比較器直接地比較該控制信號與該驅動信號，以確定該驅動信號是否對應於該控制信號。
在一示例中，該影像拍攝裝置進一步包括一影像感測器陣列，並且該驅動器為該影像感測器陣列的一列控制驅動器。在另一示例中，該影像拍攝裝置進一步包括一影像資料採樣電路，被耦合以接收來自該影像感測器陣列的列資料，並且該驅動器為該影像資料採樣電路的一元件。
揭露用於確定控制信號是否對應於驅動信號的多個裝置。例如，在一示例性實施例中，該影像拍攝裝置進一步包括一第二驅動器，被耦合以接收該控制信號。該第二驅動器操作以基於該控制信號產生一第二驅動信號，並且該比較器操作以比較該第二驅動信號與該驅動信號。
在另一示例性實施例中，該影像拍攝裝置進一步包括複數條控制線。一第一編碼器耦合至在壹第一點處的該等控制線，並且被操作以基 於在該等控制線上檢測的驅動信號產生一第一編碼值。一第二編碼器耦合至距離該第一點一定距離的一第二點處的該等控制線，並且被操作以基於在該等控制線上檢測的驅動信號產生一第二編碼值。然後，該比較器比較該第一編碼值和該第二編碼值。
本發明的多個示例性實施例可以實施在單一影像拍攝裝置中。例如，除第一驅動器之外，揭露的實施例包括一第二驅動器，回應於一第二控制信號。該第二驅動器被操作以產生一第二驅動信號，並且將該第二驅動信號施加在該影像拍攝裝置的一第二控制線上。一第二比較器基於該第二控制信號回應一第一輸入以及基於該第二驅動信號回應一第二輸入。該第二比較器被操作以便於如果該第二控制信號不是以預定方式對應於該第二驅動信號，產生一第二錯誤信號。此外，該影像拍攝裝置包括一影像感測器陣列以及一影像資料採樣電路，被耦合以接收來自該影像感測器陣列的列資料。該驅動器為影像感測器陣列的一列控制驅動器，該第二驅動器為該影像資料採樣電路的一元件。此外，該示例性影像拍攝裝置進一步包括一測試資料注入電路，被操作以將測試資料週期性地注入至該影像感測器陣列。一第三比較器被操作以比較注入至該影像感測器陣列的測試資料與通過該影像資料採樣電路自感測器陣列接收的測試資料。如果注入至影像感測器陣列的測試資料不是以預定方式對應於通過該影像資料採樣電路自感測器陣列接收的測試資料，該第三比較器還產生一第三錯誤信號。
100‧‧‧影像感測器
102‧‧‧印刷電路板
104‧‧‧走線
106‧‧‧相機模組
108‧‧‧光學元件
110‧‧‧外殼
200‧‧‧控制電路
202‧‧‧像素陣列
204‧‧‧測試信號注入電路
206‧‧‧第一列控制器
208‧‧‧第二列控制器
210‧‧‧第一比較電路
212、1400‧‧‧採樣電路
214‧‧‧第二比較電路
216‧‧‧影像處理器
218‧‧‧第三比較電路
220i,j、2200,0、2200,N、220M,N、220M,N-1、220M,0‧‧‧像素
222i‧‧‧列
224j‧‧‧行
226j、226j-1、2260、226N‧‧‧行注入電路
228、230‧‧‧資料線
300i‧‧‧列控制信號線
302j、302j-1、3020、302N、302i,j‧‧‧電荷注入線
304j、304N、304N-1、3040‧‧‧讀取線
306i、3060、306M‧‧‧列選擇線
308i、3080、308M‧‧‧重設線
310i、3100、310M、866、868、870‧‧‧傳輸線
312‧‧‧光感測器
314‧‧‧電荷儲存區域
316‧‧‧像素電壓源終端
318‧‧‧重設電晶體
320‧‧‧傳輸電晶體
322‧‧‧源極跟隨電晶體
324‧‧‧列選擇電晶體
326‧‧‧耦合電容器
328、334、340、346、352、850N、850N-1、8500、13120、1312M、13220、1322M、13280、1328M、1334‧‧‧第一終端
330、336、342、348、354、852N、852N-1、8520、13140、1314M、13240、1324M、13300、1330M、1336‧‧‧第二終端
332、338、344‧‧‧閘極
350、13160、1316M、13260、1326M、13320、1332M、1338‧‧‧第三終端
400‧‧‧隨機位元產生器
402‧‧‧隨機位元供應線
404‧‧‧邏輯高電壓供應線
406‧‧‧邏輯低電壓供應線
408‧‧‧緩衝時脈信號線
410‧‧‧電荷注入重設信號線
412、616、626、6360、636M、6380、638M、6400、640M、6420、642M、6440、644M、6460、646M、1300、1342‧‧‧輸入終端
414、518j、518j-1、526j、526j-1、6180、618M、6200、620M、6220、622M、6280、628M、6300、630M、6320、632M、7120、712M、7180、718M、7240、724M、914、920、926、1014、1020、1030、1036、1342、1344、1408、1410‧‧‧輸出終端
420‧‧‧緩衝器
500j、500j-1‧‧‧記憶元件
502j、502j-1‧‧‧第一開關電路
504j、504j-1‧‧‧第二開關電路
506j、506j-1‧‧‧時脈輸入終端
508j、508j-1‧‧‧資料位元輸入終端
510j、510j-1‧‧‧資料位元輸出終端
512j、512j-1、520j、520j-1‧‧‧控制終端
514j、514j-1、522j、522j-1、7080、708M、7140、714M、7200、720M、810、854、910、916、922、928、1032、1412‧‧‧第一輸入終端
516j、516j-1、524j、524j-1、7100、710M、7160、716M、7220、722M、812、856、912、918、924、930、1034、1414‧‧‧第二輸入終端
6000、600M、6040、604M、6080、608M、830、834、838‧‧‧第一端
6020、602M、6060、606M、6100、610M、832、836、840‧‧‧第二端
612‧‧‧主列解碼器
614‧‧‧列驅動器
624‧‧‧次列解碼器
634‧‧‧錯誤信號輸出線
7000、700M、7020、702M、7040、704M、1402‧‧‧比較電路
706‧‧‧錯誤信號線
800‧‧‧控制信號調節電路
802‧‧‧第一控制信號線
804‧‧‧第二控制信號線
806‧‧‧第三控制信號線
808N、808N-1、8080‧‧‧像素讀取電路
814、858、932‧‧‧第三輸入終端
816‧‧‧位準位移電路
818‧‧‧第一緩衝電路
820‧‧‧第二緩衝電路
822‧‧‧第三緩衝電路
824‧‧‧第一輸出終端
826‧‧‧第二輸出終端
828‧‧‧第三輸出終端
842N、842N-1、8420‧‧‧電容器
844N、844N-1、8440‧‧‧放大器
846N、846N-1、8460‧‧‧類比-數位轉換器
848N、848N-1、8480‧‧‧儲存電路
860‧‧‧第四輸入終端
862‧‧‧第五輸入終端
864‧‧‧第六輸入終端
900‧‧‧第一XOR閘
902‧‧‧第二XOR閘
904‧‧‧第三XOR閘
906‧‧‧OR閘
908、1000、1416‧‧‧錯誤信號輸出終端
1002‧‧‧第一校驗和電路
1004‧‧‧閾值電路
1006‧‧‧第二校驗和電路
1008‧‧‧比較器
1010、1016、1026‧‧‧時脈輸入終端
1012、1028‧‧‧資料位元輸入終端
1018‧‧‧資料登錄終端
1022‧‧‧第二時脈信號線
1100、1200‧‧‧時序圖
1102‧‧‧列選擇信號
1104‧‧‧電壓狀態
1106‧‧‧電荷狀態
1108‧‧‧重設信號
1110‧‧‧參考電壓
1112‧‧‧像素重設信號
1114‧‧‧傳輸信號
1116‧‧‧電荷狀態
1202‧‧‧時脈信號
1204‧‧‧24位元序列
13020、1302M‧‧‧電晶體
13040、1304M‧‧‧第二電晶體
13060、1306M‧‧‧第三電晶體
1308‧‧‧致能電晶體
1310‧‧‧反相器
1318‧‧‧接地終端
1320‧‧‧共同供應線
1340‧‧‧電壓源
1404‧‧‧第一編碼器
1406‧‧‧第二編碼器
參考下面的圖式描述本發明，其中相似的元件符號表示基本上相似的元件：第1圖為在主機裝置電路板上安裝的影像感測器的透視圖；第2圖為第1圖的影像感測器的方塊圖；第3圖為第1圖的影像感測器的像素的示意圖；第4圖為第1圖的影像感測器的測試信號注入電路的示意圖； 第5圖為第4圖的測試信號注入電路的兩個相鄰的行注入電路的電路圖；第6圖為第1圖的影像感測器的像素陣列、第一列控制器、第二列控制器、以及比較電路的電路圖；第7圖為顯示第6圖的比較電路的特徵的電路圖；第8圖為顯示第1圖的影像感測器的控制電路、像素陣列、採樣電路、以及比較電路的電路圖；第9圖為顯示第8圖的比較電路的額外細節的電路圖；第10圖為第1圖的影像感測器的另一比較電路的電路圖；第11圖為說明第1圖的影像感測器在影像拍攝模式中的操作的時序圖；第12圖為說明第1圖的影像感測器在測試模式中的操作的時序圖；第13圖為根據本發明的替換實施例中第7圖的比較電路的電路圖；以及第14圖為根據本發明的另一實施例中替換採樣電路和替換比較電路的電路圖。
本發明通過提供包括故障檢測電路的影像感測器來克服與現有技術相關的問題。在下面的描述中，闡述許多特定細節(例如，影像感測器類型、像素類型、電晶體類型、像素數量等)，以提供本發明的全面理解。然而，熟悉本領域的技術人員將意識到，本發明可以脫離這些特定細節而實踐。在其他示例中，已經省略熟知的積體電路影像感測器生產實踐(例如，電晶體形成、彩色濾光片形成、晶圓切割、半導體摻雜等)和元件的細節，以免不必要地模糊本發明。
第1圖為安裝在印刷電路板(Printed Circuit Board，PCB)102的一部分上的影像感測器100的透視圖，其中該PCB 102表示相機主機裝置(例如，汽車、生產機械、醫療設備、手機等)的PCB。影像感測器100與主機裝置的其他元件經由複數條導電的走線104進行電子通信。在 示例性實施例中，影像感測器100被描述為相機模組106的一部分，其進一步包括一光學元件108和一外殼110。如圖所示，外殼110安裝於影像感測器100，光學元件108固定於其間。熟悉本領域的技術人員將意識到，PCB 102、走線104、光學元件108、以及外殼110的特殊設計及/或存在將取決於特定應用，並且不是與本發明特別地相關。因此，PCB 102、走線104、光學元件108、以及外殼110僅為特徵表示。
第2圖為影像感測器100的方塊圖，在該示例性實施例中，該影像感測器100為背面照明(Backside Illuminated，BSI)CMOS影像感測器片上系統(System-On-Chip，SOC)。影像感測器100包括：一控制電路200、一像素陣列202、一測試信號注入電路204、一第一列控制器206、一第二列控制器208、一第一比較電路210、一採樣電路212、一第二比較電路214、一影像處理器216、以及一第三比較電路218。
控制電路200提供用於協調並控制影像感測器100的各種元件的主要裝置。例如，控制電路200操作以使測試信號注入電路204在測試模式或者影像拍攝模式中操作。作為另一示例，控制電路200操作以提供具有列控制信號的第一列控制器206和第二列控制器208。作為再一示例，控制電路200提供具有採樣控制信號的採樣電路212。
像素陣列202包括以複數個列222和複數個行224排列的複數個像素220i,j。也就是說，像素陣列202包括M+1列222，其中的第一個表示為列2220，最後一個表示為列222M。類似地，像素陣列202包括N+1行224，其中第一個表示為行2240，最後一個表示為行224N。像素220i,j的每一個具有唯一的位址i,j，其中i表示位址的列，j表示位址的行。
測試信號注入電路204包括N+1行注入電路226，其連接至行224，並且以與行224相同的方式表示。因此，行注入電路226的第一個表示為行注入電路2260，最後一個表示為行注入電路226N。當測試信號注入電路204接收控制電路200執行該操作的命令時，行注入電路2260至226N的每一個操作以將測試信號注入至各個像素行2240至224N。當測試信號注入電路204被命令為在影像拍攝模式中操作時，所有行注入電路2260至226N將相同參考信號注入至各自的行2240至224N的每一個。
第一列控制器206操作以產生通過自控制電路200輸出的列控 制信號指令定義的列控制信號。此外，第一列控制器206電性耦合至列222的每一個，以直接地於其上施加所產生的列控制信號。第二列控制器208也操作以產生通過自控制電路200輸出的相同列控制信號指令定義的相同列控制信號。與第一列控制器206不同，通過第二列控制器208產生的列控制信號不是意在驅動列222。相反地，其被第一比較電路210使用，以檢查通過第一列控制器206產生的控制信號是否已經被適當地分佈在列222周圍。也就是說，第一比較電路210接收通過第二列控制器208產生的控制信號，然後將其與列222的電子狀態進行比較。如果列222的電子狀態不是對應於通過第二列控制器208產生的控制信號，第一比較電路210輸出表示通過第一列控制器206產生的控制信號未被適當地分佈在一個或多個列222周圍的錯誤信號。
採樣電路212操作以根據來自控制電路200的行採樣指令執行採樣操作。因為每一個列222被第一列控制器206順序地選擇，採樣電路212獲取表示每一個行224的電子狀態的數位資料。因此，獲取用於像素陣列202的每一個像素220i,j的數位資料需要每幀採樣N+1行224的每一個總共採樣M+1次。每一個時序採樣電路212獲取列樣本，其經由資料線228將數位資料輸出至影像處理器216，以進一步處理。
第二比較電路214接收相同的行採樣指令，該行採樣指令通過控制電路200提供至採樣電路212。第二比較電路214將該採樣指令與實際控制信號驅動採樣電路212進行比較。如果該實際信號驅動採樣電路212不是對應於該採樣指令，第二比較電路輸出錯誤信號。
影像處理器216操作以經由已知影像處理技術將通過採樣電路212獲取的數位資料轉換為可讀影像資料。
第三比較電路218操作以將經由測試信號注入電路204注入至行224的測試信號與通過採樣電路212獲取之所產生的數位資料進行比較。如果通過採樣電路212獲取之所產生的數位資料不是適當地對應於該測試信號，第三比較電路218輸出錯誤信號。第三比較電路218可以經由資料線228或者選擇經由影像處理器216和資料線230直接地接收來自採樣電路212的數位資料。
第3圖為與一組列控制信號線300i、電荷注入線302j、以及讀 取線304j耦合的像素陣列202的像素220i,j的示意圖。列控制信號線300i包括：列選擇線306i、重設線308i、以及傳輸線310i。列控制信號線300i可以延伸於整列222i以使第一列控制器206可以將相同的控制信號提供至列222i的像素220i,0至220i,N。同樣地，電荷注入線302j和讀取線304j可以沿整行224j延伸。電荷注入線302j使測試信號注入電路204能夠將測試信號注入像素2200,j至220M,j。讀取線304j使採樣電路212能夠採樣像素2200,j至220M,j的電子狀態。
在該示例性實施例中，像素220i,j為四電晶體(4 Transistor，4T)像素，其包括：光感測器312、電荷儲存區域314、像素電壓源終端(Vdd)316、重設電晶體318、傳輸電晶體320、源極跟隨電晶體322、列選擇電晶體324、以及耦合電容器326。光感測器312為，例如，光電二極體(Photodiode，PD)，被操作以將入射光轉換為帶電電荷。電荷儲存區域314為浮動擴散元件，被操作以儲存通過光感測器312產生的電荷。像素電壓源終端316將電壓提供至重設電晶體318和源極跟隨電晶體322。重設電晶體318包括：一第一終端328，耦合至像素電壓源終端316；一第二終端330，耦合至電荷儲存區域314；以及一閘極332，耦合至重設線308i。當第一列控制器206經由重設線308i使重設信號施加在閘極332上時，在此情況下該重設信號為高電壓脈衝，電晶體318暫時置於導通狀態，其中電荷儲存區域314耦合至像素電壓源終端316。因此，電荷儲存區域314的先前電荷狀態返回至已知參考電荷狀態。一旦重設線308i返回至低電壓狀態，重設電晶體318返回至非導通狀態，其中電荷儲存區域314與像素電壓源終端316電絕緣。傳輸電晶體320包括：一第一終端334，耦合至光感測器312；一第二終端336，耦合至電荷儲存區域314；以及一閘極338，耦合至傳輸線310i。當第一列控制器206經由傳輸線310i將傳輸信號施加在閘極338時，該傳輸信號在此情況下為高電壓，傳輸電晶體320置於導通狀態，其中光感測器312耦合至電荷儲存區域314。因此，通過光感測器312產生的電荷傳輸至電荷儲存區域314。一旦傳輸線310i返回至低電壓狀態，傳輸電晶體320返回至非導通狀態，其中電荷儲存區域314與光感測器312電絕緣。源極跟隨電晶體322包括：一第一終端340，耦合至像素電壓源終端316；一第二終端342，耦合至列選擇電 晶體324；以及一閘極344，耦合至電荷儲存區域314。熟悉本領域的技術人員將意識到，第二終端342的電子狀態將由閘極344的電荷狀態所指示，因此進而為電荷儲存區域314的電荷狀態所指示。因此，第二終端342可以作為像素220i,j的輸出終端，其被操作以輸出表示儲存於電荷儲存區域314的電荷的電信號。列選擇電晶體324包括：一第一終端346，耦合至源極跟隨電晶體322的第二終端342；一第二終端348，耦合至讀取線304j；以及一第三終端350，耦合至列選擇線306i。當第一列控制器206將列選擇信號施加在列選擇線306i上時，該列選擇信號在此情況下為高電壓，列選擇電晶體324在導通狀態下操作，其中第一終端346和第二終端348彼此電性耦合，從而將自第二終端342輸出的信號施加在讀取線304j上。當列選擇信號不是施加在列選擇線306i上時，列選擇電晶體324在開啟狀態下操作，從而使像素220i,j的輸出終端未與讀取線304j連接。耦合電容器326包括：一第一終端352，耦合至電荷儲存區域314；以及一第二終端354，耦合至電荷注入線302j。耦合電容器326能夠通過控制施加在電荷注入線302j上的電壓使測試信號注入電路204(來自第2圖)控制電荷儲存區域314的電荷狀態。當影像感測器100在影像拍攝模式中操作時，電荷注入線302的電壓保持在通過光感測器312產生的電荷傳輸至電荷儲存區域314前後的已知參考位準。由於電荷注入線302保持在固定電壓，在給定的時間中通過光感測器312產生的電荷的數量被測量為來自光感測器312的電荷傳輸至電荷儲存區域314前後電荷儲存區域314的電荷狀態之間的差。
當影像感測器100在測試模式中操作時，測試信號注入電路204藉由改變施加在電荷注入線302上的電壓，因此，改變施加在耦合電容器326的第二終端354上的電壓，而將測試信號傳輸至像素220i,j。藉由改變該電壓位準，電荷儲存區域314的電荷狀態調整為模擬一已知的光強的數值。例如，如果在影像拍攝模式期間施加在電荷注入線302上的相同參考電壓在測試模式期間施加在電荷注入線302上，讀取線304j的電子狀態看起來好像光感測器312已經產生最小電荷。如將要在下文中進一步詳細地解釋地，採樣電路212(來自第2圖)像其在影像拍攝模式期間一樣正常地採樣讀取線304j，第三比較電路218比較該資料樣本與所注入的 測試信號，並且當其不一致時，輸出錯誤信號。
在第3圖的示例性實施例中，測試信號注入至電荷儲存區域314。然而，該測試信號可以選擇性地注入至光感測器312，例如經由重設電晶體318和傳輸電晶體320。
第4圖為根據本發明一實施例之測試信號注入電路204的示意圖。除行注入電路2260至226N之外，測試信號注入電路204包括：一隨機位元產生器400、一隨機位元供應線402、一邏輯高電壓供應線404、以及一邏輯低電壓供應線406。此外，測試信號注入電路204耦合至緩衝時脈信號線408和電荷注入重設信號線410。緩衝時脈信號線408自控制電路200被繞徑至測試信號注入電路204內，以將時脈信號供應至行注入電路2260至226N以及隨機位元產生器400。緩衝器420可以耦合於控制電路200與行注入電路204之間，以緩衝及/或放大來自控制電路200的時脈信號。
電荷注入重設線410自控制電路200被繞徑至測試信號注入電路204內，以將重設信號供應至行注入電路2260至226N。隨機位元產生器400包括一輸入終端412和一輸出終端414，其分別耦合至緩衝時脈信號線408和隨機位元供應線402。在一實施例中，隨機位元產生器400可以為線性回饋移位寄存器(Linear Feedback Shift Register，LFSR)，其被操作以使隨機產生的資料位元施加在隨機位元供應線402上，以回應自緩衝時脈信號線408接收的時脈信號。隨機位元供應線402被繞徑以將隨機資料位元供應至行注入電路2260至226N，並且被繞開測試信號注入電路204至第三比較電路218(來自第2圖)。高電壓供應線404和低電壓供應線406被繞徑跨過測試信號注入電路204至行注入電路2260至226N。
第5圖為行注入電路226j和相鄰的行注入電路226j-1的示意圖。每一個行注入電路226N至2260包括：一記憶元件500、一第一開關電路502、以及一第二開關電路504。在所示的實施例中，每一個記憶元件500為正反電路，該正反電路具有耦合至緩衝時脈信號線408的一時脈輸入終端506、一資料位元輸入終端508、以及一資料位元輸出終端510。記憶元件500N(圖未示)的資料位元輸入終端508耦合至隨機位元供應線402(來自第4圖)。除記憶元件500N之外，隨後的記憶元件500N-1至5000 的資料位元輸入終端508耦合至相鄰的記憶元件500的輸出終端510。例如，記憶元件500j的資料位元輸入終端508耦合至相鄰的記憶元件500j+1的資料位元輸出終端510。同樣，記憶元件500j-1的資料位元輸入終端508耦合至相鄰的記憶元件500j的資料位元輸出終端510。因此，記憶元件500為級聯在一起以形成單一串列輸入(single serial-in)移位寄存器的正反器，其中資料位元經由隨機位元供應線402自隨機位元產生器400串列地移入。熟悉本領域的技術人員將意識到，當緩衝時脈信號線408計時時，隨機位元產生器400施加新的資料位元在資料位元輸入終端508N上，從而將先前儲存在記憶元件500N的資料位元傳輸至記憶元件500N-1。因此，將新產生的資料位元加載至記憶元件5000需要使N+1時脈信號施加在緩衝時脈信號線408上。在第5圖的示例性實施例中，記憶元件500為正反器，在其他實施例中，記憶元件500可以為脈衝鎖存器或隨機存取記憶體(Random Access Memory，RAM)。
第一開關電路502包括：一控制終端512，耦合至電荷注入重設信號線410；一第一輸入終端514，耦合至邏輯高電壓線404；一第二輸入終端516，耦合至第二開關電路504；以及一輸出終端518，耦合至電荷注入線302。在電荷注入重設信號線410的控制下，第一開關電路502將電荷注入線302選擇性地耦合至邏輯高電壓線404或第二開關電路504。第二開關電路504包括：一控制終端520，耦合至記憶元件500的資料位元輸入終端508；一第一輸入終端522，耦合至邏輯高電壓供應線404；一第二輸入終端524，耦合至邏輯低電壓供應線406；以及一輸出終端526，耦合至第一開關電路502的第二輸入終端516。在資料位元輸入終端508的控制下，第二開關電路504將第一開關502的第二輸入終端516選擇性地耦合至邏輯高電壓供應線404或邏輯低電壓供應線406。
第6圖為顯示像素陣列202、第一列控制器206、第二列控制器208、以及第一比較電路210的特徵的電路圖。第一列控制器206與第二列控制器208被耦合以接收自控制電路200輸出的資料位元形式的列控制指令。在所示的實施例中，自控制電路200輸出的列控制指令包括：列位址指令，用於控制列選擇線3060至306M；重設線控制指令，用於控制重設線3080至308M；以及傳輸線控制指令，用於控制傳輸線3100至310M。 列位址指令為資料位元的形式，其表示列選擇線3060至306M的哪一個將被施加。列選擇線3060至306M的每一個包括：一第一端600和一第二端602，其分別耦合至第一列控制器206和第一比較電路210。重設線3080至308M的每一個還包括：一第一端604和一第二端606，其分別耦合至第一列控制器206和第一比較電路210。傳輸線3100至310M的每一個還包括：一第一端608和一第二端610，其分別耦合至第一列控制器206和第一比較電路210。
第一列控制器206包括一主列解碼器612和一列驅動器614。主列解碼器612包括一輸入終端616，被耦合以接收來自控制電路200的列控制信號指令。列驅動器614耦合至主列解碼器612，並且被操作以根據由主列解碼器612解碼的列控制指令而將列選擇信號施加在列選擇線3060至306M上、將重設信號施加在重設線3080至308M上、以及將傳輸信號施加在傳輸線3100至310M上。列驅動器614包括輸出終端6180至618M、輸出終端6200至620M、以及輸出終端6220至622M。輸出終端6180至618M被操作以輸出與各自的列選擇線3060至306M相關的列選擇信號。第一端6000至600M分別耦合至輸出終端6180至618M。輸出終端6200至620M被操作以輸出與各自的重設線3080至308M相關的重設信號。第一端6040至604M分別耦合至輸出終端6200至620M。輸出終端6220至622M被操作以輸出與各自的傳輸線3100至310M相關的傳輸信號。第一端6080至608M分別耦合至輸出終端6220至622M。
第二列控制器208包括一次列解碼器624，該次列解碼器624包括一輸入終端626。第二列控制器208進一步包括輸出終端6280至628M、輸出終端6300至630M、以及輸出終端6320至632M，其分別統稱為輸出終端628、輸出終端630、以及輸出終端632。次列解碼器624的輸入終端626被耦合以通過控制電路200接收與提供至輸入主列解碼器612相同的列控制信號指令。因此，主列解碼器612和次列解碼器624同時解碼相同的列控制信號指令，以使輸出終端6280至628M的邏輯狀態與各自的輸出終端6180至618M的邏輯狀態匹配，使輸出終端6300至630M的邏輯狀態與各自的輸出終端6200至620M的邏輯狀態匹配，以及使輸出終端6320至632M的邏輯狀態與各自的輸出終端6220至622M的邏輯狀態匹配。 例如，當輸出終端6180自低電壓狀態變為高電壓狀態時，輸出終端6280也在準確的相同時間自低電壓狀態變為高電壓狀態。
第一比較電路210被操作以將列控制信號線3000至300M的電子狀態與自次列解碼器624輸出的控制信號進行比較，其中列控制信號線3000至300M包括列選擇線3060至306M、重設線3080至308M、以及傳輸線3100至310M。如果給定的列的特定列控制信號的邏輯狀態(如列選擇線3060)不與輸出終端6280的邏輯狀態一致，然後，第一比較電路210從錯誤信號輸出線634輸出錯誤信號。
第一比較電路210包括複數個第一輸入終端，該等第一輸入終端包括輸入終端6360至636M、輸入終端6380至638M、以及輸入終端6400至640M。輸入終端6360至636M電性耦合至各自的輸出終端6280至628M，輸入終端6380至638M電性耦合至各自的輸出終端6300至630M，以及輸入終端6400至640M電性耦合至各自的輸出終端6320至632M。第一比較電路210進一步包括複數個第二輸入終端，該等第二輸入終端包括輸入終端6420至642M、輸入終端6440至644M、以及輸入終端6460至646M。輸入終端6420至642M電性耦合至各自的列選擇線3060至306M之各自的第二端6020至602M。同樣，輸入終端6440至644M電性耦合至各自的重設線3080至308M之各自的第二端6060至606M。最後，輸入終端6460至646M電性耦合至各自的傳輸線3100至310M之各自的第二端6100至610M。
在操作期間，第一比較電路210確定輸入終端6360至636M的邏輯狀態與各自的輸入終端6420至642M的邏輯狀態是否具有預定的對應關係，確定輸入終端6380至638M的邏輯狀態與各自的輸入終端6440至644M的邏輯狀態是否對應，以及確定輸入終端6400至640M的邏輯狀態與各自的輸入終端6460至646M的邏輯狀態是否對應。如果不是，錯誤輸出線634輸出表示影像感測器100出現故障的錯誤信號。
在控制信號線3000至300M的其中之一損壞的情況下，施加在列驅動器614上的列控制信號可能不是適當地分佈於相關列內的所有像素。重點需要理解地是，經由主列解碼器612和次列解碼器624同時解碼每一組列控制信號指令，然後比較輸出終端628、630、632與控制信號線300之各自的第二端602、606、610的電子狀態，確保來自列驅動器614 的列控制信號適當地分佈在列控制信號線300周圍。相反地，現有技術中的影像感測器通常沒有檢測這種故障的方式，因此，其更可能地向主機裝置輸出不準確的影像資料。
第7圖為顯示根據本發明示例性實施例之第一比較電路210的特徵的電路圖。第一比較電路210包括複數個比較電路以及一錯誤信號線706。在所示的實施例中，該比較電路可以包括XOR閘。在本發明的其他實施例中，可以使用其他閘，如NAND閘或NOR閘。如果每一個比較電路的兩個輸入不具有預定關係(例如，匹配)，將輸出錯誤信號。
在所示的實施例中，該比較電路的各組包括比較電路7000至700M、比較電路7020至702M、以及比較電路7040至704M。比較電路7000至700M的每一個包括：一相關的第一輸入終端708、第二輸入終端710、以及輸出終端712。如圖所示，每一個比較電路700以及每一個相關組的第一輸入終端708、第二輸入終端710、以及輸出終端712以類似的下標唯一地表示。例如，比較電路70010(圖未示)包括第一輸入終端70810、第二輸入終端71010、以及輸出終端71210。第一輸入終端7080至708M分別電性耦合至輸入終端6360至636M。第二輸入終端7100至710M分別電性耦合至輸入終端6420至642M。所有輸出終端7120至712M電性耦合至錯誤信號線706。比較電路7020至702M的每一個包括：一相關的第一輸入終端714、第二輸入終端716、以及輸出終端718。
第一輸入終端7140至714M分別電性耦合至輸入終端6380至638M。第二輸入終端7160至716M分別電性耦合至輸入終端6440至644M。所有輸出終端7180至718M電性耦合至錯誤信號線706。比較電路7040至704M的每一個包括：一相關的第一輸入終端720、第二輸入終端722、以及輸出終端724。第一輸入終端7200至720M分別電性耦合至輸入終端6400至640M。第二輸入終端7220至722M電性耦合至輸入終端6460至646M。所有輸出終端7240至724M電性耦合至錯誤信號線706。應該意識到，當相關的比較電路的第一和第二輸入終端不對應時，該相關的輸出終端將輸出以邏輯高電壓狀態的形式的錯誤信號。由於該錯誤信號線706連接至所有輸出終端7120至712M、輸出終端7180至718M、以及輸出終端7240至724M，如果其一個或多個具有邏輯高電壓狀態，則輸出錯誤信號。在本發 明的其他實施例中，每一組的比較電路可以耦合至其本身各自的錯誤信號線。例如，第一比較電路210可以包括三個錯誤信號線，其中一個錯誤信號線耦合至一組比較電路的所有輸出終端，比較電路7000至700M的輸出終端可以耦合至第一錯誤信號線，而比較電路7020至702M以及比較電路7040至704M可以分別耦合至第二和第三錯誤信號線。在本發明的又一實施例中，比較電路的一個子集可以耦合至其本身各自的錯誤信號線。例如，比較電路7000至700j、比較電路7020至702j、以及比較電路7040至704j的輸出終端可以耦合至第一錯誤信號線，而剩餘比較電路的輸出終端可以耦合至第二錯誤信號線。在本發明的再一實施例中，每一組的比較電路的一個子集可以耦合至其本身各自的錯誤信號線。例如，比較電路7000至700M的輸出終端可以耦合至第一錯誤信號線，而比較電路702M+1至702j的輸出終端耦合至第二錯誤信號線。類似地，第三、第四、第五以及第六錯誤信號線可以耦合至比較電路7040至704M、比較電路704M+1至704j、比較電路7060至706M、以及比較電路706M+1至706j的輸出終端。
第8圖為顯示控制電路200、像素陣列202、採樣電路212、以及第二比較電路214的電路圖。採樣電路212獲取來自像素陣列202的讀取線3040至304N的像素樣本，並根據自控制電路200輸出的控制信號操作。因此，採樣電路212被耦合以接收來自控制電路200的控制信號。第二比較電路214耦合至採樣電路212和控制電路200，並且被操作以當來自採樣電路212的控制信號不對應自控制電路200輸出的控制信號時，輸出錯誤信號。
採樣電路212包括：一控制信號調節電路800、一第一控制信號線802、一第二控制信號線804、一第三控制信號線806、以及複數個像素讀取電路8080至808N。
控制信號調節電路800被操作以使自控制電路200輸出的控制信號在其被施加在第一控制信號線802、第二控制信號線804、第三控制信號線806上之前被調節。控制信號調節電路800包括：一第一輸入終端810、一第二輸入終端812、一第三輸入終端814、一位準位移(level shift)電路816、一第一緩衝電路818、一第二緩衝電路820、一第三緩衝電路822、一第一輸出終端824、一第二輸出終端826、以及一第三輸出終端 828。第一輸入終端810被耦合以接收自控制電路200輸出的放大器控制信號。第二輸入終端812被耦合以接收自控制電路200輸出的類比-數位轉換器控制信號。第三輸入終端814被耦合以接收自控制電路200輸出的儲存電路控制信號。位準位移電路816耦合至第一輸入終端810、第二輸入終端812、以及第三輸入終端814，以位準位移由控制電路200施加於其上的控制信號。第一緩衝電路818被操作以在通過位準位移電路816位移的位準之後緩衝施加在第一輸入終端810上的放大器控制信號。在通過第一緩衝電路818緩衝之後，放大器控制信號被施加在來自第一輸出終端824的控制信號線802上。第二緩衝電路820被操作以在通過位準位移電路816位移的位準之後緩衝施加在第二輸入終端812上的類比-數位轉換器控制信號。在通過緩衝電路820緩衝之後，該類比-數位轉換器控制信號被施加在來自輸出終端826的控制信號線804上。第三緩衝電路822被操作以在通過位準位移電路816位移的位準之後緩衝施加在第三輸入終端814上的儲存電路控制信號。在通過緩衝電路822緩衝之後，該儲存電路控制信號被施加在來自輸出終端828的控制信號線806上。
控制信號線802包括一第一端830和一第二端832，控制信號線804包括一第一端834和一第二端836，以及控制信號線806包括一第一端838和一第二端840。控制信號線802為一放大器控制信號線，被操作以將放大器控制信號供應至像素讀取電路8080至808N。控制信號線802的第一端830和第二端832分別耦合至控制信號調節電路800的輸出終端824和第二比較電路214。控制信號線804為類比-數位轉換器控制信號線，被操作以將類比-數位轉換器控制信號供應至像素讀取電路8080至808N。控制信號線804的第一端834和第二端836分別耦合至控制信號調節電路800的輸出終端826和第二比較電路214。控制信號線806為儲存電路控制信號線，被操作以將儲存電路控制信號供應至像素讀取電路8080至808N。控制信號線806的第一端838和第二端840分別耦合至控制信號調節電路800的輸出終端828和第二比較電路214。
像素讀取電路8080至808N的每一個被操作以獲取表示各個讀取線3040至304N的電子狀態的數位資料。例如，像素讀取電路808N-1被操作以獲取表示讀取線304N-1的電子狀態的數位資料。像素讀取電路8080 至808N的每一個包括：一電容器842、一放大器844、一類比-數位轉換器846、以及一儲存電路848。電容器8420至842N的每一個包括一第一終端850和一第二終端852，其分別耦合至相應的讀取線304和放大器844。放大器8440至844N的每一個被操作以放大相應的第二終端8520至852N的電子狀態。放大器8440至844N的每一個耦合至控制信號線802，並且根據自控制信號調節電路800的輸出終端824輸出的放大控制信號(例如，增益控制信號)操作。
類比-數位轉換器8460至846N耦合至各自的放大器8440至844N，並且被操作以數位化自其輸出的放大信號。例如，類比-數位轉換器846N產生表示自放大器844N輸出的放大電壓的二進位資料字(binary data word)。類比-數位轉換器8460至846N的每一個耦合至控制信號線804，並且根據自控制信號調節電路800的第二輸出終端826輸出的類比-數位控制信號操作。儲存電路8480至848N分別耦合至類比-數位轉換器8460至846N，並且被操作以儲存自其產生的二進位資料字。儲存電路8480至848N耦合至控制信號線806，因此，根據自控制信號調節電路800的第三輸出終端828輸出的儲存電路控制信號操作。熟悉本領域的技術人員將意識到，通過讀取電路8080至808N獲取的資料位元的數量、二進位資料字的解析度將取決於特定應用。因此，解析度(例如，8位元字(8-bit word))不是本發明的一個重要方面，因此不需要侷限於任意特定數量的資料位元或者任意特定類型的類比-數位轉換器，如連續逼近(successive approximate)寄存器或者斜坡(ramp)類比-數位轉換器。
第二比較電路214包括：一第一輸入終端854、一第二輸入終端856、一第三輸入終端858、一第四輸入終端860、一第五輸入終端862、一第六輸入終端864。第一輸入終端854被耦合以接收向控制信號調節電路的第一輸入終端810提供之相同的放大器控制信號。在所示的實施例中，第二比較電路214的第一輸入終端854和控制信號調節電路800的第一輸入終端810因此經由傳輸線866耦合至相同節點。第二輸入終端856被耦合以接收來自控制電路200之向控制信號調節電路800的第二輸入終端812提供之相同的類比-數位控制信號。在所示的實施例中，第二比較電路214的第二輸入終端856和控制信號調節電路800的第二輸入終端 812因此經由傳輸線868耦合至相同節點。第三輸入終端858被耦合以接收來自控制電路200之向控制信號調節電路800的第三輸入終端814提供之相同的儲存電路控制信號。在示例性實施例中，第二比較電路214的第三輸入終端858和控制信號調節電路800的第三輸入終端814因此經由傳輸線870耦合至相同節點。
第四輸入終端860耦合至控制信號線802的第二端832。第五輸入終端862耦合至控制信號線804的第二端836。第六輸入終端864耦合至控制信號線806的第二端840。在操作期間，第二比較電路214分別將第一輸入終端854、第二輸入終端856、以及第三輸入終端858的電子狀態與第四輸入終端860、第五輸入終端862、以及第六輸入終端864的電子狀態進行比較。如果第一輸入終端854、第二輸入終端856、以及第三輸入終端858的電子狀態不對應各自的第四輸入終端860、第五輸入終端862、以及第六輸入終端864的電子狀態，比較電路輸出錯誤信號。
第9圖為顯示根據本發明一實施例之第二比較電路214的額外細節的電路圖。第二比較電路214包括複數個邏輯閘和一錯誤信號輸出終端908。在所示的實施例中，第二比較電路214包括複數個XOR閘和一OR閘。在本發明的其他實施例中，可以使用其他邏輯閘如XNOR閘或NOR閘。使用OR閘，如果該等輸入終端的任意一個處於邏輯高時，輸出將為邏輯高。
第二比較電路214包括：一第一XOR閘900、一第二XOR閘902、一第三XOR閘904、一OR閘906、以及一錯誤信號輸出終端908。第一XOR閘900包括一第一輸入終端910、一第二輸入終端912、以及一輸出終端914。第一XOR閘900的第一輸入終端910和第二輸入終端912分別耦合至第一輸入終端854和第四輸入終端860。因此，當第一輸入終端910和第二輸入終端912均為邏輯高或者均為邏輯低時，輸出終端914的邏輯狀態為低，因此代表施加在控制線802上的放大器控制信號適當地分佈於所有放大器8440至844N。如果向控制信號調節電路800的第一輸入終端810提供的控制信號不是適當地分佈於控制線802至第四輸入終端860周圍，輸入終端910將不具有與第二輸入終端912相同的邏輯值，從而使輸出終端914具有高邏輯狀態。
第二XOR閘902包括一第一輸入終端916、一第二輸入終端918、以及一輸出終端920。第二XOR閘902的第一輸入終端916和第二輸入終端918分別耦合至第二輸入終端856和第五輸入終端862。當第一輸入終端916和第二輸入終端918均為邏輯高或均為邏輯低時，輸出終端920的邏輯狀態為低，從而表示施加在控制線804上的類比-數位轉換器控制信號適當地分佈在所有類比-數位轉換器8460至846N。如果向控制信號調節電路800的第二輸入終端812提供的控制信號不是適當地分佈在控制線804至第五輸入終端862周圍，第二輸入終端918和第一輸入終端916將不匹配，從而使輸出終端920具有高邏輯狀態。
第三XOR閘904包括：一第一輸入終端922、一第二輸入終端924、以及一輸出終端926。第三XOR閘904的第一輸入終端922和第二輸入終端924分別耦合至第三輸入終端858和第六輸入終端864。當第一輸入終端922和第二輸入終端924匹配時，輸出終端926的邏輯狀態為低，從而表示施加在控制線806上的儲存電路控制信號適當地分佈在所有儲存電路8480至848N。如果向控制信號調節電路800的第三輸入終端814提供的控制信號不是適當地分佈在控制線806至第六輸入終端864周圍，第二輸入終端924和第一輸入終端922將不匹配，從而使輸出終端926具有高邏輯狀態。
OR閘906包括：一第一輸入終端928、一第二輸入終端930、一第三輸入終端932、以及一輸出終端908。第一輸入終端928、第二輸入終端930、以及第三輸入終端932分別耦合至輸出終端914、920、926。當輸出終端914、920、926的邏輯狀態均為低時，輸出終端908的邏輯狀態將為低。如果輸出終端914、920、926的一個或多個的邏輯狀態為高，輸出終端908將具有高邏輯狀態，其表示一些類型的故障已經出現在採樣電路212中。
在所示的實施例中，使用XOR閘。在本發明的其他實施例中，可以使用其他邏輯閘如NAND閘或NOR閘。使用XOR閘，如果兩個輸入不匹配，將輸出邏輯高。
第10圖為根據本發明一實施例之第三比較電路218(第2圖)的電路圖。當影像感測器100在測試模式中操作時，第三比較電路218將 通過隨機位元產生器400經由隨機位元供應線402提供的測試信號(其也應該為通過行注入電路2260至226N提供至像素202，然後通過採樣電路212自像素202採樣)與通過採樣電路212實際獲取的數位資料進行比較。在所獲取的資料不與測試資料匹配的情況下，第三比較電路218輸出來自錯誤信號輸出終端1000的錯誤信號。在所示的實施例中，第三比較電路218包括：一第一校驗和(checksum)電路1002、一閾值電路1004、一第二校驗和電路1006、以及一比較器1008。
第一校驗和電路1002包括：一時脈輸入終端1010、一資料位元輸入終端1012、以及一輸出終端1014。時脈輸入終端1010和資料位元輸入終端1012分別耦合至緩衝時脈信號線408和隨機位元供應線402。緩衝器420耦合於控制電路200與緩衝時脈信號線408之間，以緩衝及/或放大來自控制電路200的時脈信號。施加在緩衝時脈信號線408上的時脈信號使第一校驗和電路1002順序地，經由輸入終端1012，讀取由隨機位元產生器400(參考第4圖)順序地施加在隨機位元供應線402上的隨機產生的資料位元。因為隨機產生的位元被第一校驗和電路1002順序地接收，第一校驗和電路1002計算通過輸出終端1014輸出至比較器1008的校驗和數值。
閾值電路1004包括：一時脈輸入終端1016、一資料登錄終端1018、以及一輸出終端1020。時脈輸入終端1016耦合至第二時脈信號線1022，以接收來自控制電路200的時脈信號。資料登錄終端1018耦合至資料線228，以接收通過採樣電路212獲取的像素資料。該像素資料被處理，並且經由資料線228以二進位資料字的形式自影像處理器216提供至終端1018，每一個字表示特定像素的電荷狀態。或者，該像素資料可以以二進位資料字的形式自採樣電路212直接地供應至資料登錄終端1018。每當資料字被下載至閾值電路1004時，自輸出終端1020輸出單一資料位元。如果經由資料登錄終端1018接收的資料字的二進位值低於預定閾值，閾值電路1004自輸出終端1020輸出二進位“0”。如果經由資料登錄終端1018接收的資料字的二進位值大於或等於預定閾值，閾值電路1004自輸出終端1020輸出二進位“1”。因此，每當時脈信號線1022迴圈(cycle)時，閾值電路1004接收另一資料字，並且輸出與其對應的另一資 料位元。
第二校驗和電路1006包括：一時脈輸入終端1026、一資料位元輸入終端1028、以及一輸出終端1030。第二校驗和電路1006的時脈輸入終端1026和資料位元輸入終端1028分別耦合至閾值電路1004的第二時脈信號線1022和輸出終端1020。因此，每當時脈信號線1022迴圈時，第二校驗和電路1006接收自閾值電路1004輸出的另一資料位元。因為通過輸入終端1028順序地接收隨機產生的位元，第一校驗和電路1006計算通過輸出終端1030輸出至比較器1008的校驗和數值。
比較器1008包括：一第一輸入終端1032、一第二輸入終端1034、以及一輸出終端1036。第一輸入終端1032和第二輸入終端1034被耦合以分別接收自輸出終端1014、1030輸出的二進位校驗和數值。比較器1008的輸出終端1036耦合至錯誤信號輸出終端1000。如果通過第二輸入終端1034接收的校驗和數值不等於通過第一輸入終端1032接收的校驗和數值，輸出終端1036施加錯誤信號在錯誤信號輸出終端1000上。可以為每一列或者整個幀計算校驗和，但是每一列校驗提供可識別特定故障列的優勢。
第11圖為說明影像感測器100在影像拍攝模式中之操作的示例性時序圖1100。下面的示例描述了當影像感測器100在影像拍攝模式中操作時控制和採樣列222i。此外，該示例說明了像素220i,j的各種元件的電子狀態，以回應列222j的控制。雖然在本示例中僅描述了列222i的操作，所有列2220至222M被控制並且以相同方式順序地採樣。將同時參考第2圖至第10圖描述影像感測器100的操作。
在獲取列222i-1的影像資料之後，如下獲取列222i的影像資料。最初地，控制電路200輸出一組列控制指令(例如，列i的列位址)至第一列控制器206和第二列控制器208。回應列控制指令，列控制器206施加列選擇信號1102在列選擇線306i上，從而使像素220i,0至220i,N的列選擇電晶體324在導通狀態下操作。一旦例如像素220i,j的列選擇電晶體324處於導通狀態，相關的讀取線304j的電壓狀態1104對應於電荷儲存(FD)區域314i,j的電荷狀態1106。
在本示例性實施例中，電壓供應線404提供參考電壓(Vhi) 1110，其中當影像感測器100在影像拍攝模式中操作時，保持注入線3020至302N。電荷注入重設信號線410的高電壓狀態使開關電路5020至502N(第5圖)的每一個耦合高電壓供應線404至各個電荷注入線302。因此，所有注入線3020至302N(即，列i中至像素220i,j的所有注入線)耦合至高電壓供應線404。
在施加重設信號1108在電荷注入重設信號線410上時，像素重設信號1112施加在重設線308i上，從而驅使像素220i,0至220i,N的每一個相關的重設電晶體318。如前所述，驅使電晶體318耦合相關電荷儲存(FD)區域314與電壓源終端316(Vdd)。重設信號1112保持施加在重設線308i上一預定持續時間，以使其足夠允許在電荷儲存區域314中先前累積的任意電荷返回至已知的重設模式。
在自重設線308i去除(例如，變低)重設信號1112之後，採樣電路212同時獲取自讀取線3040至304N的每一個的電壓樣本。用虛線表示的SHR1(Sample-Hold-Reset 1，採樣-保持-重設1)表示獲取第一電壓樣本的時序。在SHR1之後不久，傳輸信號1114施加在傳輸線310i上，從而驅使像素220i,0至220i,N的每一個相關的傳輸電晶體320。驅使傳輸電晶體320導致電子耦合，因此，電荷自光感測器312傳輸至電荷儲存(FD)區域314。如圖所示，例如，當使傳輸信號1114施加在傳輸線310i上時，光感測器312i,j的初始低電荷狀態1116和電荷儲存區域314i,j的初始高電荷狀態1106分別同時增加和降低。傳輸信號1114保持施加在傳輸線310i上一預定持續時間，以使其足夠允許通過光感測器312i,j產生的任意電荷傳輸至電荷儲存區域314i,j。在自傳輸線310i去除傳輸信號114之後，採樣電路212同時獲取來自讀取線3040至304N的每一個的第二電壓樣本。用虛線表示的SHS1(Sample-Hold-Signal 1，採樣-保持-信號1)表示獲取第二電壓樣本的時序。最後，自列選擇線306i去除列選擇信號1102，列222i+1重複上述程序。
第12圖為說明影像感測器100在測試模式中操作之示例的時序圖1200。尤其是，時序圖1200顯示影像拍攝程序(在SHS1之前)接著顯示測試程序(在SHS1之後)。下面的描述解釋了列222i的控制和採樣，並且說明了像素220i,j的各種元件的電子狀態，以回應列222j的控制。 雖然在本示例中僅描述了列222i的操作，所有列2220至222M被控制，並且以類似方式順序地採樣。同時參考第2圖至第10圖進行下面的描述。
為了以簡單的方式努力傳達本發明的新特徵，影像感測器100被描述為僅具有24個像素行。然而，熟悉本領域的技術人員顯而易見地是，在典型應用中，影像感測器100將可能具有基本上較大數量的像素行。然而，本發明可以實踐為具有任意實際數量的像素行及/或列的影像感測器100。
最初地，控制電路200開始施加一序列的時脈信號1202在時脈信號線408上。在時脈信號1202中迴圈的數量等於影像感測器100的像素行224的數量。因為本特定示例描述了影像感測器100具有24個像素行224，在所示部分的時脈信號1202中有24個迴圈。在時脈信號1202的每一個下降緣處，隨機位元產生器400使新隨機產生的位元施加在隨機位元線402上。因此，隨機位元產生器400使一序列的24個隨機產生的位元施加在隨機位元線402上。每當新隨機產生的位元施加在隨機位元線402上時，先前儲存在記憶元件500j+1的資料登錄終端508處的位元被傳輸至記憶元件500j的資料登錄終端508。因此，24位元序列1204被傳輸至24個記憶元件5000至50023(僅顯示兩個記憶元件500)。第1個開始，第24個結束，在本示例中顯示的24位元序列1204為110100101011000101010111。
在位元序列1204的第一個位元被傳輸至記憶元件500j之後，列選擇信號1102施加在列選擇信號線306i上，從而連接像素220i,0至220i,23的電荷儲存區域314至各自的讀取線3040至30423。在列選擇信號1102施加在列選擇線306i上之後不久，重設信號1108被施加在測試信號注入電路204的電荷注入重設信號線410上。電荷注入重設信號線410的邏輯高電壓狀態使第一開關電路5020至50223的每一個分別耦合輸出終端5180至51823與第一輸入終端5140至51423。因此，電荷注入線3020至30223均耦合至高電壓供應線404。在重設信號1108被施加在電荷注入重設信號線410上時，像素重設信號1112被施加在重設線308i上，從而使電荷儲存區域314i,0至314i,23耦合至像素220i,0至220i,23的每一個相關像素中的電壓源終端316。在電荷儲存區域314i,0至314i,23的每一個返回至已知重設電 荷狀態之後，自重設線308i去除(變低)重設信號1112。
在自重設線308i去除重設信號1112之後，採樣電路212同時獲取來自讀取線3040至30423的每一個的電壓樣本。當在影像拍攝模式中時，在SHR1處獲取第一電壓樣本(重設電壓樣本)。在SHR1之後不久，傳輸信號1114被施加在傳輸線310i上，從而分別自光感測器312i,0至312i,23傳輸電荷至電荷儲存區域314i,0至314i,23。然後，自傳輸線310i去除(變低)傳輸信號1114，採樣電路212在SHS1處同時獲取來自讀取線3040至30423的每一個的第二電壓樣本(影像信號)。這完成了影像拍攝程序。
在SHS1之後不久，重設信號1112再次被施加在重設線308i上，從而重設電荷儲存區域314i,0至314i,N的電荷狀態1106。在自重設線308i去除重設信號1112第二時間之後，採樣電路212在SHR2處同時獲取來自讀取線3040至30423的每一個的第三電壓樣本。在SHR2之後，自電荷注入重設信號線410去除重設信號1108，從而使第一開關電路5020至502N分別電性耦合第二輸入終端5160至516N與輸出終端5180至518N。因此，用在各自的控制終端5200至520N上發生有效的位元序列1204的任何一個的邏輯狀態指示每一個測試信號注入線3020至302N的電壓1110。例如，當施加在記憶元件500j的資料位元輸入終端508j上的位元序列1204的位元為“0”時，行注入電路226j的第二開關電路504j電性耦合輸出終端526j和第一輸入終端522j。耦合輸出終端526j和第一輸入終端522j使注入線302j間接地通過第一開關電路502j和第二開關電路504j耦合至邏輯高電壓供應線404。在另一方面，當施加在記憶元件500j的資料位元輸入終端508j上的位元序列1204的位元為“1”時，行注入電路226j的第二開關電路504j耦合輸出終端526j和第二輸入終端524j。由於耦合輸出終端526j和第二輸入終端524j，注入線302j間接地通過第一開關電路502j和第二開關電路504j耦合至邏輯低電壓線406。然而，在該特定示例中，儲存在資料位元輸入終端508j中的位元序列1204的第24個位元為“1”，從而當自電荷注入重設信號線410去除重設信號1108時，使注入線302j的電壓1110下降至低電壓供應線406的邏輯低電壓。當然，如果位元序列1204的第24個位元為“0”而不是“1”時，當自電荷注入重設信號線410去除重設信號1108時，注入線302j的電壓1110將保持在邏輯高電壓線404的位準。
與影像感測器100在影像拍攝模式中操作時不同，當影像感測器100在測試模式中操作時，在SHR2之後第二傳輸信號1114不施加在傳輸線310j上。的確，不是通過入射光強度(即，不是通過光感測器312i,0至312i,N累積的光生電荷)指示像素220i,0至220i,23的電荷狀態。相反地，分別通過注入線3020至302j的電壓狀態指示像素220i,0至220i,23的電荷狀態。因為注入線3020至302j的每一個可以具有兩個可能的電壓狀態(Vhi或Vlo)的僅其中之一，在SHR2期間自各自的讀取線3040至304j獲取的電壓樣本的每一個可以具有兩個可能數值的僅其中之一。實際上，採樣電路212藉由將來自光感測器312i,0至312i,N的光生電荷傳輸至各自的電荷儲存區域314i,0至314i,N的步驟替換為將隨機產生的測試信號注入至電荷儲存區域314i,0至314i,N的步驟來採樣注入至像素220i,0至220i,N的類比像素資料。
在每一個影像拍攝程序之後都接一個測試程序不是必須的。實施測試程序(注入信號採樣)的頻率取決於必須以多快的速度檢測感測器故障。通常，每N個影像拍攝程序可以接一個測試程序，其中N為大於0的整數。或者，在每一個幀時間期間(即，完成像素陣列202中每一列222的影像拍攝程序的時間)可以測試像素列222的僅一個子集。
第13圖為根據本發明替換實施例之第一比較電路210的電路圖。在該特定實施例中，第一比較電路210(第2圖)被配置以根據施加在其額外的輸入終端1300上的控制信號選擇性地致能和失能。選擇性地致能和失能第一比較電路210的一個優點是當不使用第一比較電路210時，該第一比較電路210可以失能，從而降低影像感測器100的整體功耗。在某些應用中，可以每數個幀僅需要實施比較程式，以實現一些預定影像資料可靠性。在這種情況下，在控制信號不需要施加的幀期間，可能需要使第一比較電路210失能。
為了實現選擇性控制，第一比較電路210進一步包括：複數個電晶體13020至1302M、複數個第二電晶體13040至1304M、複數個第三電晶體13060至1306M、一致能電晶體1308、以及一反相器1310。電晶體13020至1302M的每一個包括：一第一終端1312、一第二終端1314、以及一第三終端1316。如圖所示，使用識別其所屬的電晶體13020至1302M的 相關電晶體的下標來表示第一終端1312、第二終端1314、以及第三終端1316的每一個。第一終端13120至1312M分別連接至輸出終端7120至712M。各自的電晶體13020至1302M的所有第二終端13140至1314M連接至第一比較電路210的接地終端1318。各自的電晶體13020至1302M的所有第三終端13160至1316M連接至第一比較電路210的共同供應線1320。
第二電晶體13040至1304M的每一個還包括：一第一終端1322、一第二終端1324、以及一第三終端1326。如圖所示，還使用識別其所屬的第二電晶體13040至1304M的相關電晶體的下標來表示第一終端1322、第二終端1324、以及第三終端1326的每一個。第一終端13220至1322M分別連接至輸出終端7180至718M。各自的第二電晶體13040至1304M的所有第二終端13240至1324M連接至第一比較電路210的接地終端1318。各自的第二電晶體13040至1304M的所有第三終端13260至1326M連接至第一比較電路210的共同供應線1320。
第三電晶體13060至1306N的每一個還包括：一第一終端1328、一第二終端1330、以及一第三終端1332。如圖所示，還使用識別其所屬的第三電晶體13060至1306M的相關電晶體的下標來表示第一終端1328、第二終端1330、以及第三終端1332的每一個。第一終端13280至1328M分別連接至輸出終端7240至724M。各自的第三電晶體13060至1306M的所有第二終端13300至1330M連接至第一比較電路210的接地終端1318。各自的第三電晶體13060至1306M的所有第三終端13320至1332M連接至第一比較電路210的共同供應線1320。
致能電晶體1308包括：一第一終端1334，連接至第一比較電路210的輸入終端1300；一第二終端1336，連接至共同供應線1320；以及一第三終端1338，連接至第一比較電路210的電壓源1340。反相器1310包括：一輸入終端1342，連接至共同供應線1320；以及一輸出終端1344，連接至第一比較電路210的錯誤信號輸出線706。
下面的示例描述了根據該替換實施例中第一比較電路210的操作。最初地，輸入終端1300處於低電壓狀態，從而驅使致能電晶體1308。當驅使致能電晶體1308時，在第三終端1338與第二終端1336之間不出現電壓降，因此，包括反相器1310的共同供應線1320和輸入終端 1342的節點的電壓狀態等於電壓源1340的高電壓狀態。當然，由於反相器1310的輸入終端1342處於高電壓狀態，輸出終端1344處於低電壓狀態。為了致能第一比較電路210，致能信號以高電壓狀態的形式施加在輸入終端1300上。這導致致能電晶體1308處於非導通狀態(“關閉”)，從而使反相器1310的共同供應線1320和輸入終端1342不與電壓源1340連接。在關閉致能電晶體1308之後，反相器1310的共同供應線1320和輸入終端1342的電壓狀態保持預充電(precharge)至高電壓狀態。如果XOR閘7000至700M、7020至702M、及/或7040至704M的任意一個或多個具有不對應的輸入終端，相關的輸出終端將具有高電壓狀態，從而驅使(處於導通狀態)電晶體13020至1302M、第二電晶體13040至1304M、或者第三電晶體13060至1306M的任何一個具有與其連接的閘極。電晶體13020至1302M、第二電晶體13040至1304M、或者第三電晶體13060至1306M的任何一個或多個的驅使將耦合反相器1310的共同供應線1320和輸入終端1342至接地終端1318。因此，反相器1310的輸入終端1342使輸出終端1344(因此錯誤輸出信號線706)具有高電壓狀態。當然，錯誤信號線706的高電壓狀態為表示一個或多個控制信號還未適當地分佈於控制信號線3000至300M的錯誤信號。
第14圖為根據本發明的另一實施例中替換採樣電路1400和替換比較電路1402的電路圖。應該意識到，採樣電路1400的許多特徵與採樣電路212基本上類似，因此，用相似的元件符號表示。那些基本上類似的元件不被再次詳細地描述，以避免重複。
在該特定實施例中，採樣電路1400包括一第一編碼器1404以及一第二編碼器1406。第一編碼器1404分別連接至第一控制信號線802、第二控制信號線804、以及第三控制信號線806的第一端830、834、838，並且被操作以編碼施加於其上的控制信號。第一編碼器1404包括一輸出終端1408，其被連接以提供比較電路1402編碼資料，該編碼資料係由施加在各自的第一控制信號線802、第二控制信號線804、以及第三控制信號線806的第一端830、834、838上的控制信號所表示。第二編碼器1406分別連接至第一控制信號線802、第二控制信號線804、以及第三控制信號線806的第二端832、836、840，並且被操作以編碼施加於其上的 控制信號。第二編碼器1406還包括一輸出終端1410，其被連接以提供比較電路1402編碼資料，該編碼資料係由施加在各自的第一控制信號線802、第二控制信號線804、以及第三控制信號線806的第二端832、836、840上的控制信號所表示。
比較電路1402包括：一第一輸入終端1412、一第二輸入終端1414、以及一錯誤信號輸出終端1416。第一輸入終端1412被連接以接收來自第一編碼器1404的輸出終端1408的編碼資料。第二輸入終端1414被連接以接收來自第二編碼器1406的輸出終端1410的編碼資料。
在採樣電路1400的操作期間，第一編碼器1404和第二編碼器1406同時編碼施加在第一控制信號線802、第二控制信號線804、以及第三控制信號線806上的控制信號。更具體地，第一編碼器1404編碼來自第一端830、834、838的控制信號，第二編碼器1406編碼來自第二端832、836、840的控制信號。第一編碼器1404和第二編碼器1406還分別同時輸出來自輸出終端1408、1410的編碼資料。比較電路1402的輸入終端1412、1414分別同時接收自輸入終端1408、1410輸出的編碼資料。然後，比較電路1402確定自輸入終端1412接收的編碼資料是否對應於自輸入終端1414接收的編碼資料。如果自輸入終端1412接收的編碼資料不是適當地對應於自輸入終端1414接收的編碼資料，比較電路輸出來自錯誤信號輸出終端1416的錯誤信號。該錯誤信號表示施加在第一控制信號線802、第二控制信號線804、以及第三控制信號線806上的控制信號未被適當地分佈於所有像素讀取電路8080至808N。
這裏使用的術語“連接”，意味著在連接元件之間的直接電子連接，沒有任何中間裝置。術語“耦合”意味著連接元件之間的直接電子連接或者通過一個或多個被動或主動中間裝置的間接連接。術語“電路”意味著單一元件或多個元件，主動及/或被動，其連接在一起以提供所需功能。術語“信號”意味著至少一個電流、電壓、電荷、資料或其他信號。
一個或多個實施例包括製造物品(例如，電腦程式產品)，其包括機器可存取及/或機器可讀取媒介。該媒介可以包括提供例如以通過機器存取及/或讀取的形式儲存資訊的機制。機器可存取及/或機器可讀取媒介可以提供或者於其上儲存，如經由機器執行在機器執行中引起或發生 及/或使機器執行之一個或多個或一序列的指令及/或資料結構造、此處揭露的圖式中所顯示之操作或方法或技術的一個或多個或一部分。
在一實施例中，機器可讀取媒介可以包括有形非暫時性機器可讀取儲存媒介。例如，有形非暫時性機器可讀取儲存媒介可以包括軟碟、光儲存媒介、光碟、CD-ROM、磁片、磁光碟、唯讀記憶體(Read Only Memory，ROM)、可編程ROM(Programmable ROM，PROM)、可擦除可編程ROM(Erasable and Programmable ROM，EPROM)、電子可擦除可編程ROM(Electrically EPROM，EEPROM)、隨機存取記憶體、靜態RAM(Static RAM，SRAM)、動態RAM(Dynamic RAM，DRAM)、快閃記憶體記憶體、相變(Phase-Change)記憶體、或其結合。有形媒介可以包括一個或多個固態或有形物理材料，舉例而言如，半導體材料、相變材料、磁性材料等。適當機器的示例包括，但不限於數位相機、數位攝相機、動電話、電腦系統、具有像素陣列的其他電子裝置、以及能夠拍攝影像的其他電子裝置。這種電子裝置通常包括與一個或多個其他元件連接的一個或多個處理器，如一個或多個儲存裝置(非暫時性機器可讀取儲存媒介)。因此，所給定的電子裝置的儲存裝置可以儲存代碼及/或資料，以在該電子裝置的一個或多個處理器上執行。或者，可以使用軟體、韌體、及/或硬體的不同結合實施一個或多個部分的實施例。
現在完成本發明的特定實施例的描述。在不脫離本發明的範圍的情況下，許多描述的特徵可以替換、更改或省略。例如，創造性特徵可以應用於各種影像感測器類型(例如，正面照式感測器、背面照式感測器等)。作為另一示例，許多電路元件和結構(例如，邏輯閘、電晶體類型、開關等)可以使用實施基本上類似功能的替換電路元件和結構來替換。脫離所示特定實施例的這些和其他對熟悉本領域的技術人員而言是顯而易見的，尤其是在前面揭露的內容方面。
100‧‧‧影像感測器
200‧‧‧控制電路
202‧‧‧像素陣列
204‧‧‧測試信號注入電路
206‧‧‧第一列控制器
208‧‧‧第二列控制器
210‧‧‧第一比較電路
212‧‧‧採樣電路
214‧‧‧第二比較電路
216‧‧‧影像處理器
218‧‧‧第三比較電路
220i,j‧‧‧像素
222i‧‧‧列
224j‧‧‧行
226j‧‧‧行注入電路
228、230‧‧‧資料線

Claims (30)

  1. 一種影像拍攝裝置，包括：複數個像素，該等像素的每一個皆包括：一光感測器；一電荷儲存區域，選擇性地耦合以接收來自該光感測器的光電流；一輸出，耦合至該電荷儲存區域，並且被操作以提供表示儲存在該電荷儲存區域中的電荷數量的一輸出信號；以及一測試信號輸入，被耦合以促進在該電荷儲存區域上施加一測試信號；一測試信號注入電路，被耦合以提供測試信號至該等像素的該等測試信號輸入；一採樣電路，被選擇性地耦合以接收來自該等像素的該等輸出的該等輸出信號；以及一比較電路，回應於提供至該等像素的該等測試信號、以及自該等像素接收的該等輸出信號，並且被操作以提供一錯誤信號，以回應未對應於該等測試信號的該等輸出信號。
  2. 依據申請專利範圍第1項所述的影像拍攝裝置，其中該測試信號注入電路耦合至該比較電路，以同樣地將向該等像素提供的該等測試信號提供至該比較電路。
  3. 依據申請專利範圍第1項所述的影像拍攝裝置，其中：該等像素被排列為複數個行；以及該影像拍攝裝置包括複數個電荷注入線，該等電荷注入線的每一個皆將一個別的該等行的該等像素的該等測試信號輸入連接至該測試信號注入電路。
  4. 依據申請專利範圍第3項所述的影像拍攝裝置，其中該等像素的每一個的該電荷儲存區域經由一電容器連接至一個別的該等電荷注入線。
  5. 依據申請專利範圍第4項所述的影像拍攝裝置，其中並沒有開關裝置插入於該等像素的該等電荷儲存區域以及該等電荷注入線之間。
  6. 依據申請專利範圍第3項所述的影像拍攝裝置，其中該測試信號注入電路能夠在不同的該等電荷注入線上提供不同的測試信號。
  7. 依據申請專利範圍第3項所述的影像拍攝裝置，其中該測試信號注入電路能夠以不同時序在相同的該等電荷注入線上提供不同的測試信號。
  8. 依據申請專利範圍第3項所述的影像拍攝裝置，其中該測試信號注入電路包括：複數個測試信號儲存元件，每一個選擇性地耦合至一個別的該等電荷注入線；以及一測試信號產生器，耦合至該等測試信號儲存元件，並且被操作以產生測試信號值，並且將該等測試信號值儲存在該等測試信號儲存元件中。
  9. 依據申請專利範圍第8項所述的影像拍攝裝置，其中：該測試信號產生器被操作以產生數位測試信號值；以及該等測試信號儲存元件的每一個皆為一單位元儲存元件。
  10. 依據申請專利範圍第9項所述的影像拍攝裝置，其中該測試信號產生器包括一隨機位元產生器。
  11. 依據申請專利範圍第9項所述的影像拍攝裝置，其中：該等測試信號儲存元件串聯地耦合在一起；以及來自該隨機位元產生器的位元被位移至該等測試信號儲存元件中。
  12. 依據申請專利範圍第3項所述的影像拍攝裝置，其中：該等像素的每一個的該電荷儲存區域通過該等像素的每一個的一開關裝置選擇性地耦合至該等像素的每一個的該光感測器；該影像拍攝裝置進一步包括一控制器，被耦合以提供傳輸信號至該等像素的該等開關裝置；該等開關裝置，回應於該等傳輸信號的一第一值，傳導該等光感測器與該等電荷儲存區域之間的光電流，以易於影像拍攝；以及該等開關裝置，回應於該等傳輸信號的一第二值，阻擋該等光感測器與該等電荷儲存區域之間的光電流，以易於測試信號注入。
  13. 依據申請專利範圍第12項所述的影像拍攝裝置，其中：該影像拍攝裝置在連續的幀時間上執行一重複的影像拍攝程序，以拍攝影像資料的畫面；該控制器將該傳輸信號的該第二值施加一影像拍攝程序的持續時間，以易於每N個幀時間的測試信號注入，其中N為大於1的整數。
  14. 依據申請專利範圍第1項所述的影像拍攝裝置，進一步包括：一控制器，被操作以提供一控制信號； 一驅動器，回應於該控制信號，並且被操作以基於該控制信號產生一驅動信號，並且將該驅動信號施加在該影像拍攝裝置的一控制線上；以及一比較器，基於該控制信號回應一第一輸入，以及基於該驅動信號回應一第二輸入，該比較器被操作以便於如果該控制信號不是以一預定方式對應於該施加的驅動信號，產生一錯誤信號。
  15. 依據申請專利範圍第14項所述的影像拍攝裝置，其中該比較器直接地比較該控制信號與該驅動信號，以確定該驅動信號是否對應於該控制信號。
  16. 依據申請專利範圍第14項所述的影像拍攝裝置，其中：該影像拍攝裝置進一步包括一影像感測器陣列；以及該驅動器為該影像感測器陣列的一列控制驅動器。
  17. 依據申請專利範圍第14項所述的影像拍攝裝置，其中：該影像拍攝裝置進一步包括一影像感測器陣列；該影像拍攝裝置進一步包括一影像資料採樣電路，被耦合以接收來自該影像感測器陣列的列資料；以及該驅動器為該影像資料採樣電路的一元件。
  18. 依據申請專利範圍第14項所述的影像拍攝裝置，其中：該影像拍攝裝置進一步包括一第二驅動器，被耦合以接收該控制信號，並且被操作以基於該控制信號產生一第二驅動信號；以及該比較器被操作以比較該第二驅動信號與該驅動信號。
  19. 依據申請專利範圍第14項所述的影像拍攝裝置，進一步包括：複數個該控制線； 一第一編碼器，在一第一點處耦合至該等控制線，並且被操作以基於在該等控制線上檢測的驅動信號產生一第一編碼值；以及一第二編碼器，在距離該第一點一定距離處的一第二點處耦合至該等控制線，該第二編碼器被操作以基於在該等控制線上檢測的驅動信號產生一第二編碼值，以及其中，該比較器被操作以比較該第一編碼值與該第二編碼值。
  20. 依據申請專利範圍第1至19項任一項所述的影像拍攝裝置，其中，該等像素中的各個像素進一步包括：一重設電壓輸入，其耦合至該電荷儲存區域以及分離於該測試信號輸入。
  21. 一種用於檢測影像拍攝裝置中的故障的方法，該方法包括：提供包括一感測器陣列的該影像拍攝裝置；使一影像聚集在該感測器陣列上；使用該感測器陣列重複地拍攝影像資料的畫面，該影像資料表示聚集在該感測器陣列上的該影像；在該影像資料的該重複地拍攝之間，週期性地將測試資料注入至該感測器陣列之複數個像素之複數個電荷儲存區域；自該影像拍攝裝置讀取該測試資料；比較該讀取的測試資料與該注入的測試資料；以及如果該讀取的測試資料不是對應於該注入的測試資料，產生一錯誤信號。
  22. 依據申請專利範圍第21項所述的方法，進一步包括：接收一控制信號；基於該控制信號產生一驅動信號；將該驅動信號施加在該影像拍攝裝置的一控制線上；比較該施加的驅動信號與該控制信號；以及 如果該控制信號不是以一預定方式對應於該施加的驅動信號，產生一錯誤信號。
  23. 依據申請專利範圍第22項所述的方法，其中將該驅動信號施加在該影像拍攝裝置的該控制線上的該步驟包括：將該驅動信號施加在一影像感測器陣列的一列控制線上。
  24. 依據申請專利範圍第22項所述的方法，其中將該驅動信號施加在該影像拍攝裝置的該控制線上的該步驟包括：將該驅動信號施加在一影像資料採樣電路的一控制線上。
  25. 依據申請專利範圍第22項所述的方法，其中比較該施加的驅動信號與該控制信號的該步驟包括：基於該控制信號產生一第二驅動信號；以及比較該第二驅動信號與該驅動信號。
  26. 依據申請專利範圍第22項所述的方法，其中比較該施加的驅動信號與該控制信號的該步驟包括：基於施加在複數個控制線上的一第一點處的驅動信號產生一第一編碼值；基於施加在該等控制線上的一第二點處的該等驅動信號產生一第二編碼值；以及比較該第一編碼值與該第二編碼值。
  27. 依據申請專利範圍第21至26項任一項所述的方法，其中週期性地將測試資料注入的該步驟包括：藉由一個或多個專用測試信號注入線，週期性地將測試資料注入至該感測器陣列之該等像素之該等電荷儲存區域。
  28. 一種影像拍攝裝置，包括： 複數個像素，該等像素的每一個皆包括：一光感測器；一電荷儲存區域，選擇性地耦合以接收來自該光感測器的光電流；一輸出，耦合至該電荷儲存區域，並且被操作以提供表示儲存在該電荷儲存區域中的電荷數量的一輸出信號；以及一測試信號輸入，被耦合以促進在該電荷儲存區域上施加一測試信號；一測試信號注入電路，被耦合以提供測試信號至該等像素的該等測試信號輸入；一採樣電路，被選擇性地耦合以接收來自該等像素的該等輸出的該等輸出信號；以及一裝置，用於比較提供至該等像素的該等測試信號、以及自該等像素接收的該等輸出信號，並且用於提供一錯誤信號，以回應未對應於該等測試信號的該等輸出信號。
  29. 依據申請專利範圍第28項所述的影像拍攝裝置，進一步包括：一控制器，被操作以提供一控制信號；一驅動器，回應於該控制信號，並且被操作以基於該控制信號產生一驅動信號，並且將該驅動信號施加在該影像拍攝裝置的一控制線上；以及一裝置，用於比較基於該控制信號的一第一輸入與基於該驅動信號的一第二輸入，並且用於如果該控制信號不是以一預定方式對應於該施加的驅動信號，用於產生一錯誤信號。
  30. 依據申請專利範圍第28或29項所述的影像拍攝裝置，其中，該等像素中的各個像素進一步包括：一重設電壓輸入，其耦合至該電荷儲存區域以及分離於該測試信號輸入。
TW102134310A 2013-02-08 2013-09-24 用於感測器故障檢測的系統及方法 TWI524737B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/763,562 US8854475B2 (en) 2013-02-08 2013-02-08 System and method for sensor failure detection
US13/763,498 US8736684B1 (en) 2013-02-08 2013-02-08 System and method for sensor failure detection

Publications (2)

Publication Number Publication Date
TW201433145A TW201433145A (zh) 2014-08-16
TWI524737B true TWI524737B (zh) 2016-03-01

Family

ID=50736492

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102134308A TWI507811B (zh) 2013-02-08 2013-09-24 用於感測器故障檢測的系統及方法
TW102134310A TWI524737B (zh) 2013-02-08 2013-09-24 用於感測器故障檢測的系統及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102134308A TWI507811B (zh) 2013-02-08 2013-09-24 用於感測器故障檢測的系統及方法

Country Status (3)

Country Link
US (2) US8854475B2 (zh)
HK (1) HK1196484A1 (zh)
TW (2) TWI507811B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319612B2 (en) * 2013-07-08 2016-04-19 Semiconductor Components Industries, Llc Imagers with improved analog-to-digital circuitry
US9584800B2 (en) * 2014-03-31 2017-02-28 Semiconductor Components Industries, Llc Imaging systems with pixel array verification circuitry
US9465683B2 (en) * 2014-07-07 2016-10-11 Infineon Technologies Ag Apparatus and a method for providing an error signal for a control unit
DE102014215860A1 (de) * 2014-08-11 2016-02-11 Robert Bosch Gmbh Verfahren und Vorrichtung zur Prüfung eines Bildsensors und Kraftfahrzeug
FR3027402B1 (fr) * 2014-10-21 2016-11-18 Centre Nat Rech Scient Circuit et procede pour le test sur puce d'une matrice de pixels
US9843794B2 (en) * 2015-04-01 2017-12-12 Semiconductor Components Industries, Llc Imaging systems with real-time digital testing capabilities
US10075704B2 (en) 2015-05-20 2018-09-11 Semiconductor Components Industries, Llc Methods and apparatus for generating test and overlay patterns in image sensors
US9843797B2 (en) * 2015-06-11 2017-12-12 Semiconductor Components Industries, Llc Imaging systems having column readout circuitry with test data injection capabilities
GB201521653D0 (en) * 2015-12-09 2016-01-20 Apical Ltd Pixel consistency
US10547803B2 (en) 2016-09-30 2020-01-28 Canon Kabushiki Kaisha Imaging apparatuses, systems, and moving imaging objects
JP6993773B2 (ja) 2016-12-01 2022-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
US9998700B1 (en) 2016-12-05 2018-06-12 Omnivision Technologies, Inc. Image sensor failure detection
WO2018150778A1 (ja) 2017-02-16 2018-08-23 ソニーセミコンダクタソリューションズ株式会社 撮像システムおよび撮像装置
KR102302595B1 (ko) 2017-05-08 2021-09-15 삼성전자주식회사 테스트 회로를 포함하는 이미지 센서
US10520589B2 (en) 2017-10-16 2019-12-31 Sensors Unlimited, Inc. Multimode ROIC pixel with laser range finding (LRF) capability
US10955551B2 (en) 2017-10-16 2021-03-23 Sensors Unlimited, Inc. Pixel output processing circuit with laser range finding (LRF) capability
JP7098346B2 (ja) * 2018-02-13 2022-07-11 ソニーセミコンダクタソリューションズ株式会社 撮像装置および撮像システム
EP3763113A1 (en) * 2018-03-07 2021-01-13 Sony Semiconductor Solutions Corporation Imaging device, imaging system, and imaging method
JP2019176334A (ja) * 2018-03-28 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、テストシステム、および、固体撮像素子の制御方法
US10863122B2 (en) 2018-06-04 2020-12-08 Apple Inc. Clock feedthrough compensation in image sensor systems
US11109017B2 (en) * 2018-09-12 2021-08-31 Semiconductor Components Industries, Llc Systems and methods for fault detection in image sensor processors
TWI803695B (zh) * 2018-11-07 2023-06-01 日商索尼半導體解決方案公司 攝像裝置及電子機器
JP2021025896A (ja) * 2019-08-06 2021-02-22 日本電産サンキョー株式会社 エンコーダシステム、モータシステム及びロボット
EP3907983B1 (en) * 2020-05-07 2023-06-28 Teledyne Dalsa B.V. Fault detection circuit for image sensor
US20230300493A1 (en) * 2020-05-22 2023-09-21 Brillnics Singapore Pte. Ltd. System, method, device and data structure for digital pixel sensors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1788797B1 (en) * 2005-11-18 2013-06-26 Canon Kabushiki Kaisha Solid-state image pickup device
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP4941490B2 (ja) * 2009-03-24 2012-05-30 ソニー株式会社 固体撮像装置、及び電子機器
US8730330B2 (en) * 2011-07-25 2014-05-20 Aptina Imaging Corporation Image sensors with dark pixels for real-time verification of imaging systems
US8803979B2 (en) * 2011-09-29 2014-08-12 Aptina Imaging Corporation Self test of image signal chain while running in streaming mode

Also Published As

Publication number Publication date
US20140226027A1 (en) 2014-08-14
TW201433145A (zh) 2014-08-16
TWI507811B (zh) 2015-11-11
HK1196484A1 (zh) 2014-12-12
US8854475B2 (en) 2014-10-07
US8736684B1 (en) 2014-05-27
TW201432366A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
TWI524737B (zh) 用於感測器故障檢測的系統及方法
US9161028B2 (en) Image sensors with dark pixels for real-time verification of imaging systems
US8953047B2 (en) Imaging systems with signal chain verification circuitry
CN101305593B (zh) 用于校正掩食或变暗的方法
US9131211B2 (en) Imaging systems with verification pixels
CN210780972U (zh) 成像系统及故障检测电路
US7804052B2 (en) Methods and apparatuses for pixel testing
US10785423B2 (en) Image sensor, image capturing apparatus, and image capturing method
JP5616106B2 (ja) 固体撮像装置
US9350984B2 (en) Imagers with error generation capabilities
US9843797B2 (en) Imaging systems having column readout circuitry with test data injection capabilities
CN103986927B (zh) 用于传感器故障检测的系统及方法
US9407848B2 (en) Method and apparatus for pixel control signal verification
US7417212B2 (en) Solid-state image-sensing device
US8860817B2 (en) Imaging systems with verification circuitry for monitoring standby leakage current levels
JP2009089078A (ja) 固体撮像装置及び撮像装置
US20180160109A1 (en) Image sensor failure detection
US10455171B2 (en) Methods and apparatus for anti-eclipse circuit verification
Koppa et al. A 105.6 dB DR and 65dB peak SNR self-reset CMOS image sensor using a Schmitt trigger circuit
JPH0310472A (ja) 固体撮像素子
JP2015201686A (ja) 撮像システム
KR20130032459A (ko) 이미지 센싱장치
JP2011229040A (ja) 固体撮像装置および電子カメラ