KR20130112276A

KR20130112276A - 이미지 센싱 장치

Info

Publication number: KR20130112276A
Application number: KR1020120034532A
Authority: KR
Inventors: 김은준
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2012-04-03
Filing date: 2012-04-03
Publication date: 2013-10-14
Also published as: US9070608B2; US20130256511A1; KR101949980B1

Abstract

본 발명은 특성이 향상된 램프신호 생성회로를 구비한 시모스 이미지 센싱장치를 제공한다. 본 발명은 입력신호가 제공되는 입력단과 제1 노드사이에 직렬연결된 제1 및 제2 캐패시터; 제1 기준신호를 정입력단으로 입력받고, 상기 제1 및 2 캐패시터의 공통노드에 부입력단이 접속되고, 상기 제1 노드에 출력단이 접속된 제1 비교회로;상기 입력단과 상기 제1 캐패시터의 사이에 배치되며, 상기 제1 캐패시터의 일측을 접지전압 공급단 또는 상기 입력단과 선택적으로 연결시키기 위한 제1 및 제2 스위치; 상기 제2 캐패시터와 병렬로 연결된 제3 캐패시터; 상기 제3 캐패시터의 일측을 상기 제1 노드와 선택적으로 연결하기 위한 제3 스위치; 상기 제1 노드에 제공되는 예비램프신호를 제1 램프신호로 제공하기 위한 제1 램프신호 출력부; 및 상기 제1 노드에 제공되는 예비램프신호를 상기 제2 램프신호로 제공하기 위한 제2 램프신호 출력부를 구비하는 이미지 센싱장치을 제공한다.

Description

이미지 센싱 장치{IMAGE SENSING DEVICE}

본 발명은 반도체 집적회로에 관한 것으로, 보다 자세하게는 이미지 센싱 장치에 관한 것이다.

이미지 센싱장치란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)내는 장치를 말하는 것이다. 지금까지 널리 사용되는 이미지 센싱장치는 CCD(Charge Coupled Device)를 이용한 것이었다. 그러나, 시모스(CMOS,Complementary Metal Oxide Semiconductor) 기술이 비약적으로 발달하면서 시모스(CMOS)를 이용한 이미지 센싱장치가 개발되었다. 시모스 이미지 센싱장치는 종래의 CCD 이미지 센싱장치와 달리 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점을 가지고 있다.

시모스 이미지 센싱장치는 픽셀 어레이의 컬럼 수에 대응하는 수의 비교기를 가진다. 비교기는 픽셀 신호를 디지털 신호로 변환해주는 기능에 필수적인 회로이기 때문에, 출력 이미지의 화질에 큰 영향을 미치는 구성 요소이다. 비교기는 일측으로 램프신호를 입력받고, 타측으로 픽셀에서 제공되는 이미지와 관련된 데이터 신호를 입력받는다. 램프신호는 점진적으로 일정한 기울기를 가지고 하강하는 신호이다. 비교기는 데이터 신호와 램프신호를 비교하여 이미지로 저장될 값을 출력한다. 따라서 시모스 이미지 센싱장치가 신뢰성 있는 이미지를 저장하려면, 내부적으로 구비된 램프신호 생성회로에서 신뢰성있는 램프신호를 생성하는 것이 중요하다.

본 발명은 특성이 향상된 램프신호 생성회로를 구비한 시모스 이미지 센싱장치를 제공한다.

본 발명은 입력신호가 제공되는 입력단과 제1 노드사이에 직렬연결된 제1 및 제2 캐패시터; 제1 기준신호를 정입력단으로 입력받고, 상기 제1 및 2 캐패시터의 공통노드에 부입력단이 접속되고, 상기 제1 노드에 출력단이 접속된 제1 비교회로;상기 입력단과 상기 제1 캐패시터의 사이에 배치되며, 상기 제1 캐패시터의 일측을 접지전압 공급단 또는 상기 입력단과 선택적으로 연결시키기 위한 제1 및 제2 스위치; 상기 제2 캐패시터와 병렬로 연결된 제3 캐패시터; 상기 제3 캐패시터의 일측을 상기 제1 노드와 선택적으로 연결하기 위한 제3 스위치; 상기 제1 노드에 제공되는 예비램프신호를 제1 램프신호로 제공하기 위한 제1 램프신호 출력부; 및 상기 제1 노드에 제공되는 예비램프신호를 상기 제2 램프신호로 제공하기 위한 제2 램프신호 출력부를 구비하는 이미지 센싱장치을 제공한다.

또한, 본 발명은 상기 제2 캐패시터와 병렬로 연결된 제3 캐패시터; 상기 제3 캐패시터의 일측을 상기 제1 노드와 선택적으로 연결하기 위한 제3 스위치; 상기 제1 노드에 제공되는 예비램프신호를 제1 램프신호로 제공하기 위한 제1 램프신호 출력부; 및 상기 제1 노드에 제공되는 예비램프신호를 상기 제2 램프신호로 제공하기 위한 제2 램프신호 출력부를 구비하는 이미지 센싱장치를 제공한다.

본 발명에 의해 다수의 램프신호를 생성할 필요가 있는 이미지 센싱장치에서 효율적으로 램프신호를 생성할 수 있다. 램프신호를 생성하는 회로의 면적이 최소화되면서 다양한 램프신호를 생성할 수 있기 때문에, 이미지 센싱장치에서 처리할 디지털값의 비트수가 많다고 하더라도 회로면적을 최소화 하면서 신뢰성있는 디지털값 추출이 가능하다.

도1은 이미지 센싱장치의 전체 블럭 구성도.
도2는 도1의 이미지 센싱장치의 블럭중에서 단위픽셀에서 출력되는 신호가 디지털신호로 변환하여 저장되는 과정을 개략적으로 나타내 도면.
도3은 이미지 센싱장치의 비교기에서 디지털 이중 샘플링 방식으로 램프신호와 픽셀 전압을 비교하여 비교결과를 출력하는 파형도.
도4는 도1에 도시된 이미지 센싱장치를 보다 자세히 나타내는 블럭도.
도5는 도4에 도시된 이미지 센싱장치의 동작을 나타내는 파형도.
도6은 본 발명의 실시예에 따른 이미지 센싱장치를 나타내는 블럭도.
도7은 도6에 도시된 이미지 센싱장치의 동작을 나타내는 파형도.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도1은 본 발명을 설명하기 위한 이미지 센싱장치의 전체 블럭 구성도이다.

도1을 참조하여 설명하면, CMOS 이미지 센싱장치는 픽셀 어레이(10), 비교기 어레이부(20), 라인버퍼(30), 램프신호 생성부(40), 디지털 제어부(50), 로우디코더(60) 및 타이밍 제너레이터(70)를 포함한다. 픽셀 어레이(10)는 다수의 단위 픽셀이 어레이되어 있다. 비교기 어레이부(20)는 픽셀 신호를 디지털값으로 변환하기 위하여, 픽셀 어레이(10)로부터 출력되는 아날로그 출력 전압을 램프신호와 비교하기 위한 비교기가 어레이되어 있다. 라인버퍼(30)는 비교기 어레이(20)로부터 출력되는 신호에 의해 대응하는 디지털 신호를 저장하기 위한 래치 어레이를 구비한다. 램프신호 생성부(40)는 램프신호를 생성하여 비교기 어레이부(20)로 출력한다. 디지털 제어부(50)는 상기의 블럭들에 대한 제어신호를 생성하여 출력한다. 로우디코더(60)는 디지털제어부(50)에서 출력되는 제어신호에 응답하여 픽셀어레이의 특정 행을 선택한다.

비교기 어레이(20)는 픽셀 어레이(100)의 컬럼 수에 대응하는 수의 비교기를 구비하며, 각각의 비교기는 비교기가 위치한 컬럼의 아날로그 픽셀값을 디지털 코드로 변환하는 기능을 수행한다. 변환된 디지털 신호는 픽셀 어레이(10)의 컬럼 수만큼 구비된 라인버퍼(30)에 저장된다. 라인 버퍼(30)에 저장된 디지털 픽셀 신호는 디지털 제어부(50)에 의해서 이미지 프로세싱된 후에 순서대로 하나씩 출력된다. 램프신호 생성부(40)는 램프신호를 발생하여 비교기 어레이(20)에 있는 모든 비교기에 제공한다.

타이밍 제너레이터(70)는 클럭신호(CLK)를 입력받아서 이미지 센싱장치의 내부 블럭의 동작에 필요한 제어신호를 생성하여 출력한다. 예를 들면, 램프 신호 생성부(40)에서 예정된 타이밍에 램프신호를 출력시킬 수 있도록, 램프신호 생성을 위한 제어신호를 램프신호 생성부로 제공한다.

도2는 도1의 이미지 센싱장치의 블럭중에서 단위픽셀에서 출력되는 신호가 디지털신호로 변환하여 저장되는 회로를 개략적으로 나타내 것이다. 단위픽셀(11)은 픽셀 어레이(10)에 구비된 다수의 픽셀중 하나이며, 비교기(21)는 비교기 어레이(20)에 구비되는 다수의 비교기중 하나이며, 래치셀(31)은 라인버퍼에 구비되는 다수의 래치셀중 하나를 도시한 것이다.

단위픽셀(11)은 포토 다이오드(32), 전달 트랜지스터(TX), 드라이빙 트랜지스터(DX), 리셋 트랜지스터(RX), 및 선택 트랜지스터(SX)를 포함한다. 포토 다이오드(32)는 외부에 입력되는 빛에 대응하는 양의 전하를 모아서 제공한다. 전달 트랜지스터(TX)는 포토다이오드(32)에 의해 저장된 전하를 전달한다. 드라이빙 트랜지스터(DX)는 소스-폴로우(source follower)로 동작하며, 포토다이오드(32)에서 제공되는 전하에 대응하는 전압을 게이트로 입력받아 그 전압에 따라 소스-드레인간 전류를 흐르게 한다. 리셋 트랜지스터(RX)는 소스-폴로우 트랜지스터(DX)의 게이트로 리셋 전압을 인가한다. 선택 트랜지스터(SX)는 드라이빙 트랜지스터(DX)에 의해 제공되는 전류를 비교기(21)로 제공한다. 여기서 비교기(21)에 제공되는 전류가 비교기(21)의 입력신호가 된다.

비교기(21)는 램프신호와 단위픽셀에서 제공되는 신호를 비교한다. 래치셀은 비교기(21)에서 제공되는 신호에 대응하는 디지털값을 저장하여, 어드레스 신호에 응답하여 외부로 출력한다.

도3은 이미지 센싱장치의 비교기에서 디지털 이중 샘플링 방식으로 램프신호와 픽셀 전압을 비교하여 비교결과를 출력하는 과정을 보여주는 파형도이다.

먼저 단위픽셀(11)의 리셋 트랜지스터(RX)가 턴온되고, 이후에 전달 트랜지스터(TX)가 턴오프된다. 이때 선택 트랜지스터(SX)는 턴온되어, 리셋 레벨에 해당하는 신호가 비교기(21)의 정(+)입력단으로 입력되며, 다른 한편으로는 첫 번째 램프신호가 비교기(21)의 부(-)입력단으로 입력된다. 입력된 양 신호는 비교기(21)에 의해 계속해서 비교되며, 비교기(21)의 정(+)입력단으로 입력된 리셋 레벨에 해당하는 신호의 전압보다 램프신호가 낮아질 때 램프신호에 해당하는 디지털 코드가 래치셀(31)에 기록된다. 여기서 램프신호는 클럭 또는 어떤 기준에 따라 일정한 경사를 가지고, 등 간격으로 낮아지는 신호이다. 첫번째 램프신호가 출력되면, 카운터(도시안됨)에서 클럭을 카운팅하기 시작하며, 비교기(21)에서 출력신호가 출력되면 그때까지 카운터된 디지털 값을 해당되는 레치셀(31)에 첫번째 디지털 값으로 저장하는 것이다. 즉, 도3의 A지점에서 카운트가 시작되고, A' 지점까지 카운팅된 값을 래치셀(31)에 저장하게 된다.

이어서, 단위픽셀(11)의 리셋 트랜지스터(RX)가 턴오프되고 전달트랜지스터(TX)와 선택 트랜지스터(SX)가 턴온되면 포토 다이오드(32)에서 외부 빛의 세기에 따라 전하를 모아서 제공한다. 이어서 포토 다이오드(32)에서 모아진 전하에 대응하는 신호가 비교기(21)의 정(+)입력단으로 입력된다. 다른 한편으로는 두번째 램프신호가 비교기(21)의 부(-)입력단에 입력되며, 비교기(21)는 이를 비교한다. 이어서 램프신호가 비교기(21)의 정입력단(+)으로 단위픽셀에서 제공되는 입력전압보다 낮아질 때 비교기(21)에서 출력되는 신호에 응답하여 그때까지 카운팅된 디지털 값을 래치셀(31)에 두번째 디지털 값으로 저장된다. 두번째 디지털 값을 위해 카운터는 도3의 B지점에서 카운트를 시작하고 비교기에서 신호가 출력되는 B'지점까지 카운팅 한다.

최종적으로 이미지 센싱장치로부터 출력되는 이미지 값은 저장된 두 디지털 값의 차이값이 된다. 이렇게 함으로서 픽셀 어레이의 공정 오차나 단위픽셀에서 출력되는 아날로그 값을 아날로그-디지털 변환하는 과정에서 발생할 수 있는 옵셋(예컨대 비교기등에서 가질 수 있는 옵셋)을 제거할 수 있다. 또한, 램프신호에 대해 살펴보면, 도3에 도시된 램프신호중에서 첫 번째 램프신호는 각 단위픽셀을 리셋시켰을 때 단위픽셀이 출력하는 전압과 일치하는 디지털 값을 얻기 위한 신호이고, 두 번째 램프신호는 각 단위픽셀에서 제공하는 데이터 신호에 해당하는 디지털 값을 얻기 위한 신호이다.

지금까지 살펴본 바와 같이, 이미지 센싱장치에서 램프신호는 동작의 신뢰성을 확보하기 위해 매우 중요한 신호이다. 따라서 램프신호를 출력하는 램프신호 생성회로의 동작특성은 시모스 이미지 센싱장치의 동작특성에 매우 큰 영향을 미치게 된다.

이미지 센싱장치에서 처리하는 이미지의 해상도를 높이려면, 한 픽셀당 해당하는 데이터의 비트수가 높아져야 한다. 한 픽셀당 처리해야하는 비트수가 높아지게 되면, 램프신호도 더 많은 레벨을 가져야 한다. 예를 들어 6비트의 데이터를 처리하기 위해서 램프신호가 64번의 레벨을 단계적으로 상승시키거나 하강시켜야 하고, 10비트의 데이터를 처리하기 위해서는 1024번의 레벨을 단계적으로 상승시키거나 하강시켜야 한다. 안정적으로 1024번의 레벨을 상승 또는 하강 램프신호를 내부적으로 만드는 것이 쉽지 않다.

이를 해결하기 위해 이미지 센싱장치가 크기가 다른 램프신호를 적어도 2개 이상 생성하도록 할 수 있다. 먼저 레벨이 큰 램프신호와 비교하여, 처리할 데이터의 상위 비트를 정하고, 이후에 레벨이 작은 램프신호를 비교하여 처리할 데이터의 하위비트를 정하게 된다. 예를 들면, 10비트의 데이터를 처리해야 하는 경우, 5비트에 해당하는 32번의 레벨을 가지는 제1 램프신호를 이용하여 상위 5비트의 디지털값을 추출하고, 이후에 하위 5비트에 해당하는 32번의 레벨을 가지지만 제1 램프신호보다 작은 레벨을 가지는 제2 램프신호를 이용하여 하위 5비트의 디지털 값을 추출하는 것이다. 제2 램프신호가 가지는 32단계의 레벨은 제1 램프신호가 가지는 하나의 레벨과 같도록 맞추게 되면, 픽셀에 입사된 빛에 대응하여 10비트의 데이터를 추출하는 동작을 신뢰성있게 할 수 있다.

도4는 도1에 도시된 이미지 센싱장치를 보다 자세히 나타내는 블럭도이고, 도5는 도4에 도시된 회로의 동작을 설명하는 파형도이다.

도4를 참조하여 살펴보면, 이미지 센싱장치는 램프신호 생성부(40), 제1 컬럼회로부(21), 제2 컬럼회로부(22)를 구비한다. 여기서는 예시적으로 2개의 컬럼회로부만 도시했지만, 실제로는 이미지 센싱장치의 픽셀어레이에 구비되는 픽셀의 배열에 대응하는 수의 컬럼회로부가 배치된다. 램프신호 생성부(40)는 제1 램프신호 생성부(41), 제2 램프신호 생성부(42), 카운팅부(43)를 구비한다.

제1 램프신호 생성부(41)는 제1 램프신호(RANPA)를 생성하고, 제2 램프신호 생성부(42)는 제2 램프신호(RAMPB1,RAMPB2,...)를 생성한다. 카운팅부(43)는 제1 및 제2 램프신호 생성부(41,42)에서 램프신호를 생성하기 위한 기준이 되는 카운팅 신호를 생성한다. 제1 컬럼회로부(21)는 비교부(21A)와, 메모리부(21B)를 구비하고, 다수의 제2 램프신호(RAMPB1,RAMPB2,...)중 하나를 선택하기 위한 스위치를 구비한다.

제1 램프신호 생성부(41)에서 제1 램프신호(RAMPA)를 생성하고, 픽셀신호(PIX1)가 입력되면, 비교기(21A)에서 비교하고, 그 결과에 대응하여 메모리부(21B)에 디지털값이 저장된다. 메모리부(21B)는 카운팅부(43)로부터 제1 램프신호(RAMPA)가 생성되는 타이밍에 카운팅되는 신호를 입력받아 비교기(21A)의 결과에 대응하는 디지털값을 저장한다. 이때 저장되는 디지털값은 픽셀신호(PIX1)에 대응하여 저장될 디지털값중 상위 영역의 비트값이다.

이어서, 제1 램프신호(RAMPA)의 어떤 레벨에서 비교기(21A)가 동작하여, 메모리부(21B) 어떤 디지털값이 저장되었는지에 따라 제2 램프신호 생성부(42)에서 생성되는 다수의 램프신호(RAMPB1,RAMPB2,..)중 하나가 선택된다. 이 선택은 제1 컬럼회로부(21)에 배치된 다수의 스위치의 스위칭 동작에 의해 정해진다.

선택된 제2 램프신호(예를 들면, RAMPB1)가 상승하는 동안 비교부(21A)는 픽셀신호(PIX1)와, 제2 램프신호(RAMPB1)를 비교하고, 결과에 대응하는 디지털값이 메모리부(21B)에 저장된다. 이 경우에도 메모리부는 카운팅부(43)으로부터 카운팅되는 신호를 입력받아 비교기(21A)의 결과에 대응하는 디지털값을 저장한다. 이때 저장되는 디지털값은 픽셀신호(PIX1)에 대응하여 저장될 디지털값중 하위 영역의 비트값이다.

이렇게 두번의 램프신호를 이용하여 픽셀신호(PIX1)에 대응하여 저장될 디지털값을 정하는 이유는 저장될 디지털 값의 비트수가 너무 많을 경우 램프신호가 너무 많은 레벨을 가지게 되어 비교부(21A)에서 원활하게 비교동작을 수행하기 어렵고, 이를 구현하기 위한 회로가 너무 복잡해지기 때문이다.

도5에서 A구간은 제1 램프신호(RAMPA)를 이용하여 비교동작을 수행하여 디지털값을 도출하는 영역이며, B구간은 제2 램프신호(RAMPB)를 이용하여 비교동작을 수행하여 디지털값을 도출하는 영역이다. 예를 들어 A구간에서 픽셀신호(PIX1)가 전압레벨(V1)을 가지게 되면, 제1 램프신호(RAMPA)가 상승하다가 제1 지점(t1)에 대응하는 디지털값(2)이 메모리부(21B)에 상위 비트로 저장되고, 제2 램프신호(RAMPB3)가 선택된다. 이어서, 제2 램프신호(RAMPB3)가 상승하다가 픽셀신호(PIX1)의 전압레벨(V1)이 되는 제2 지점(t2)이 되면, 그에 대응하는 디지털값이 메모리부(21B)에 저장된다.

전술한 바와 같이, 두번의 램프신호를 이용하여 디지털값을 찾아서 저장하게 되면, 픽셀신호에 대응하여 저장할 디지털값의 비트수가 너무 많은 경우에도 신뢰성있게 데이터를 처리할 수 있다. 그러나, 램프신호를 다수개 만들기 위해서는 너무 많은 램프신호 생성회로가 필요한 문제가 있다. 도4의 제2 램프신호 생성부(42)는 실제 필요로 하는 제2 램프신호의 수만큼 램프신호 생성회로를 구비해야 하는 것이다. 램프신호를 다수개 생성하려면, 회로면적도 증가하게 되고, 전력소모도 증가하게 된다. 또한, 제2 램프신호 생성부(42)에 구비되는 다수의 램프신호 회로 들 사이에 매칭 문제도 발생한다.

본 발명은 이와 같은 문제를 해결하기 위해, 하나의 램프신호 생성부가 다수의 램프신호를 생성할 수 있는 이미지 센싱장치를 제공한다.

도6은 본 발명의 실시예에 따른 이미지 센싱장치를 나타내는 블럭도이다.

도6을 참조하여 살펴보면, 본 실시예에 따른 이미지 센싱장치는 램프신호 생성부(100), 제1 램프신호 출력부(200) 및 제2 램프신호 출력부(300)를 구비한다.

램프신호 생성부(100)는 스위치(S1 ~ S4), 비교부(31) 및 캐패시터(C1 ~ C3)를 구비한다. 비교부(31)와 스위치(S1 ~ S2)가, 캐패시터(C1, C3)가 적분기를 구성하게 된다. 스위치(S3)는 리셋동작을 위한 것이다. 램프신호 생성부(100)는 램프신호를 생성하여 출력하기 전에 리셋되는데, 스위치(S3)가 턴온되면, 비교부(110)의 부입력단(-)과 노드(A)가 같은 레벨이 된다.

램프신호 생성부(100)는 제1 램프신호(Ramp_msb)를 생성하는 동안 스위치(S3)은 턴오프 상태로 유지하고, 제2 램프신호(Ramp_lsb)를 생성하는 동안 턴온 상태를 유지한다. 스위치(S1)와 스위치(S2)는 램프신호를 생성하여 전달하는 동안 턴오프와 턴온동작을 반복한다.

스위치(S1)와 스위치(S2)가 교대로 턴온프와 턴온동작을 수행하는 동안 캐패시터(C1)과 캐패시터(C3)의 비에 의해 정해지는 레벨만큼 노드(A)에 단계적으로 상승하는 제1 예비램프신호가 전달된다.

스위치(S4)가 턴온되는 경우에는 스위치(S1)와 스위치(S2)가 교대로 턴온프와 턴온동작을 수행하는 동안 캐패시터(C1)과 캐패시터(C3, C2)의 비에 의해 정해지는 레벨만큼 노드(A)에 단계적으로 상승하는 제2 예비램프신호가 전달된다.

제1 램프신호 출력부(200)는 스위치(S5,S6), 캐패시터(C4), 및 비교부(210)를 구비한다. 스위치(S5,S6)는 제1 램프신호(Ramp_msb)가 출력되는 동안 턴온상태를 유지한다. 제1 램프신호 출력부(200)는 노드(A)에 전달된 제1 예비램프신호를 이용하여 제1 램프신호(msb)를 출력한다. 비교부(210)의 정입력단(+)에 제2 기준신호(ref2)가 스위치(S6)에 의해 제공되는데, 이는 노드(A)로 전달되는 제1 예비램프신호의 동작 범위를 제1 램프신호(msb)가 출력되어야 하는 범위로 조정하기 위한 것이다.

제2 램프신호 출력부(300)는 스위치(S7,S8), 캐패시터(C5), 및 비교부(310)를 구비한다. 스위치(S7,S8)는 제2 램프신호(Ramp_lsb)가 출력되는 동안 턴온상태를 유지한다. 제2 램프신호 출력부(300)는 노드(A)에 전달된 제2 예비램프신호를 이용하여 제2 램프신호(Ramp_lsb)를 출력한다. 비교부(310)의 정입력단(+)에 제3 기준신호(ref3)가 스위치(S8)에 의해 제공되는데, 이는 노드(A)로 전달되는 제2 예비램프신호의 동작 범위를 제2 램프신호(Ramp_lsb)가 출력되어야 하는 범위로 조정하기 위한 것이다.

도7은 도5에 도시된 이미지 센싱장치의 동작을 나타내는 파형도이다. 계속해서 도6과 도7을 참조하여 본 실시예에 따른 이미지 센싱장치의 동작을 살펴본다.

리셋신호(reset)가 하이레벨인 동안은 스위치(S1, S3)가 턴온되고, 노드(A)가 입력신호(In)의 레벨로 리셋된다. 제1 램프신호(Ramp_msb)가 생성되는 구간(X)에서는 스위치(S5,S6)는 턴온상태가 되고, 스위치(S7,S8)는 턴온프 상태를 유지한다. 제1 램프신호(Ramp_msb)가 생성되는 구간(X)에서 제2 램프신호(Ramp_lsb)는 일정한 레벨을 유지하게 된다. 제2 램프신호(Ramp_lsb)가 턴온되는 구간(Y)에서는 스위치(S4,S7,S8)는 턴온상태가 된다.

기준신호(ref1)와 입력신호(In)가 입력된 이후에, 제1 램프신호(Ramp_msb)가 생성되는 구간(X)에서 스위치(S1,S2)가 교대로 턴온된다. 이 구간동안 램프신호 생성부(100)가 적분기로 동작하며, 노드(A)에는 계단형태의 예비 램프신호가 생성된다.

노드(A)에 생성된 신호는 제1 램프신호 출력부(200)에 의해 제1 램프신호(Ramp_msb)로 출력된다. 이 구간(X)에서 제1 램프신호 출력부(200)의 스위치(S5,S6)는 턴온상태를 유지하고, 기준신호(ref2)가 제공된다. 노드(A)에 생성된 신호가 그대로 제1 램프신호(Ramp_msb)로 될 수도 있고, 기준신호(ref2)에 의해, 레벨이 일정부분 시프팅될 수도 있다. 필요로 하는 제1 램프신호(Ramp_msb)의 레벨에 따라 기준신호(ref2) 값은 달라질 수 있다.

이어서, 제2 램프신호(Ramp_lsb)가 턴온되는 구간(Y)에서는 스위치(S4,S7,S8)가 턴온된다. 기준신호(ref1)와 입력신호(In)가 입력된 이후에, 제2 램프신호(Ramp_lsb)가 생성되는 구간(Y)에서 스위치(S1,S2)가 교대로 턴온된다. 이 구간동안 램프신호 생성부(100)가 적분기로 동작하며, 노드(A)에는 계단형태의 제2 예비 램프신호가 생성된다. 이때 생성되는 계단형태의 신호는 제1 램프신호(Ramp_msb)가 생성되는 구간(X) 보다 낮은 변화를 가진다. 이는 스위치(S4)가 턴온상태를 유지하여 램프신호 생성부(100)가 적분기로 동작할 때에 적용되는 캐패시터 값이 달라졌기 때문이다. 캐패시터(C2)가 제1 램프신호(Ramp_msb)가 생성되는 구간(X)에서는 사용되지 않지만, 제2 램프신호(Ramp_lsb)가 생성되는 구간(Y)에서는 사용이 된다. 예를 들어, 제2 램프신호(Ramp_lsb)가 생성되는 구간(Y)에서 노드(A)가 변화하는 신호의 폭이 제1 램프신호(Ramp_msb)가 생성되는 구간(X)에서 노드(A)가 한번 변화하는 신호폭을 가지도록 할 수 있다. 이는 캐패시터(C1, C2, C3)을 조절하여 정할 수 있다.

노드(A)에서 변화하는 예비 램프신호는 제2 램프신호 출력부(300)에 의해 제2 램프신호(Ramp_lsb)로 출력된다. 이때 노드(A)에 생성된 신호가 제1 램프신호(Ramp_msb)로 될 수도 있고, 기준신호(ref3)에 의해, 레벨이 일정부분 시프팅될 수도 있다. 필요로 하는 제2 램프신호(Ramp_lsb)의 레벨에 따라 기준신호(ref3) 값은 달라질 수 있다.

또한, 제1 램프신호가 생성되고, 제2 램프신호가 생성되기 전에 리셋신호(reset)를 이용하여 스위치(S3)를 턴온시켜, 노드(A)를 리셋시킬 수 있다.

지금까지 살펴본 바와 같이, 본 실시예에 따른 이미지 센싱장치는 스위치드 캐패시터 타입의 적분기를 이용하여 램프신호를 생성하는 회로를 구성하였고, 피드백 캐패시터의 조절을 통하여 다수의 램프신호를 생성한다. 따라서, 다수의 램프신호를 단계적으로 필요로 하는 이미지 센싱장치의 경우라도, 램프신호를 병렬로 다수 구비할 필요가 없고 본 실시예와 같이 하나의 램프신호 생성회로만 있으면 된다. 그로 인해, 이미지 센싱 장치를 구현할 때에 회로면적을 크게 줄일 수 있다. 또한, 하나의 램프회로에서 필요로 하는 다수의 램프신호를 생성하기 때문에 각 램프생성회로의 미스매칭 문제가 생기지 않는다.

이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims

입력신호가 제공되는 입력단과 제1 노드사이에 직렬연결된 제1 및 제2 캐패시터;
제1 기준신호를 정입력단으로 입력받고, 상기 제1 및 2 캐패시터의 공통노드에 부입력단이 접속되고, 상기 제1 노드에 출력단이 접속된 제1 비교회로;
상기 입력단과 상기 제1 캐패시터의 사이에 배치되며, 상기 제1 캐패시터의 일측을 접지전압 공급단 또는 상기 입력단과 선택적으로 연결시키기 위한 제1 및 제2 스위치;
상기 제2 캐패시터와 병렬로 연결된 제3 캐패시터;
상기 제3 캐패시터의 일측을 상기 제1 노드와 선택적으로 연결하기 위한 제3 스위치;
상기 제1 노드에 제공되는 예비램프신호를 제1 램프신호로 제공하기 위한 제1 램프신호 출력부; 및
상기 제1 노드에 제공되는 예비램프신호를 상기 제2 램프신호로 제공하기 위한 제2 램프신호 출력부를 구비하는 이미지 센싱장치.
제 1 항에 있어서,
상기 제3 스위치의 턴온에 의해 상기 제1 노드에 제공되는 예비램프신호의 전체 변화폭은 상기 제3 스위치에 턴오프에 의해 상기 제1 노드에 제공되는 예비램프신호의 한 단계의 변화폭을 가지는 것을 특징으로 하는 이미지 센싱장치.
제 1 항에 있어서,
상기 제1 램프신호 출력부는
제4 캐패시터;
상기 제1 노드와 상기 제4 캐패시터를 선택적으로 연결하는 제4 스위치;
출력단이 부입력으로 피드백 연결되며, 정입력단으로 상기 제4 캐패시터에 연결되는 제2 비교회로; 및
제2 기준신호를 상기 제2 비교회로의 정입력단으로 전달하기 위한 제5 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 3 항에 있어서,
상기 제2 램프신호 출력부는
제5 캐패시터;
상기 제1 노드와 상기 제5 캐패시터를 선택적으로 연결하는 제6 스위치;
출력단이 부입력으로 피드백 연결되며, 정입력단으로 상기 제5 캐패시터에 연결되는 제3 비교회로; 및
제3 기준신호를 상기 제2 비교회로의 정입력단으로 전달하기 위한 제7 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 1 항에 있어서,
리셋동작시에 상기 제1 비교회로의 부입력단과 상기 제1 노드를 연결하기 위한 제4 스위치를 더 구비하는 것을 특징으로 하는 이미지 센싱장치.
입력신호를 입력받아 출력신호를 단계적으로 상승시키거나 단계적으로 하강시키는 예비 램프신호를 출력단을 통해 제공하기 위한 적분회로;
상기 적분회로의 로드에 병렬로 선택적 연결되어 상기 적분회로의 출력단에 제공되는 상기 예비 램프신호를 하강하거나 상승하는 단계에 변화를 주기 위한 부가적 로드; 및
상기 적분회로의 출력단에 제공되는 예비 램프신호를 제1 램프신호로, 상기 부가적 로드가 제공되는 경우에 상기 예비 램프신호를 제2 램프신호로 출력하기 위한 램프신호 출력부를 구비하는 이미지 센싱장치.
제 6 항에 있어서,
상기 부가적 로드의 연결에 의해 상기 적분회로의 출력단에 제공되는 예비램프신호의 전체 변화폭은 상기 제3 스위치에 턴오프에 의해 상기 제1 노드에 제공되는 예비램프신호의 한 단계의 변화폭을 가지는 것을 특징으로 하는 이미지 센싱장치.
제 7 항에 있어서,
상기 로드는 캐패시터를 포함하는 것을 특징으로 하는 이미지 센싱장치.
제 6 항에 있어서,
상기 적분회로는
입력신호가 제공되는 입력단과 적분회로의 출력단사이에 직렬연결된 제1 및 제2 캐패시터;
제1 기준신호를 정입력단으로 입력받고, 상기 제1 및 2 캐패시터의 공통노드에 부입력단이 접속되고, 상기 적분회로의 출력단에 출력단이 접속된 제1 비교회로; 및
상기 입력단과 상기 제1 캐패시터의 사이에 배치되며, 상기 제1 캐패시터의 일측을 접지전압 공급단 또는 상기 입력단과 선택적으로 연결시키기 위한 제1 및 제2 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 9 항에 있어서,
상기 부가적 로드는
상기 제2 캐패시터와 병렬로 배치된 제3 캐패시터; 및
상기 제3 캐패시터를 상기 적분회로의 출력단에 연결하기 위한 제3 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 10 항에 있어서,
상기 램프신호 출력부는
상기 적분회로의 출력단에 제공되는 예비 램프신호를 제1 램프신호로 출력하는 제1 램프신호 출력부와, 상기 부가적 로드가 제공되는 경우에 상기 예비 램프신호를 제2 램프신호로 출력하는 제2 램프신호 생성부를 구비하며,
상기 제1 램프신호 출력부는
제4 캐패시터;
상기 제1 노드와 상기 제4 캐패시터를 선택적으로 연결하는 제4 스위치;
출력단이 부입력으로 피드백 연결되며, 정입력단으로 상기 제4 캐패시터에 연결되는 제2 비교회로; 및
제2 기준신호를 상기 제2 비교회로의 정입력단으로 전달하기 위한 제5 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 11 항에 있어서,
상기 제2 램프신호 출력부는
제5 캐패시터;
상기 제1 노드와 상기 제5 캐패시터를 선택적으로 연결하는 제6 스위치;
출력단이 부입력으로 피드백 연결되며, 정입력단으로 상기 제5 캐패시터에 연결되는 제3 비교회로; 및
제3 기준신호를 상기 제2 비교회로의 정입력단으로 전달하기 위한 제7 스위치를 구비하는 것을 특징으로 하는 이미지 센싱장치.
제 9 항에 있어서,
리셋동작시에 상기 제1 비교회로의 부입력단과 상기 제1 노드를 연결하기 위한 제4 스위치를 더 구비하는 것을 특징으로 하는 이미지 센싱장치.
예정된 레벨을 가지며, 단계적으로 하강 또는 상승하는 제1 램프신호를 생성하는 단계;
픽셀어레이에서 데이터 정보를 포함하는 데이터 신호를 입력받는 단계;
상기 데이터 신호의 레벨에 대응하는 상기 제1 램프신호의 레벨을 찾는 단계;
상기 제1 램프신호의 레벨을 찾은 후에 상기 제1 램프신호보다 작은 레벨을 가지며, 단계적으로 하강 또는 상승하는 제2 램프신호를 생성하는 단계; 및
상기 데이터 신호의 레벨에 대응하는 상기 제2 렘프신호의 레벨을 찾아서, 그에 대응하는 디지털 값을 제공하는 단계를 포함하는 이미지 센싱장치의 구동방법.
제 14 항에 있어서,
제2 램프신호의 예정된 하강 또는 상승폭은 상기 제1 램프신호이 가지는 한 단계의 범위 안에서 이루어지는 것을 특징으로 하는 이미지 센싱장치의 구동방법.
제 15 항에 있어서,
상기 제1 램프신호와 상기 제2 램프신호는 하나의 적분기에서 출력되는 신호의 폭을 조절하여 제공하는 것을 특징으로 하는 이미지 센싱장치의 구동방법.
제 18 항에 있어서,
상기 제1 램프신호의 레벨을 찾은 후에 상기 제2 램프신호가 생성되기 전에 상기 적분기을 리셋하는 것을 특징으로 하는 이미지 센싱장치의 구동방법.
제 16 항에 있어서,
상기 적분기는 스위치드 캐패시터 회로를 이용하여 구성하며, 상기 제1 램프신호와 상기 제2 램프신호는 상기 스위치드 캐패시터 회로의 서로 다른 캐패시터의 스위칭 동작에 의해 제공되는 것을 특징으로 하는 이미지 센싱장치의 구동방법.