JPH0658624U - アナログ・ディジタル変換装置 - Google Patents

Abstract

(57)【要約】 【目的】 単極性のＡ／Ｄ変換器を使用しながら過渡応
答の影響を受けずにオフセットを除去する。 【構成】 アナログスイッチ５、６、７、８を閉じてＡ
／Ｄ変換器１４に入力信号Ｅｓと増幅器１６、１７、１
８でのオフセットの加算値（Ｅｓ＋ΔＶ）の信号を入力
し、これをディジタル変換する。次にアナログスイッチ
１０、１１、１２、１３を閉じ、Ａ／Ｄ変換器１４に
（Ｅｓ−ΔＶ）の信号を入力し、これをディジタル変換
する。両変換値をＣＰＵ３４に供給し、Ｅｓに相当する
ディジタル信号を演算する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、アナログ・ディジタル変換装置に関し、特に内蔵する増幅手段の オフセット分を補償したものに関する。

【０００２】

【従来の技術】

アナログ・ディジタル変換装置としては、二重積分型と称するものが周知であ る。これは、積分器にアナログ信号Ｅｓを所定時間Ｔ１だけ印加し、その後にＥ ｓとは逆極性の基準電圧−ｅ_R を積分器に印加し、−ｅ_R を印加したときから積 分器の出力が０になるまでの時間Ｔｘをカウンタでカウントし、そのカウント値 をＥｓのディジタル信号とするものである。Ｔｘは、数１で算出される。

【数１】 ｅ_R 、Ｔ１は共に既知であるから、ＴｘはＥｓに比例し、Ｔｘのカウント値はＥ ｓのディジタル値といえる。

【０００３】 ところで、Ｅｓが、ストレインゲージ式のロードセルからの出力のように非常 に小さな値のものの場合、増幅器によって増幅してから積分器に供給することが 行われている。ところが、このように増幅器で増幅すると、この増幅器のオフセ ット電圧の影響をディジタル信号が受ける。特に、温度変化や経時変化があると 、オフセット電圧が大きくなり、その影響を無視することができなくなる。

【０００４】 そこで、図６に示すように構成してオフセット電圧の影響を除去することが提 案されている（日経エレクトロニクス１９８１年２月１６日号２５４〜２５５頁 参照）。同図において、アナログ信号Ｅｓが供給されると、制御回路２は、アナ ログスイッチ４、５、６、７、８を閉じ、アナログスイッチ９、１０、１１、１ ２、１３を開き、（１／２）Ｔ１経過後アナログスイッチ４、１０、１１、１２ 、１３を閉じ、アナログスイッチ９、５、６、７、８を開く。さらに（１／２） Ｔ１経過後、アナログスイッチ４を開き、アナログスイッチ９を閉じる。そして 、制御回路２内でのカウントを開始し、積分器１４の出力が０になったのを比較 器１５が検出するまで、このカウントを継続する。なお、１６、１７は前置増幅 器、１８は反転増幅器である。

【０００５】 最初のＴ１／２の間、前置増幅器１６、１７の入力信号はＥｓ＋ΔＶであり、 反転増幅器１８でそのまま増幅されるので、積分器１４にはＫ（Ｅｓ＋ΔＶ）の 出力信号が供給される。ただし、Ｋは前置増幅器１６、１７、反転増幅器１８の 総合利得、ΔＶは前置増幅器１６、１７のオフセット電圧である。次のＴ１／２ の間、前置増幅器１６、１７の入力信号は、−Ｅｓ＋ΔＶとなるが、この増幅信 号が反転増幅器１８で反転され、積分器１４にはＫ（Ｅｓ−ΔＶ）が供給される 。その結果Ｔｘは数２で表わされる。

【数２】 従って、オフセット電圧ΔＶを補償できる。

【０００６】

【考案が解決しようとする課題】

上記の技術で正確にＡ／Ｄ変換をするには、Ｅｓ＋ΔＶとＥｓ−ΔＶとをＴ１ ／２時間ずつ前置増幅器１６、１７に供給することが必要である。ところが、前 置増幅器１６、１７内部のＣ、Ｒ分布定数や位相補償用Ｃ、Ｒの影響でＥｓ＋Δ ＶからＥｓ−ΔＶに切換えたとき、図７に示すように過渡応答遅れが生じ、正確 にＡ／Ｄ変換することができなかった

【０００７】 オフセット電圧の影響を除去するための技術としては、例えば特開昭５４−１ ００７６３号公報や特開昭５１−１８４４５号公報に開示されているものがある 。これはアナログ入力信号の正極性信号と逆極性信号とを発生させ、それぞれ同 じＡ／Ｄ変換器で変換した後、得られたディジタル値を加算平均することで、オ フセット除去を行うものである。

【０００８】 しかし、このような技術では、Ａ／Ｄ変換器に入力される信号は、正極性と逆 極性とそれぞれ極性が異なるものであるので、Ａ／Ｄ変換器には、両極性のもの を使用しなければならない。このような両極性型のＡ／Ｄ変換器は、構成が複雑 なだけでなく、コストも高いという問題点がある。

【０００９】

【課題を解決するための手段】

上記の各問題点を解決するために、本考案は、増幅器と、ディジタル変換手段 と、制御手段と、演算手段とを、具備している。増幅器は、入力信号を反転また は非反転状態として、第１増幅手段に供給する第１反転・非反転切換手段と、第 １増幅手段の出力信号を反転または非反転状態として、第２増幅手段に供給する 第２反転・非反転切換手段とを含み、第１及び第２増幅手段が、その入力にオフ セットを有するものである。ディジタル変換手段は、増幅器の出力信号をディジ タル変換するものである。制御手段は、第１及び第２反転・非反転切換手段を、 共に反転状態に、または共に非反転状態に制御するものである。演算手段は、第 １及び第２反転・非反転切換手段が共に反転状態のときのディジタル変換手段の 出力信号と、第１及び第２の反転・非反転切換手段が共に非反転状態のときのデ ィジタル変換手段の出力信号とに基づいて、入力信号に対応するディジタル信号 を演算するものである。

【００１０】

【作用】

本考案によれば、第１及び第２増幅手段に入力される信号の極性は、第１及び 第２反転・非反転切換手段によって、反転状態または非反転状態とされるが、第 １及び第２の増幅手段に生じるオフセット自体の極性の反転または非反転の切換 は行われていない。そして、両反転・非反転切換手段を共に非反転状態としたと きの増幅器の出力と、共に反転状態としたときの増幅器の出力とは、同一極性で ある。従って、ディジタル変換手段は、単極性のものを使用している。

【００１１】

【実施例】

第１の実施例を図１に示す。なお、上述した従来のものと同等部分には同一符 号を付して、説明を省略する。同図において、２０はパルス発生器で、第２図に 示すように所定周期Ｔ１＋Ｔ′（Ｔ′は積分器１４に−ｅ_R が供給されて積分器 １４の出力が０になるまでに要すると予測される時間より幾分長い時間）で立下 がる／Ｐ１パルスを発生し、／Ｐ１パルスが立下がってからＴ１時間経過したと き立下がる／Ｐ２パルスを発生する。この／Ｐ１パルスはＲＳフリップ・フロッ プ２２のＳ端子に入力され、／Ｐ２パルスはＲ端子に入力される。ＲＳフリップ ・フロップ２２は／Ｐ１パルスが立下がったとき、Ｆ・Ｆ出力がＨレベル、／Ｆ ・Ｆ出力がＬレベルとなり、／Ｐ２パルスが立下がったとき、Ｆ・Ｆ出力がＬレ ベル、／Ｆ・Ｆ出力がＨレベルとなるように構成されている。ＲＳフリップ・フ ロップ２２のＦ・Ｆ出力はアナログスイッチ４に供給されている。アナログスイ ッチ４はＦ・Ｆ出力がＨレベルのとき閉成される。

【００１２】 ＲＳフリップ・フロップ２２の／Ｆ・Ｆ出力は、Ｊ・Ｋフリップ・フロップ２ ４の／Ｔ入力に供給される。このＪ・Ｋフリップ・フロップ２４は、Ｆ・Ｆ出力 が立下がると、そのときの出力Ｑ、／Ｑを反転させる。このＪ・Ｋフリップ・フ ロップ２４のＱ出力はアナログスイッチ５、６、７、８へ供給されており、これ らアナログスイッチ５、６、７、８はＱ出力がＨレベルのとき閉成される。Ｊ・ Ｋフリップ・フロップ２４の／Ｑ出力はアナログスイッチ１０、１１、１２、１ ３へ供給され、これらアナログスイッチ１０、１１、１２、１３は／Ｑ出力がＨ レベルのとき閉成される。

【００１３】 ＲＳフリップ・フロップ２２の／Ｆ・Ｆ出力はアンド回路２６に供給される。 このアンド回路２６には、比較器１５の出力Ｃも供給されている。このアンド回 路２６の出力はアナログスイッチ９へ供給され、このアナログスイッチ９はアン ド回路２６の出力がＨレベルのとき閉成される。このアンド回路２６の出力はア ンド回路２８にも供給される。このアンド回路２８にはクロックパルスＣＬ１も 供給されている。このアンド回路２８の出力はカウンタ３０でカウントされ、そ のカウント値はＩ／Ｏポート３２を介してＣＰＵ３４に供給される。このカウン タ３０のリセットは、ＣＰＵ３４からＩ／Ｏポート３２を介して供給されるリセ ット信号によって行われる。ＣＰＵ３４に供給されたカウント値は、後述するよ うに演算される。

【００１４】 次にこの実施例の動作について説明する。今、Ｊ・Ｋフリップ・フロップ２４ のＱ出力がＨレベル、／Ｑ出力がＬレベル、ＲＳフリップ・フロップ２２のＦ・ Ｆ出力がＬレベル、／Ｆ・Ｆ出力がＨレベル、比較器１５の出力がＬレベルであ るとする。これによって、アナログスイッチ５、６、７、８が閉成され、アナロ グスイッチ１０、１１、１２、１３が開放され、アナログスイッチ４、９も開放 されている。

【００１５】 この状態において、／Ｐ１パルスが立下がると、ＲＳフリップ・フロップ２２ のＦ・Ｆ出力がＨレベルになり、アナログスイッチ４が閉成される。これによっ て、積分器１４にはＫ（Ｅｓ＋ΔＶ）の電圧が印加され、積分器１４の出力ａは 第２図に示すように上昇する。このとき、比較器１５の出力ＣはＨレベルである 。やがて／Ｐ１パルスが立下がってからＴ１時間経過すると、／Ｐ２パルスが立 下がり、ＲＳフリップ・フロップ２２のＦ・Ｆ出力がＬレベルに、／Ｆ・Ｆ出力 がＨレベルになる。これによって、アンド回路２６の出力がＨレベルになり、ア ナログスイッチ９が閉じられ、−ｅ_R が積分器１４に供給され、積分器１４の出 力ａは下降を開始する。アンド回路２６のＨレベルの出力はアンド回路２８にも 供給され、アンド回路２８を介してクロックパルスＣＬ１がカウンタ３０に供給 され、カウンタ３０がクロックパルスＣＬ１のカウントを開始する。

【００１６】 一方、ＲＳフリップ・フロップ２２のＦ・Ｆ出力がＬレベルになったことによ り、Ｊ・Ｋフリップ・フロップ２４のＱ出力がＬレベルに／Ｑ出力がＨレベルに なる。これにより、アナログスイッチ５、６、７、８が開放され、アナログスイ ッチ１０、１１、１２、１３が閉成される。

【００１７】 積分器１４の出力が０になると、比較器１５の出力がＬレベルとなる。これに よって、アナログスイッチ９が開かれ、クロックパルスＣＬ１のカウンタ３０の カウントが中止される。同時に、ＣＰＵ３４はカウンタ３０のカウント値Ｃ１（ Ｋ（Ｅｓ＋ΔＶ）をディジタル化したもの）を取込み、カウンタ３０をリセット する。このカウント値Ｃ１は、前回のカウント値と演算される。この演算につい ては、後述する。

【００１８】 再び／Ｐ１パルスが立下がると、上述したのと同様にしてディジタル変換が行 われるが、アナログスイッチ５、６、７、８が開放されて、アナログスイッチ１ ０、１１、１２、１３が閉成されているので、積分器１４に供給されるのは、す なわちディジタル変換されるのはＫ（Ｅｓ−ΔＶ）である。このディジタル変換 された信号、すなわちカウンタ３０のカウント値Ｃ２は、ＣＰＵ３４に取込まれ る。このようにディジタル変換は（Ｅｓ＋ΔＶ）及び（Ｅｓ−ΔＶ）のように、 常に同一極性の信号に対して行われるので、基準電圧も−ｅ_R のように同一極性 のものを一種類だけ準備すればよい。

【００１９】 ＣＰＵ３４は前回のカウント値Ｃ１と今回のカウント値Ｃ２とを加算して２で 割る。これによって、オフセット分ΔＶが相殺される。すなわち、カウント値Ｃ １は、Ｋ（Ｅｓ＋ΔＶ）をディジタル化したもので、カウント値Ｃ２はＫ（Ｅｓ −ΔＶ）をディジタル化したものであると、Ｃ１とＣ２とを加算して２で割ると Ｋ（Ｅｓ）に相当するディジタル値となり、オフセット分ΔＶが相殺される。

【００２０】 次に再び上述したように動作し、Ｋ（Ｅｓ＋ΔＶ）がディジタル変換され、そ の値がＣ３とすると、Ｃ２とＣ３とが加算され、２で除算される。すなわち、常 に前回のディジタル信号と今回のディジタル信号とによって演算がなされる。

【００２１】 演算は上述したものに限らず、ΔＶを無視できる大きさに減衰させられるもの であれば、他の演算を用いることもできる。例えばＣ１とＣ２とを乗算して、そ の平方根を求めたり、Ｃ１とＣ２の重みを適当な比率、例えば３：４とし、数３ のような演算をしてもよい。

【数３】 （３Ｃ１＋４Ｃ２）／７ この演算では、オフセット分は１／７に減衰され、ΔＶは無視できないが（１／ ７）ΔＶなら無視できるような場合に有効である。また、Ｃ１、Ｃ２だけでなく 、Ｋ（Ｅｓ＋ΔＶ）をディジタル変換したＣ３、Ｋ（Ｅｓ＋ΔＶ）をディジタル 変換したＣ４を求め、これらＣ１乃至Ｃ４の平均値を求めてもよい。

【００２２】 また、この実施例では、Ｋ（Ｅｓ＋ΔＶ）と、Ｋ（Ｅｓ−ΔＶ）とを交互に積 分器１４に供給したが、Ｋ（Ｅｓ＋ΔＶ）を複数回連続して積分器１４に供給し 、その後にＫ（Ｅｓ−ΔＶ）を複数回連続して積分器１４に供給し、これによっ てそれぞれ得られたディジタル信号を平均してもよい。

【００２３】 第２の実施例を図３及び図４に示す。この実施例は図４に示すようにＡ／Ｄ変 換器３６に逐次比較方式のものを用いたもので、このＡ／Ｄ変換器３６には第１ の実施例の反転増幅器１８の出力がそのまま供給される。すなわち、アナログス イッチ４、９を除去してある。そして、アナログスイッチ５〜８は図３（ｂ）に 示すＣＰＵ３２からのアナログスイッチ信号によって、アナログスイッチ１０〜 １３はアナログスイッチ信号をインバータ３８によって反転したもので制御され る。図３（ａ）はＡ／Ｄ変換器３６がアナログ信号を取込んでいる期間をΔｔで 表わしたものである。図３（ａ）、（ｂ）から判るようにアナログスイッチ信号 の変化、すなわちＡ／Ｄ変換器３６に供給されるアナログ信号がＫ（Ｅｓ＋ΔＶ ）からＫ（Ｅｓ−ΔＶ）に変化する、あるいはその逆に変化するのは、アナログ 信号を取込んで、次に取込むまでの間である。これによって、逐次比較方式のＡ ／Ｄ変換器３６はＫ（Ｅｓ＋ΔＶ）、Ｋ（Ｅｓ−ΔＶ）をディジタル変換する。 従って、Ａ／Ｄ変換器３６も同じ極性のアナログ信号を変換する同一極性型のも のである。これらディジタル信号は第１の実施例と同様にＣＰＵによって処理さ れる。これによって、逐次比較方式のＡ／Ｄ変換器３６を用いた場合にも、その 前段の増幅器におけるオフセット電圧の影響を除去できる。

【００２４】 第３の実施例を図５に示す。この実施例は、前置増幅器１６、１７の出力側に 増幅器４０、４２を互いに逆極性になるように接続し、増幅器４０とＡ／Ｄ変換 器３６との間にアナログスイッチ４４を、増幅器４２とＡ／Ｄ変換器３６との間 にアナログスイッチ４６をそれぞれ設け、アナログスイッチ５、６が閉成された ときアナログスイッチ４４を閉成して、Ａ／Ｄ変換器３６にＫ（Ｅｓ＋ΔＶ）を 供給し、アナログスイッチ１０、１１が閉成されたとき、アナログスイッチ４６ を閉成し、Ａ／Ｄ変換器３６にＫ（Ｅｓ−ΔＶ）を供給するものである。Ａ／Ｄ 変換器３６は、第２の実施例と同様に同一極性型のものである。アナログスイッ チの切換タイミングは第２の実施例と同様で、第２の実施例と同様にオフセット 電圧ΔＶを相殺できる。なお、Ａ／Ｄ変換器３６は第２の実施例と同様に逐次比 較方式のものとしたが、第１の実施例と同様に二重積分方式のものとすることも できる。

【００２５】 上記の各実施例では、Ａ／Ｄ変換器には二重積分方式のものと、逐次比較方式 のものとを用いたが、他の方式のもの、例えば電荷平行方式、追従比較方式のも の等を用いることができる。また、第１の実施例はワイヤードロジック回路と、 ＣＰＵ３４の双方でアナログスイッチ等の制御を行ったが、ロジック回路のみで あるいはＣＰＵ３４のみでアナログスイッチ等の制御を行ってもよい。さらに第 １の実施例では、Ｋ（Ｅｓ＋ΔＶ）からＫ（Ｅｓ−ΔＶ）への切換、あるいはそ の逆の切換は、Ｆ・Ｆ出力の立下がったときに行ったが、Ｆ・Ｆ出力の立下がっ たときから／Ｐ１パルスが立下がるまでの間であれば、いつ切換えてもよい。ま た、第２の実施例でアナログ信号を取込むとは、入力されたアナログ信号をその ままＡ／Ｄ変換する場合には変換することを意味し、サンプルホールドしてから Ａ／Ｄ変換するものではサンプルホールドすることを意味する。

【００２６】

【考案の効果】 以上のように、この考案によれば、ディジタル変換手段が変換動作を行ってい る間に、アナログ入力信号を反転または非反転に切換えるのではなく、第１及び 第２の反転・非反転切換手段が共に反転状態で変換を行い、共に非反転状態で変 換を行っている。従って、切換に伴う過渡応答遅れが、変換されたディジタル信 号に影響を与えず、正確な変換が行える。しかも、第１及び第２の反転・非反転 切換手段は、共に反転状態または共に非反転状態に切換えられるので、ディジタ ル変換手段には、常に同一極性の信号が入力される。従って、ディジタル変換手 段には、構成が簡単で、安価な単極性のものを使用できる。

【図面の簡単な説明】

【図１】本考案によるアナログ・ディジタル変換装置の
第１の実施例のブロック図である。

【図２】同第１の実施例の各部の波形図である。

【図３】同第２の実施例の各部の波形図である。

【図４】同第２の実施例の一部のブロック図である。

【図５】同第３の実施例の一部のブロック図である。

【図６】従来のアナログ・ディジタル変換装置のブロッ
ク図である。

【図７】図６の装置の入力信号の変化状態を示す図であ
る。

【符号の説明】

５、６、１０、１１ アナログスイッチ（第１反転・非
反転切換手段） ７、８、１２、１３ アナログスイッチ（第２反転・非
反転切換手段） １６、１７ 増幅器（第１増幅手段） １８ 増幅器（第２増幅手段） １４、３６ アナログ・ディジタル変換装置（ディジタ
ル変換手段） ２２ ＲＳ フリップ・フロップ（制御手段） ２４ Ｊ・Ｋフリップ・フロップ（制御手段） ２６ アンド回路（制御手段） ３４ ＣＰＵ（演算手段）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 入力信号を反転状態または非反転状態と
   して第１増幅手段に入力する第１反転・非反転切換手段
   と、第１増幅手段の出力信号を反転または非反転状態と
   して第２増幅手段に入力する第２反転・非反転切換手段
   とを含み、第１及び第２増幅手段がその入力にオフセッ
   トを有する増幅器と、 この増幅器の出力信号をディジタル変換する単極性のデ
   ィジタル変換手段と、 第１反転・非反転切換手段が反転状態のとき第２反転・
   非反転切換手段を反転状態に制御し、第１反転・非反転
   切換手段が非反転状態のとき第２反転・非反転切換手段
   を反転状態に制御する制御手段と、 第１及び第２反転・非反転切換手段が反転状態のときの
   ディジタル変換手段の出力信号と、第１及び第２反転・
   非反転切換手段が非反転状態のときのディジタル変換手
   段の出力信号とに基づいて上記入力信号に対応するディ
   ジタル信号を演算する演算手段とを、 具備するアナログ・ディジタル変換装置。