JPS61218912A - 物理量検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、物理量の変化に応じた抵抗値変化を示す検知
素子を含むブリッジ回路を備えた物理量検出回路に関す
る。

（従来技術とその問題点） 従来、この種の物理量検出回路として、ストレイン・ゲ
ージを用いた圧力変換器がよく知られている。該圧力変
換器では、ゲージ抵抗を用いてホイートストーンブリッ
ジ回路（以後単にブリッジ回路と略称する）を構成し、
印加圧力に応答して生じる該ゲージ抵抗の抵抗値変化を
、該ブリッジ回路を定電圧あるいは定電流源で励起する
ことによって該ブリッジ回路の不平衡電圧として検出し
。

゛該不平衡電圧をさらに増幅して圧力に比例した出力信
号を取り出していた。ｇｓ図はその回路構成例である。

図において、１０Ｇはゲージ抵抗１〜４から成るブリッ
ジ回路、５，６は該ブリッジ回路に定電圧あるいは定電
流を印加するための励起端子、７，８は該ブリッジ回路
の検出端子をそれぞれ示す。ゲージ抵抗１〜４としては
例えば半導体ダイアフラム上に選択拡散等により形成さ
れた拡散抵抗が用いられ、ゲージ抵抗１．３とゲージ抵
抗２，４はそれぞれｌ加圧力に対し互いに逆方向の抵抗
値変化を示すよう、その長手及び横手方向の結晶軸が選
択されて配列されている。この結果、印加圧力に対して
例えばゲージ抵抗１，３の抵抗値が増大すると、ゲージ
抵抗２，４の抵抗値は逆に減少し、この結果、ブリッジ
回路用の検出端子７，８間には印加圧力に比例した不平
衡電圧ノＥが得られる。次に該不平衡電圧ｊｌｉｌは電
圧増幅回路里によって増幅、シングルエンド化される。

該電圧増幅回路２００としては、例えば図に示したよう
な３個の演算増幅器９．１Ｇ、１１と抵抗１２，１３，
１４，１５，１６，１７゜１８から成る周知の差動増幅
回路が用いられ、不平衡電圧ノＥは増幅、インピーダン
ス変換されたシングルエンド出力ｖ０として該圧力変換
器の出力端子２０に取り出される。

しかしながら、上記検出回路に用いられる差動増幅回路
部」ｊこは、 （１）、多数の抵抗を必要とする上、各抵抗間の抵抗値
及び温度係数には厳密なマツチングが要求されるので、
回路の調整が煩雑となり、組立・検査に多大な時間と労
力を要する。

（２）、（１）と同一の理由により、モノリシックＩＣ
化による量産化が困難で；製造コストが高価になる。

等の問題があり、これらが、圧力変換器の小型化、モノ
リシックＩＣ化による低価格化を妨げる要因となりでい
た。

すなわち、圧力変換器を小型化、低価格化するためには
、ＩＣ化に適した少数の部品で構成でき、て、しかも高
入力抵抗、高同相除去比（ＣＭＲＲ）等のブリッジ回路
側からの性能要求を満足する差動増幅回路のブリッジ回
路との一体化が不可欠であるＯ 第５図の従来例に比べ少ない部品数で構成される差動増
幅回路として、従来、第６図に示すような演算増幅器３
０と４個の抵抗３１，３２，３３゜３４から成る回路が
よく知られている。図に３いて、３５及び３６は差動入
力端子、３７は出力端子であり、抵抗３２．３１の抵抗
比（Ｒ３２／Ｒ３１）と抵抗３４．３３の抵抗比（８３
４／Ｒ３３）を等しく選ぶことにより、出力端子３７に
は端子３６．３５間の差電圧が（８３２／Ｒ３１）倍さ
れた出力電圧が得られる。

しかしながら、上記構成の差動増幅回路をブリッジ回路
と一体化した場合、 （１）入力抵抗が高くとれない（ブリッジ回路から見た
負荷が大きい） （２）　　抵抗３２．３１の抵抗比と抵抗３４．３３の
抵抗比との間にアンバランスがあると、差動入力に対す
るゲインにアンバランスが生じるばかりでなく、回路の
同相除去比（ＣＭＲＲ）が著しく劣化する欠点があり、
第５図に示した回路と同程度の性能を得ることは非常に
困−でありた。

ｗＥＳ図及び第６図に示した回路構成はいずれもバイポ
ーラ技術による集積化を前提としている。

しかしながら、集積化変換器の目標は多機能化、インテ
リジェント化にあり、これらの目標を実現する集積回路
技術としては、バイポーラ技術よりもＭＯ８技術の方が
優れている。すなわち、将来の集積化変換器には、半導
体検知素子と同一基板上に、単に増幅機能のみでなく、
マルチプレックス機能、チップ内での演算処理機能、コ
ンビエータとのディジタルインターフェースを可能にす
る人／Ｄ変換及びディジタル信号処理機能等を搭載する
ことが要求される。これらの要求には、アナログ・スイ
ッチ、人／Ｄ−Ｄ／人変換、マイクロプロセッサ、ＲＯ
Ｍ、ＲＡＭ等を含むアナログ・ディジタル混載回路の分
野で実績があり、バイポーラ技術に比べ低消費電力と大
規模集積化が可能なＭＩ８集積回路技術の方が適してい
る。

以上を背景として、−例を第７図に示すようなＭＩ８集
積化に適した物理量検出回路（特願昭５８−１８１１０
１号）が考えられた。

図に右いて、１００は第５図と全く同一の構成要素から
成るブリッジ回路、世は演算増幅器４０と、それぞれＣ
Ｉ及びもなる容量値をもつコンデンサ４１及び４２と、
それぞれ周期的に開閉（ＯＦＦ−ＯＮ）を繰り返すスイ
ッチ４３，４４，４５゜４６及び４７とで構成される差
動増幅回路である。

この回路は、以下の動作手続を周期的に繰り返す０ （１）　　スイッチ４３と４４を閉じることによりコン
デンサ４１をブリッジ回路υ匹の検出端子７゜８間に得
られる不平衡電圧１１！！に充電する。同時にスイッチ
４７を閉じ、コンデンサ４２の電荷をリセットする。

（２）スイッチ４３及び４４を開き、コンデンサ４１に
ブリッジ回路の不平衡電圧１１に比例した電荷を蓄積保
持する。同時にスイッチ４７を開く。

（３）スイッチ４５及び４６を閉じることによりコンデ
ンサ４１に蓄積されていた電荷をコンデンサ４２に転送
する。演算増幅器４０の入力換算オフセット電圧を無視
すると、このとき出力端子４８に得られる出力電圧Ｖ。

ｕｔは次式で与えられる。

Ｖｏｕｔ　”　（Ｃｔ　／　Ｃｔ　）　・Ｉ　Ｂ　　　
　　（１）（４）スイッチ４５及び４６を開き、出力電
圧を保持する。

すなわち、この回路では、ブリッジ回路月１の出力電圧
１１４に比例した電荷量をコンデンサ４１に蓄積し、こ
の蓄積電荷を予めリセットされたコンデンサ４２に転送
することによりコンデンサ４１と４２の容量比（Ｃ１／
　Ｃｔ　）で決まる増幅度を得ている。この場合、コン
デンサ４１のリークを無視すれば、差動増幅回路３００
　の入力抵抗は事実上無限大となり、ブリッジ回路の負
荷を極めて小さくすることができる。また、ブリッジ回
路の不平衡電圧に比例した電荷をコンデンサ４１に蓄積
する過程でのＣＭＲＲは原理上無限大であるので非常に
高ＣＭＲＲの差動増幅が可能である。さらに第５図及び
第６図に示した検出回路の演算増幅器が抵抗を駆動する
ための定常的な電流の駆動能力を必要としたのに対し、
第７図に示した検出回路の演算増幅器はコンデンサを充
放電するための過渡的な電流駆動能力しか必要としない
ので、大幅な低消費電力化が図れる。また、この検出回
路に使用されるスイッチは例えばＭＩ８ＦＦｉＴスイッ
チ、コンデンサは例えばＭＩ８ゲート電極−反転層間容
量あるいは二層電極間容量を用いることにより、ＭＩｆ
９集積回路技術で容易に実現可能であり、これとＭＩ８
演算増幅器、半導体検知素子をオンチップ一体化するこ
とによりＭＩ８集積化された物理量検出回路が構成可能
である。

以上のように、第７図に示した検出回路は高入力抵抗、
高ＣＭＲＲでＭ工Ｓ集積化による小型・低消費電力・低
価格化に極めて好都合である。しかしながら上記回路に
は、何らかの手続で演算増幅器の入力換算オフセット電
圧の影響を補償しなければならないという問題があった
。すなわち、第７図に示した検出回路において、演算増
幅器４０の入力換算オフセット電圧をＶ。、とすると、
このＶＯ８も増幅され前述の出力電圧Ｖ。ｕｔは次式の
ように変更される。

Ｖｏｕｔ　”　（Ｃｔ　／ｃｔ　）　・ｌ　Ｅ＋（１±
Ｃｔ／Ｃｔ　）’Ｖｏｗ　（２１したがって、ブリッジ
回路世の不平衡電圧ｉＢにのみ比例した出力電圧（上式
右辺の第１項）を得るには、何らかの調整手続を用いて
出力電圧から上式右辺の第２項に相当する電圧を差しひ
かなければならない。これは、例えば、演算増幅器４０
の非反転側入力端子に入力換算オフセット電圧Ｖ。Ｓと
等しい電圧を供給することにより達成されるが、これに
よるＩＣとしてのピン数の増大ならびに外付部品数の増
大及び組立・調整工数の増大は低価格化の大きな支障と
なる。

オフセット調整が必要な点は、第５図及び第６図に示し
た従来例の場合も同様であり、これまで、調整なしに出
力オフセット電圧を補償することのできる物理量検出回
路はなかった。

（発明の目的） 本発明は上記圧力変換器をはじめとする物理量検出回路
の従来の問題点を解消するためになされたもので、その
目的は、演算増幅器のオフセット電圧を自動的に補償す
る手続を備え、ＭＩ８集積化に適した小型・低消費電力
で低価格の物理量検出回路を提供することにある。

（発明の構成） 本発明によればすくなくとも一辺に検知対象の変化に応
じて抵抗値変化を示す検知素子を含むブリッジ回路と、
非反転入力端子が基準電圧に接続された演算増幅器と、
一端が該増幅器の反転入力端子に接続されるととも他端
が周期的なスイッチの開閉手続により前記ブリッジ回路
の不平衡電圧検出端子に交互に接続される第１のコンデ
ンサと、前記演算増幅器の反転入力端子と出力端子の間
に接続されスイッチにより周期的に放電される第２のコ
ンデンサとを備えたことを特徴とする物理量検出回路が
得られる。

また、本発明によれば、すくなくとも一辺に検知対象の
変化に応じて抵抗値変化を示す検知素子を含むブリッジ
回路、非反転入力端子が基準電圧に接続された演算増幅
器、一端が該増幅器の反転入力端子に接続されるととも
に他端が周期的なスイッチの開閉手続により前記ブリッ
ジ回路の不平衡電圧検出端子に交互に接続される第１の
コンデンサ、及び前記演算増幅器の反転入力端子と出力
端子の間に接続されたスイッチにより周期的に放電され
る第２のコンデンサから成る第１の回路と、非反転入力
端子が基準電圧に接続された演算増幅器及び該増幅器の
反転入力端子と出力端子の間に接続されたスイッチによ
り周期的に放電されるコンデンサから成る第２の回路を
備え、前記第１の回路とすくなくとも１つ以上の第２の
回路が、該第２の回路を構成する演算増幅器の反転入力
端子に接続されるコンデンサを介して縦続接続されたこ
とを特徴とする物理量検出回路が得られる。

（実施例） 以下、実施例により本発明の詳細な説明する。

第１図は、本発明を圧力変換器に適用した場合について
の第１の発明の一実施例を示す構成図である。図におい
て、止は第５図及び第７図と全く同一の構成要素から成
るブリッジ回路、４００は演算増幅器５０、それぞれｃ
、　Ｉ　ｃｔなる容量値をもつコンデンサ５１．５２及
びそれぞれ周期的に開閉（０Ｎ−ＯＦＦ　）を繰り返す
スイッチｓ３．５４゜５５から成る増幅回路である。

本実施例では、ブリッジ回路上部の検出端子８及び７が
それぞれスイッチ５３及び５４を介してコンデンサ５１
の一端５６に導びかれており、該コンデンサ５１の他の
一端は演算増幅器５０の反転入力端子５７に接続されて
いる。該演算増幅器５０は非反転入力端子５８が基準電
圧としてのアース端子に接続されており、反転入力端子
５７と出力端子５９の間にコンデンサ５２と該コンデン
サ５２を周期的にリセットするためのスイッチ５５が並
列接続されている。

第２図は、第１図に示した構成図におけるスイッチ５３
，５４．５５の開閉手続の一例を示すタイミング図であ
る。図において、６３．６４．６５はそれぞれ第１図に
あけるスイッチ５３，５４．５５の開閉状態を示して右
り、実線区間がスイッチの閉じる（ＯＮ）期間、破線区
間がスイッチの開（（ＯＦＦ　）期間をそれぞれ表わし
ている。

以下、第１図と第２図を参照しつつ、本実施例の動作を
説明する。

まず、第２図の期間（４）で、スイッチ５３が閉じると
、コンデンサ５１はブリッジ回路１００の一方の検出端
子８と演算増幅器５０の反転入力端子５７の間に接続さ
れる。同時にスイッチ５５も閉じるので、コンデンサ５
２の蓄積電荷はリセットされ、演算増幅器５０はユニテ
ィ・フィードバック接続となる。該増幅器５０の非反転
入力端子５８はアース端子（０杓レト）に接続されてい
るから、このとき、仮想ショートにより反転入力端子５
７は０ボルトとなり、コンデンサ５１と５２の接続点６
０及び出力端子５９には、ともに該増幅器５０の入力換
算オフセット電圧Ｖ。、に相当する電圧が現われる。し
たがって、ブリッジ回路１００の検出端子８に現われる
電圧をマ８とすると、期間（４）中でのコンデンサ５１
及び５２の蓄積電荷ｑｔｃＡ）及びｑ、（４）は、それ
ぞれＣＩ（ｖｏ、−マ、）及び０となる。

次に期間（Ｂ）で、スイッチ５３と５５が共に開くと、
コンデンサ５１及び５２には１期間国中の蓄積電荷ｑ＊
　（Ａ）＝Ｃｓ　（Ｖｏｓ　−Ｖｔ　）及びｑ！囚＝Ｏ
が残留し、演算増幅器５０の出力端子５９はＶ。、のま
ま保持される。

次に期間（Ｃ）となり、スイッチ５４が閉じると、コン
デンサ５１はブリッジ回路１０Ｇ−のもう一方の検出端
子７と演算増幅器５０の反転入力端子５７間に接続され
る。このとき、演算増幅器５０は過渡的には非反転入力
端子５８と反転入力端子５７間の電圧の差を増幅し、そ
の出力電圧でコンデンサ５２を充電することによってコ
ンデンサ５１からコンデンサ５２へ蓄積電荷の転送を行
ないつつ該電圧の差を減少するように働き、反転入力端
子５７が非反転入力端子５８と等電位（ボボルト）にな
ったところで蓄積電荷の転送を終了し、平衡状態に達す
る。このとき、コンデンサ５１と５２の接続点６０には
、演算増幅器５０の入力換算オフセット電圧ＶＯＩが現
われるから、ブリッジ回路す且の検出端子７に現われる
電圧をＶｌ、演算増幅器５０の出力端子５９に得られる
出力電圧Ｖｏｕｔとすると、期間（Ｑ中のコンデンサ５
１及。

び５２の蓄積電荷ｑｔ（Ｃ）及びｑｔ（Ｃ）はそれぞれ
Ｃ８・（ｖｏ、−マ１）及びも・（ｖｏｓ　”−Ｖｏｕ
ｔ　）となる。この結果、期間（４）及び（Ｃ）中のコ
ンデンサ５１と５２の蓄積電荷の総和Σｑ囚及びΣｑ（
Ｃ）はそれぞれΣｑ囚”　ｑｔ　ＣＡ）＋ｑｔＣＡ）＝
　ＣＩ　（Ｖｏｓ−ｖｔ　）Σｑ（Ａ）＝　ｑｓ（Ｃ）
＋ｑ＊（Ｃ）−Ｃｔ　（Ｖ□ｓ　−ｖｔ　）＋偽（ｖｏ
８−　Ｙｏｕ　ｔ　）となる。したがって電荷保存則Σ
ｑ（Ａ）全Σｑ（Ｃ）に従い１期間（Ｃ）中に出力端子
５９に得られる出力電圧Ｖｏｕｔは次式で与えられる。

ＣＩ ＝〜・ノＢ　＋　Ｔｏ　ｓ　　　　　　　　　　　（３
）へ 次の期間（Ｄ）で、スイッチ５４が開くと、コンデンサ
５１及び５２には期間（Ｃ）中の蓄積電荷ｑ＝（Ｃ）＝
ＣＩ（ｖｏ８−マ１）及びｑｔ（Ｃ）＝　ｃ！　（Ｖｏ
ｓ−ｖ。ｕｔ）カソノまま残留するので、出力端子５９
の出力電圧Ｖ。ｕｔはそのまま保持される。

以上が本実施例での動作の一周期であり、以後同様な動
作手続が周期的に繰り返される。

本実施例では、ブリッジ回路上の不平衡電圧検出端子８
及び７に得られる電圧ガ及びＶ、をそれぞれ互いに逆極
性となるような異なるタイミング（すなわち、演算増幅
器５０がリセットされている期間（Ａ）と増幅を達成し
ている期間（Ｃ）Ｘ”交互にコンデンサ５１に接続する
ことによりブリッジ不平衡電圧ｊ１３の増幅を達成して
いる。しかもこのとき、コンデンサ５１への充電が演算
増幅器５０の入力換算オフセット電圧Ｖ。Ｓを相殺する
形で行なわれるので、コンデンサ５２には正確に信号成
分に対応した電荷量のみが転送され、従来例のように入
力換算オフセット電圧が信号成分に混入して増幅される
ことはない。すなわち、（３）式から明らかなように本
実施例の検出回路で出力端子５９に現われる出力オフセ
ット電圧は演算増幅器５゜の増幅されない入力換算オフ
セット電圧Ｖ０ｓのみとなっており、ブリッジ回路座の
不平衡電圧ノＥが増幅回路１瓜の容量比（ａｔ／ｃｔ）
で決まる増幅度で増幅されることを考慮すると、該入力
換算オフセット電圧は調整なしで十分許容し得る性質の
ものである。

したがりて、本実施例によれば、８７図に示した検出回
路が有していた高入力抵抗、高ＣＭＲＢの差動増幅機能
、ＭＯ８集積化による小型化、低消費電力化、多機能化
、インテリジェント化の可能性等の種々の特長を備えた
上、出力オフセット（零点）調整が不要で１組立・調整
・検査工数の極めて低減された低価格の圧力変換器が提
供される。

第３図は、上記第１の発明の一実施例に＃けるオフセッ
ト電圧の自動補償をさらに効果的に達成する手続を備え
た第２の発明の一実施例を示す構成図である。同図にお
いて、亜及び世は第１図と全く同一の構成要素から成る
ブリッジ回路及び増幅回路、５００−は演算増幅器７０
、それぞれｃ、　ｙＣ４なる容量値をもつコンデンサ７
３．７４及び周期的に開閉（ＯＮ−ＯＦＦ）を繰り返す
スイッチ７６から成る増幅回路である。

本実施例では、第１図に示した前記第１の発明の一実施
例における増幅回路４００の出力端子５９が、一端が演
算増幅器７０の反転入力端子７７に接続されたコンデン
サ７３に導びかれている。該演算増幅器７０は、前記演
算増幅器５０と同様、非反転入力端子７８が基準電圧と
してのアース端子に接続されており、反転入力端子７７
と出力端子７９の間にコンデンサ７４と該コンデンサ７
４を周期的に放電するためのスイッチ７６が並列接続さ
れている。

第４図は、第３図に示した構成図におけるスイッチ５３
，５４，５５及び７６の開閉手続の一例を示すタイミン
グ図である。図において、６３゜６４．６５及び８６は
それぞれ第３図におけるスイッチ５３，５４，５５及び
７６の開閉状態を示しており、実線区間がスイッチの閉
じる（　ＯＮ　）期間、破線区間がスイッチの開（（Ｏ
ＦＦ）期間をそれぞれ表わしている。図から明らかなよ
うに、本実施例におけるスイッチ５３，５４．５５の開
閉手続６３．６４．６５は、第２図に示した前記第１の
発明の一実施例における開閉手続と全く同一に選ばれて
おり、スイッチ７６の開閉手続８６は、スイッチ５４の
開閉手続６４と連動するよう選ばれている。

以下、第３図と第４図を参照しつつ、本実施例の動作を
説明するが、説明の便宜上、増幅回路厖刈を第１の増幅
回路、増幅回路５００を第２の増幅回路と呼ぶこととし
、端子５９及び端子７９に得られる第１及び第２の増幅
回路の出力電圧をそれぞれＶ。ｕｔｌ　、　ｖＯｕｔｌ
とする。また、演算増幅器５０及び演算増幅器７０の入
力換算オフセット電圧をそれぞれＶ。、ｌ及びｖ０３．
とする。

まず、第４図の期間（Ｃ）では、第２図の期間（Ｃ）と
同じく、第１の増幅回路４００の出力端子５９に（３）
式で与えられる出力電圧ｖｏｕ　ｔｔ＝＝　（ｃ、　／
ｃｔ　）・ｊＢ＋Ｖｏｓｔが現われる。一方この期間（
Ｃ１で、スイッチ７６は閉じるので、コンデンサ７４の
蓄積電荷はリセットされ、演算増幅器７０はユニティ・
フィードバック接続となる。該増幅器７０の非反転入力
端子７８はアース端子（０ボルト）に接続されているか
ら、このとき、仮想シ目−トにより反転入力端子７７は
０ボルトとなり、コンデンサ７３と７４の接続点８０及
び出力端子７９には、ともに該増幅器７０の入力換算オ
フセラ）を圧Ｖ。、が現われる。したがって、期間（Ｃ
）中でのコンデンサ７３及び７４の蓄積電荷ｑｓ（Ｃ）
及びＱ４（Ｃ）は、それぞれ、ｃｓ　（ＶＯ３２”−ｖ
Ｏｕｔｌ　）及び０となる。

次の期間（Ｄ）で、スイッチ７６が開くと、コンデンサ
７３及び７４には期間（Ｃ）中の蓄積電荷ｑｓ　（Ｃ）
”　Ｃｍ　（ｖｏｓ２−　ＶＯｕｔｌ　）及びｑｓ（Ｃ
）＝Ｏが残留し、演算増幅器７０の出力端子７９はＶ。

５．のまま保持される。

次の期間（４）では、第２図の期間（４）と同じく、第
１の増幅回路まηＪ−の出力端子５９に演算増幅器５０
の入力換算オフセット電圧Ｖ。ｓｌが現われる。

このとき、演算増幅器７０は、過渡的には非反転入力端
子７８と反転入力端子７７間の電圧の差を増幅し、その
出力電圧でコンデンサ７４を充電することによってコン
デンサ７３からコンデンサ７４へ蓄積電荷の転送を行な
いつつ該電圧の差を減少するように働き、反転入力端子
７７が非反転入力端子７８と等電位（Ｏボルト）になり
たところで蓄積電荷の転送を終了し、平衡状態に達する
。このとき、コンデンサ７３と７４の接続点８０は、演
算増幅器７０の入力換算オフセット電圧Ｖ。Ｓ□になる
から、演算増幅器７０の出力端子７９に得られる出力電
圧をＶ。ｕｔｌとすると、期間国中のコンデンサ７３及
び７４の蓄積電荷ｑｓ囚及びｑ４（Ａ）はそれぞれｃｓ
　（、ｖｏｓ２−　ＶＯ８１）及びｃ４（ｖｏｓ２−　
ｖＱｕｉｚ）となる。この結果、期間（Ｃ）及び頭巾の
コンデンサ７３と７４の蓄積電荷の聡和Σｑ（Ｃ）及び
Σｑ（５）はそれぞれ Σｑ（Ｃ）”　ｑ３（Ｃ）十ｑ４（Ｃ）＝　Ｃｓ　（Ｎ
’ｏｓ２−　Ｖｏ　ｕ　ｔ、）Σｑ囚”ｑｓＣ＾）＋　
ｑ４　Ｃ＾）＝Ｃｓ（ｖｏ、−ｖＱ、１）＋Ｃ４（ＶＯ
Ｉ！　−ｖｏｕｔｌ　）となる。したがって、電荷保存
則Σｑ（ｃ）＝Σｑ（Ａ）に従い、期間国中に出力端子
７９に得られる出力電圧ｖｏｕｔｔは次式で与えられる
。

次の期間０３）中、コンデンサ７３及び７４には期間（
４）中の蓄積電荷が残留し、出力電圧Ｖ。時はそのまま
保持される。

以上が本実施例での動作の一周期であり、以後は同様な
動作手続が周期的に繰り返される。

本実施例では、（４）式から明らかなように、出力端子
７９に現われる出力オフセット電圧が最終の演算増幅器
７０の増幅されない入力換算オフセット電圧ｖｏｓ２の
みとなっており、しかもブリッジ回路旦旦の不平衡電圧
４１は第１の増＠回路も辺の容量比（Ｃ＊　／Ｃｔ　）
と第２の増幅回路５００の容量比（ＣＭ　／ｃ、　）と
の積で決まる大きな増幅度で増幅されるので、オフセッ
ト電圧の自動補償効果は前記第１の発明の一実施例より
もさらに大きいものとなりている。

したがって１本実施例によれば、前記第１の発明の一実
施例と同様、第７図に示した検出回路が有していた高入
力抵抗、高ＣＭＲＲの差動増幅機能、ＭＩ８集積化によ
る小型化・低消費電力化・多機能化・インテリジェント
化の可能性等の種々の特長を備えた上、出力オフセット
電圧の自動補償がさらに効果的に連成され、組立・調整
・検査工数が著しく削減された低価格の圧力変換器が提
供される。

なお、上記実施例では、説明の便宜上、第２の増幅回路
５００を１個としたが、実際にはこれを２個以上に増設
して順次縦続接続することができる。その場合、信号成
分に対する増幅度が縦続接続数の増加とともに順次増大
してゆくのに対し、出力オフセット電圧はあくまでも最
後の１個の演算増幅器の入力換算°オフセット電圧に抑
えられるので、オフセット補償の効果はさらに顕著にな
る。

また、上記実施例の説明に用いたスイッチ５３゜５４．
５５，７６の開閉手続は単なる一例でありてこれに限る
ものではない。すなわち、上記実施例で述べた動作が正
常に達成される必要条件の時間関係が満足されれば、他
の細部の時間関係はどのように選んでもよい。

以上、検知素子として感圧ゲージ抵抗を用いた圧力変換
器の場合を例にこの発明を説明したが、この発明は圧力
変換器のみならず、温度センサをはじめ検知対象の変化
に応じて抵抗値変化を示す検知素子を用いてブリッジ回
路を構成する各種センサの検出回路に広く適用できる。

（発明の効果） このようにこの発明によれば、組立・調整工数が極めて
低減され、従来に比べはるかに低消費電力化された上、
モノリシックＩＣ化による量産化に適した小型、低価格
の物理量検出回路が実現される。また、この発明はＭＩ
８集積回路技術との共合性に優れており、同技術による
人／Ｄ、Ｄ／Ａ変換器、マイクロプロセッサ等の一体化
が可能である。したがって、この発明によれば、機能拡
張性に富んだ物理量検出回路が実現される・

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の第１の発明の一実
施例における回路構成及び動作手続を示す図、第３図及
び第４図はそれぞれ本発明の第２の発明の一実施例にお
ける回路構成及び動作手続を示す図、第５図は物理量検
出回路として従来よく知られている圧力変換器の回路構
成図、第６図−゛ は従来の差動増幅回路の構成図、第７図はＭＩ８集積化
が可能な物理量検出回路の従来例の図である。 １１１・・・ブリッジ回路、ス１免・・・差動電圧増幅
回路、１．２，３．４・・・検知素子としてのゲージ抵
抗、５．６・・・ブリッジ励起端子、７，８・・・ブリ
ッジ不平衡電圧検出端子、９，１０．１１・・・演算増
幅器、１２゜１３．１４，１５，１６，１７，１８・・
・抵抗、１９・・・ブリッジ励起用電圧・電流印加端子
、２０・・・検出回路出力端子、３０・・・演算増幅器
、３１，３２，３３，３４・・・抵抗、３００・・・差
動電圧増幅回路、４０・・・演算増幅器、４１．４２・
・・コンデンサ、４３，４４，４５，４６，４７・・・
スイッチ、４８・・・検出回路出力端子、４００−・・
増幅回路、５０・・・演算増幅器、５１．５２・・・コ
ンデンサ、５３，５４，５５・・・スイッチ、５９・・
・検出回路出力端子、ＳＯＯ・・・増幅回路、７０・・
・演算増幅器、７３．７４・・・コンデンサ、７６・・
・スイッチ、７９・・検出回路出力端子。 〆 オ　２　図 ６５　　←−−−−−＋　−−−−−−ｍ−−−−ＯＮ
　　　　　ＯＦＦ　　　　　　ＯＮ　　　　　ＯＦＦ第
４図 ８５　　　　　＋　　　　−−−−−−−−−−−ｍ−
−０ＦＦ　　　　　　ＯＮ　　　　　　ＯＦＦ　　　　
　　ＯＮオ６図

Claims (1)

1. 【特許請求の範囲】 １、すくなくとも一辺に検知対象の変化に応じて抵抗値
   変化を示す検知素子を含むブリッジ回路と、非反転入力
   端子が基準電圧に接続された演算増幅器と、一端が該増
   幅器の反転入力端子に接続されるとともに他端が周期的
   なスイッチの開閉手続により前記ブリッジ回路の不平衡
   電圧検出端子に交互に接続される第１のコンデンサと、
   前記演算増幅器の反転入力端子と出力端子の間に接続さ
   れたスイッチにより周期的に放電される第２のコンデン
   サとを備えたことを特徴とする物理量検出回路。 ２、すくなくとも一辺に検知対象の変化に応じて抵抗値
   変化を示す検知素子を含むブリッジ回路、非反転入力端
   子が基準電圧に接続された演算増幅器、一端が該増幅器
   の反転入力端子に接続されるとともに他端が周期的なス
   イッチの開閉手続により前記ブリッジ回路の不平衡電圧
   検出端子に交互に接続される第１のコンデンサ、及び前
   記演算増幅器の反転入力端子と出力端子の間に接続され
   たスイッチにより周期的に放電される第２のコンデンサ
   から成る第１の回路と、非反転入力端子が基準電圧に接
   続された演算増幅器及び該増幅器の反転入力端子と出力
   端子の間に接続されたスイッチにより周期的に放電され
   るコンデンサから成る第２の回路を備え、前記第１の回
   路とすくなくとも１つ以上の第２の回路が、該第２の回
   路を構成する演算増幅器の反転入力端子に接続されるコ
   ンデンサを介して縦続接続されたことを特徴とする物理
   量検出回路。