JPH01200822A - 並列型ｃ−ｍｏｓ・ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、特に、Ｃ−ＭＯＳ型の複数個の比較泰によ
ってアナログ信号のレベルを検出し、２進コードに変換
する並列型Ｃ−ＭＯＳ−Ａ／Ｄ変換器に関するものであ
る。

〔発明の概要〕

本発明は、アナログ信号として例えば、ビデオ信号を所
定のレベルでクランプしたのち、並列型Ｃ−ＭＯＳ　−
Ａ／Ｄ変換器によって符号化するような回路において、
Ｃ−ＭＯＳ　−Ａ／Ｄ変換器の比較回路で発生するスイ
ッチング電流をキャンセルするためにダミーの比較手段
と、電流増倍回路を設け、入力されたビデオ信号の特に
低域周波数成分が誤ったデジタル信号に変換されないよ
うにしたものである。

〔従来の技術〕

ＭＯＳ型のトランジスタによってＩＣ化された並列型の
Ａ／Ｄ変換器（以下、Ｃ−ＭＯＳ・Ａ／Ｄ変換器という
）としては、例えば、第４図に示すように複数の抵抗ｒ
、ｒ、ｒ・・・・・・を直列接続して基準電圧Ｖｒｅｔ
ｔ　（ＶＲＴ　−ＶＢＴ）を分圧し、この複数の分圧点
の電圧値（比較電圧）と、アナログ入力信号■ｉｎの電
圧をスイッチによって交互に取り込む複数のスイッチン
グ手段ｓｗｔ　−ｓｗｎとＣ−ＭＯＳで形成されている
増幅器Ａ１〜Ａｎからなる比較手段と、この比較手段の
増幅器Ａ１〜Ａｎの出力値を２進のデジタルコードに変
換するエンコーダＥＮＣを備えているものが知られてい
る。

スイッチング手段ＳＷは接点ａ、ｂを選択する第１のス
イッチ（Ｓｌ）と、反転型の増幅器Ａの入出力を結合す
る第２のスイッチ（Ｓｌ）により構成され、例えば、第
１のスイッチ（Ｓｌ）がｂ接点を選択しているときは、
第２のスイッチ（Ｓｌ）は開いており、第１のスイッチ
（Ｓｌ）がａ接点を選択したとき、第２のスイッチ（Ｓ
ｌ）が閉じるようにサンプリング周波数のクロックで制
御されるようになされている。

このようなスイッチング手段ＳＷと、増幅器Ａからなる
比較手段は、第５図に示すようにスイッチング手段ＳＷ
が実線の状態にあるときは、反転型の増幅器Ａの動作点
はインバータの入出力特性の活性領域（通常、電源電圧
の１７２にクランプされており、コンデンサＣはアナロ
グ入力信号Ｖｉｎの電圧と動作点の電圧の差電圧で充電
されている。

そして、第１．第２のスイッチ（Ｓｌ）　（Ｓｌ）が点
線で示すように切換わると、コンデンサＣの一端が分圧
された基準電圧、すなわち、比較電圧Ｖ目となり、この
比較電圧Ｖｒｉが先にコンデンサＣにホールドされてい
る入力アナログ信号Ｖｉｎのレベルより大きいか、又は
小さいかによって各増幅器Ａ　ｌ”　Ａ　ｎの出力が°
゛Ｏ”　（ローレベル）、又は“１”　（ハイレベル）
になる。

各増幅器ＡＩ−Ａｎの出力データは、それぞれエンコー
ダＥＮＣに入力されているから、アナログ入力信号Ｖｌ
ｎのレベルは各サンプリング毎に、例えば２進のバイナ
リコードに変換して出力されることになる。

ところで、このようなＣ−ＭＯＳ・Ａ／Ｄ変換器の場合
は、サンプリング用のクロックが早くなると、第１のス
イッチ（Ｓｌ）がｂ接点に接続された直後は、コンデン
サＣ９及びスイッチング手段ＳＷの浮遊容量ＣＳＩ　、
　ＣＳ２が比較電圧Ｖｒｉによって充放電されることに
なるから、スイッチ（Ｓｌ）の可動接片の電圧がただち
に比較電圧Ｖ、ｉに対応した電圧とならず、増幅器Ａ１
〜Ａｎの出力電圧が°゛Ｏ”又は“１”のレベルになら
ないという問題がある。

そこで、かかる問題点を解消する１つの方法として、例
えば、特開昭５７−１４１１２４号公報にみられるよう
に、比較電圧Ｖｒｉを得るための直列抵抗の分圧点に比
較的大きなコンデンサを接続し、コンデンサＣ１及びス
トレーキャパシタＣＢＩ　、　ＣＢ２の影響を低減する
ことが提案されている。

（発明が解決しようとする問題点〕 しかしながら、スイッチング手段ＳＷの浮遊容量Ｃ５Ｉ
　、　Ｃ５２によるスピード低下は上記の発明によって
改善することができても、浮遊容量が存在していると、
スイッチング手段の切換時に発生するスイッチング電流
の影響によって、デジタル変換値の非直線の歪が依然と
して解消されないという欠点が発生する。

以下、この点について、第４図及び第６図（ａ）、（ｂ
）を参照して説明する。

前述した第４図に示すようにアナログ入力信号Ｖｉｎと
して、例えば、ビデオ信号ＶＳが入力され、その入力レ
ベルをデジタル値に変換する場合を考える。

アナログ入力信号Ｖｉｎは抵抗ｒｌ、及び結合コンデン
サＣｃを介して供給されるが、ビデオ信号のペデスタル
レベル（又はシンクチップレベル）が常に一定のデジタ
ル値に変換されるようにクランプするために、クランプ
電圧Ｅ１が抵抗ｒ２．及びクランプスイッチ５Ｗ（ｃ）
を介して付加されている。

そして、第７図に示すように、クランプパルスＰＣによ
ってクランプスイッチ５Ｗ（ｃ）が閉じたとき、ペデス
タルレベルがクランプ電圧Ｅ１　となるようにしている
。

この回路において、結合コンデンサＣＣの値を大きくす
ると、クランプスイッチ５Ｗ（ｃ）の開閉によって大き
な充放電電流が流れると共に、結合コンデンサＣｃ　と
抵抗ｒ２の時定数が大きいと、所定の期間でクランプ電
圧Ｅ１を正確に付加することができない。

そこで、結合コンデンサＣＣ，及び抵抗ｒ２は小さい値
にすることが回路設計上で必要となるが、一方、比較手
段を構成するスイッチング手段に前記した第５図に示す
よう浮遊容量ＣＳＩ　、　Ｃ５２があると、スイッチ（
Ｓｌ）により接点ａ、ｂを交互に選択する度に、充放電
電流Ｉｓが流入、又は流出し、特に、低減の周波数特性
が劣化する。

すなわち、第６図（ａ）に示すようにスイッチ（Ｓ＋）
の出力側に浮遊容量ＣＳＩ　Ｉ　Ｃ５２及びコンデンサ
Ｃによる合成容量ａＳが付加されていると、スイッチ（
Ｓｌ）を反転するたびに、アナログ入力信号Ｖｉｎのレ
ベルより比較電圧Ｖｒｉの電圧が小さいときは矢印方向
にスイッチング電流ＩＳが流れ、逆にアナログ入力信号
Ｖｉｎより比較電圧Ｖｒｉが大きいときは第６図（ｂ）
に示すように、接点す側からａ側にスイッチング電流Ｉ
Ｓが流れることになる。

その結果、このスイッチング電流Ｉｓによって結合コン
デンサＣＣの電荷が変化し、例えばこの結合コンデンサ
ＣＣを介して供給されているビデオ信号の明るい部分を
示す信号は、第７図に示すようにスイッチング電流Ｉｓ
によってビデオ信号波形に点線で示すようなサグΔＶｓ
が発生し、Ｃ−ＭＯＳタイプのＡ／Ｄ変換器ではビデオ
信号の直流成分が正確にデジタル値に変換されないとい
う問題が発生する。

スイッチング電流ＩＳの値は、スイッチの切換周期をＴ
ｓ　とすると、 となる。

上記第（１）式は１個の比較手段によって発生するスイ
ッチング電流であるが、Ａ／Ｄ変換器では通常比較手段
として２’ｌ−１（１１のスイッチング手段が必要にな
るから、これらのスイッチング手段によって発生するス
イッチング電流の総和はかなり大きい値になり、アナロ
グ入力回路に悪い影響を及ぼすことになる。

〔問題点を解決するための手段〕

本発明は、かかる問題点を解消することを目的としてな
されたもので、Ｃ−ＭＯＳ　−Ａ／Ｄ変換器の複数個の
比較手段に流入、又は流出するスイッチング電流の平均
電流をアナログ入力信号ラインに注入することができる
補正電流発生手段を設け、この補正電流発生手段によっ
てスイッチング電流Ｉｓを相殺するようにする。

〔作用〕

ｌ又はｎ個のダミーの比較手段と、このｌ　−ｎ個のダ
ミーの比較手段によって出力されるスイッチング電流を
適当な比率で増倍する回路により、補正電流発生手段を
形成し、Ｃ−ＭＯＳ−Ａ／Ｄ変換器に流入、又は流出す
る平均的なスイッチング電流が発生するようにしている
から、この平均的なスイッチング電流で、Ｃ−ＭＯＳΦ
Ａ／Ｄ変換器で発生するスイッチング電流を相殺するこ
とによってアナログ入力信号の特に、低域信号成分の変
化（サグ）をキャンセルすることができる。

〔実施例〕

第１図は本発明の一実施例を示すビデオ信号をデジタル
信号に変換するＣ−ＭＯＳ−Ａ／Ｄ変換器の一部分を示
したもので、第４図と同様にＶｉｎはデジタル値に変換
するアナログビデオ信号、ＣＣは結合コンデンサ、Ｅｌ
はクランプ電圧、５Ｗ（ｃ）はクランプスイッチ、ｒ　
］　＋　ｒ　２は抵抗を示している。

一点鎖線で囲った部分１０は電流増倍回路を示し、２０
の部分はＣ−ＭＯＳ−Ａ／Ｄ変換器の１個分の比較手段
を示すスイッチング手段ＳＷ、。

増幅器Ａｉ　と同じ回路構成からなるダミーの比較手段
を示す。

そして、以下に示すように電流増倍回路１０とダミーの
比較手段２０はＣ−ＭＯＳ−Ａ／Ｄ変換器が動作してい
るときに発生する前述したスイッチングＩｓを相殺する
ような補正電流を出力する補正電流発生手段を形成して
いる。

電流増倍回路１０は電流２ａＩｏを流す第１の定電流源
Ｓｌ　と、電流Ｉｏ流す第２の定電流源３２、及び電流
（ｍ＋１）Ｉｏを供給する第３の電流源Ｓ３を備えてお
り、さらに、差動アンプＡＩＯを構成するＭＯＳ）ラン
ジスタＱ＋、Ｑ２．及びこのＭＯＳ）ランジスタＱｌ、
Ｑ２の能動負荷となるＭＯＳ）ランジスタＱ３．Ｑａが
前記第１の電流源Ｓ１に接続されており、この第１の差
動アンプＡＩＯの出力は第２の電流源Ｓ２に接続されて
いるＭＯ５）ランジスタＱ５と第３の電流源Ｓ３に接続
されているＭＯＳ）ランジスタＱ６のドレイン−ソース
間の電流をコントロールするようになされている。

そして、ＭＯＳトランジスタＱ５の出力は差動アンプＡ
ＩＧの入力側に負帰還され、ＭＯＳ）ランジスタＱ６の
出力電流は、アナログ入力信号の信号ラインＬｉｎに供
給されるように接続している。

又、この電流増倍回路１０において、差動アンプＡＩＯ
の一方の入力にはダミーの比較手段２０のｂ接点に発生
するスイッチング電流ＩＳが入力され、他方の入力には
Ｃ−ＭＯＳ　＠Ａ／Ｄ変換器に与えられている基準電圧
の平均電圧ＶＲＭ：て差動アンプＡＩＯのＭＯＳ）ラン
ジスタＱ１の入力端子の電圧は、常に平均電圧ＶＲＭと
なるように保持される。

Ｃ−ＭＯＳ・Ａ／Ｄ変換器は前述した第４図と同様に、
例えば、２ｎ−１＝ｍ個の比較手段が設けられているが
、図面上ではｉ番目の比較手段（スイッチング手段ＳＷ
ｉ　と増幅器Ａ１）及び最後（ｍ鳩目）の比較手段（ス
イッチング手段ＳＷ磨及び増幅器ＡＳ）が図示されてい
る。

各スイッチング手段ＳＷ１〜ＳＷ、はサンプリング周遼
数ｆＳ　と等しいクロックによって開閉駆動されており
、前述したようにこの開閉によってスイッチング電流Ｉ
ｓがアナログ入力信号線Ｌｉｎに流出し、又は流入する
。

ｍ個の比較手段から流入又は流出するスイッチング電流
Ｉｓの総和は前記第（１）式からＩｓ　　＝ｆｓｅＣｓ
（Σ　（Ｖｌｎ−Ｖｒ、））　　−・−・・−（２）１
：１ となるが、ｍ個の比較手段に対する比較電圧Ｖｒｉ信号
Ｖｉｎがこの平均電圧ＶＲＭを中心に正、又は負に変化
しているとすれば、スイッチング電流の平均値ＩＳａは ＩＳａ”ｆＳ・ｍ・Ｃ５（Ｖｌｎ　−ＶＲＨ）　　　−
−−（３）とすることができる。

そして、この平均スイッチング電流ＩＳＡが結合コンデ
ンサＣＣに流入、又は流出することによってビデオ信号
の１水平期間に発生するサグΔＶＳは第７図に示すよう
に ・・・・・・（４） （但し、ＴＣＦはクランプ期間を除いたライン期間） となる。

本発明は前記第（３）式の平均スイッチング電流ＩＳａ
をアナログ入力信号線Ｌｉｎに注入することによってサ
グΔＶｓの発生を防止するものである。

すなわち、ダミーの比較手段２０のスイッチングＳＷｄ
をクロック周波数ｆｓで開閉すると、そのｂ接点からは Ｉｓ′＝ｆｓＩＩＣ３（Ｖｌｎ−ＶＲＨ）・・・・・・
（５）となるスイッチング電流ＩＳ′が出力される。

このスイッチング電流Ｉｓ′は差動アンプＡＩＯのＭＯ
Ｓ）ランジスタＱｔのゲート電圧を変化させるように働
くが、その電圧変化はＭＯＳ）ランジスタＱ４を介して
ＭＯＳトランジスタＱ５の電流をＩＳ′だけ変化し、Ｍ
Ｏ５）ランジスタＱ】のゲート電圧がＶＲＭとなるよう
にすると同時に、トランジスタＱ５のゲートに印加され
る電圧と等しい逆の方向電圧がトランジスタＱ６のゲー
ト電極にも印加される。

その結果、トランジスタＱ５のドレイン中ソ−３間に流
れる電流はＩＯ＋ＩＳ’となり、トランジスタＱ６のド
レイン中ソ−３間に流れる電流は（１＋ｍ）（Ｉｏ　−
Ｉｓ′）となる。

第３の定電流Ｓ３からは常に（１＋ｍ）Ｉｏの電流が供
給されているから、この電流増倍回路１０の出力電流工
は、Ｉ＝　　Ｉｓ”（１＋ｍ）となる。すなわち、第（
５）式から Ｉ　＝　−ｆ　５−ｃｓ（Ｖｔｎ　−Ｖｔ＋ｘ）（１＋
　ｍ）　−・・・・（８）したがって、Ｃ−ＭＯＳ＠Ａ
／Ｄ変換器の動作時に結合コンデンサＣｃから前記第（
３）式の平均スイッチング電流Ｉｓａとダミーの比較手
段２０に流れる電流ＩＳ′が流出したときは、電流増倍
回路ｌＯから前記第（６）式の出力電流が流入すること
になるから、（Ｉｓａ＋Ｉｓ’）＝Ｉｓ’　（１＋ｍ）
＝−Ｉとなり、出力電流Ｉによってｍ＋１個の比較手段
に流れるスイッチング電流を相殺することができる。

その結果、結合コンデンサＣｃに流入、又は流出する電
流は零になり、サグΔＶｓの発生もなくすることができ
る。

第２図は前記した補正電流発生手段の他の実施例を示し
たものである。

この実施例の場合は、Ｋ個のダミーの比較手段、２０−
１．２０−２．・・・・・・２０−Ｋが設けられており
、電流増倍回路１０Ａにはに個の比較手段２０−１．２
０−２．・す・・・２０−にのスイッチング電流ＫＩＳ
′が入力するように構成されている。

又、電流増倍回路１０Ａを構成している第１゜第２．及
び第３の定電流源Ｓｌ、Ｓ２及びＳ３を構成するＭＯＳ
）ランジスタＱ？、ＱＢ、Ｑ９の電流値ｍ　＋　Ｋ は、それぞれ、２　ａ　Ｉ　ｏ　、　Ｋ　Ｉ　ｏ　＋　
−Ｉ　ｏに設定に されている。

なお、他のＭＯＳ）ランジスタＱ１〜Ｑ６の作用は第１
図の場合と同様である。

この実施例の場合も、Ｃ−ＭＯＳ−Ａ／Ｄ変換器を構成
する比較手段と等しいダミーの比較手段２０−１〜２０
−Ｋが使用されているから、各ダミーの比較手段がサン
プリング用のクロックｆＳで同時に動作しているとすれ
ば、電流増倍回路１０Ａに流入、又は流出する電流は、 Ｉ　ｓ”　＝　Ｋ　Ｉ　ｓ′＝　ｆ　ｓ拳Ｋ　＊　Ｃ５
（Ｖｔｎ　−ＶＲ’Ｍ）となる。

そして、その出力電流工′はＩ’　＝　（Ｋ＋ｍ）ＩＳ
”となり、Ｃ−ＭＯＳ　−Ａ／Ｄ変換器のｍ個の比較手
段によって発生するスイッチング電流の平均電流Ｉｓａ
をキャンセルすることができる。

定電流源を形成するＭＯＳ）ランジスタＱ７゜Ｑｅ、Ｑ
９の構造は、第３図に示すようにシリコン基板Ｐ上に、
ソース電極Ｓ、ドレイン電極りが形成され、この画電極
にまたがって酸化シリコン層Ｉ、及びゲーン電極Ｇが形
成されている。

したがって、酸化シリコン層重の下に形成されるチャン
ネルの幅Ｗと長さＬの（Ｗ／Ｌ）を源ｓｌ、ｓ２　ｓ３
．を形成することができる。この実ット数が大きいとき
でも、電流増倍率が低下し、集積回路とすることが容易
になる。

上記した実施例ではアナログ入力信号Ｖｉｎとしビデオ
信号が供給されている場合について説明したが、アナロ
グ入力信号はビデオ信号に限ることはなく、他の情報の
信号でも適用できるものである。

又、結合コンデンサＣｃによって発生するサグΔＶＳの
防止について説明したが、アナログ入力信号がＡ／Ｄ変
換器に入力されたときに生じるスイッチング電流Ｉｓの
影響は、一般に、アナログ入力回路の伝達特性に悪い影
響を与えることになるから、結合コンデンサＣｃが使用
されていない入力回路の場合でも、本発明のＣ−ＭＯＳ
−Ａ／Ｄ変換器は有効に動作することはいうまでもない
。

さらに、本発明の技術手段はＰ−ＭＯＳ、又はＮ−ＭＯ
ＳタイプのＡ／Ｄ変換器に利用してもよい。

〔発明の効果〕

以上説明したように、本発明の並列型Ｃ−ＭＯＳ＠Ａ／
Ｄ変換器は、チョッパー型の比較手段が使用されている
場合に発生するスイッチング電流を入力側でキャンセル
することができるから、デジタル値に変換される２進コ
ードの直線性が劣化しないという優れた効果を発揮する
と共に、アナログ入力信号が結合コンデンサを介して入
力されているときでも、結合コンデンサの容量を小さく
することができ、入力回路を含めて集積化することがで
きるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＣ−ＭＯＳ・Ａ／Ｄ変
換器の回路図、第２図は補正電流発生手段の他の実施例
を示す回路図、第３図はＭＯＳトランジスタの構造を示
す斜視図、第４図は一般的なＣ−ＭＯＳ　＠Ａ／Ｄ変換
器のブロック図、第５図は比較手段の動作を説明するだ
めの回路図、第６図（ａ）、（ｂ）はスイッチング電流
ＩＳの様子を示す説明図、第７図はビデオ信号のサグΔ
ＶＳの信号波形図である。 図中、ＳＷ１〜ＳＷ、はスイッチング手段、Ａｌ−Ａｌ
は増幅器、ＥＮＣはエンコーダ、ＶＲＴ−ＶＢＴは基準
電圧、１０．ＩＯＡは電流増倍回路、１０はダミーの比
較手段、Ｑｌ”Ｑ９はＭＯＳトランジスタを示す。

Claims (3)

【特許請求の範囲】
1. （１）複数個の抵抗素子を直列に接続した抵抗直列回路
   によって基準電圧を分圧し、その分圧点に発生する比較
   電圧と、入力されているアナログ信号の電圧とをスイッ
   チング手段によって取り込み、その差電圧を２値信号に
   変換する複数個の比較手段と、この複数個の比較手段の
   出力データを２進コードに変換する符号化回路を備えて
   いる並列型Ｃ−ＭＯＳ・Ａ／Ｄ変換器において、前記比
   較手段と同一のダミーの比較手段と、該ダミーの比較手
   段から得られるスイッチング電流と前記基準電圧の平均
   値とが入力されている差動アンプの出力電流を所定の倍
   数だけ増倍する電流増倍回路を設け、この出力電流をア
   ナログ入力信号線に供給し、前記比較手段によって発生
   するスイッチング電流を相殺するようにしたことを特徴
   とする並列型Ｃ−ＭＯＳ・Ａ／Ｄ変換器。
2. （２）アナログ入力信号が結合コンデンサを介して供給
   されていることを特徴とする特許請求の範囲第（１）項
   に記載の並列型Ｃ−ＭＯＳ・Ａ／Ｄ変換器。
3. （３）ダミーの比較手段が複数個設けられていることを
   特徴とする特許請求の範囲第（１）項に記載の並列型Ｃ
   −ＭＯＳ・Ａ／Ｄ変換器。