JPS5835670A - スイッチト・キヤパシタ積分器 - Google Patents
スイッチト・キヤパシタ積分器Info
- Publication number
- JPS5835670A JPS5835670A JP57129718A JP12971882A JPS5835670A JP S5835670 A JPS5835670 A JP S5835670A JP 57129718 A JP57129718 A JP 57129718A JP 12971882 A JP12971882 A JP 12971882A JP S5835670 A JPS5835670 A JP S5835670A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- integrator
- plate
- voltage
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
- G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop
- G06G7/1865—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop with initial condition setting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は積分器の様な電子回路に関するものであって、
更に詳細には、積分器に使用する演算増幅器の固有的な
オフセット電圧に起因する積分器の出力電圧に於けるエ
ラーを除去する事が可能な技術に関するものである。
更に詳細には、積分器に使用する演算増幅器の固有的な
オフセット電圧に起因する積分器の出力電圧に於けるエ
ラーを除去する事が可能な技術に関するものである。
従来、積分器は公知である。演算増幅器を使用した積分
器の最も簡単な形Ｉｔ（第１図・参照）に於いては、演
算増幅器１３の出力リード１５から反転入力リード９へ
至る負帰還路として機能する容量Ｃを持ったコンデンサ
要素１４が必要である。
器の最も簡単な形Ｉｔ（第１図・参照）に於いては、演
算増幅器１３の出力リード１５から反転入力リード９へ
至る負帰還路として機能する容量Ｃを持ったコンデンサ
要素１４が必要である。
抵抗値Ｒを持った抵抗要素１２が積分されるべき入力電
圧が印加される入力端子１１と演算増幅器１３の反転入
力リード９との間に直列接続されている。この様な積分
器に於ける時定数は、単に、Ｔ ＝ ＲＣ（１ン で表される。
圧が印加される入力端子１１と演算増幅器１３の反転入
力リード９との間に直列接続されている。この様な積分
器に於ける時定数は、単に、Ｔ ＝ ＲＣ（１ン で表される。
スイッチ２５がコンデンサ１４と並列接続されており、
このスイッチによってコンデンサ１４を放電させ該積分
器を〜初期値化させる。理想的な演算増幅器の場合には
、反転入力リード９に於ける電圧が、１１１図の回路に
於いては接地接続されている非反転入力リード８の電位
と常に等しい。従って、理想的な演算増幅器に於いては
、スイッチ２５が閉成された場合に、その出力リード１
５も接地電位となる。従って、閉成されたスイッチ２５
を介してコンデンサ１４を放電させる事によって初期値
化を行なった後の状態に於いては、第１図の如く接続さ
れている理想的な演算増幅器は端子１１に印加される電
圧の積分を開始する事が可能であり、その積分結果が演
算増幅器１３の出力リード１５上に供給される。
このスイッチによってコンデンサ１４を放電させ該積分
器を〜初期値化させる。理想的な演算増幅器の場合には
、反転入力リード９に於ける電圧が、１１１図の回路に
於いては接地接続されている非反転入力リード８の電位
と常に等しい。従って、理想的な演算増幅器に於いては
、スイッチ２５が閉成された場合に、その出力リード１
５も接地電位となる。従って、閉成されたスイッチ２５
を介してコンデンサ１４を放電させる事によって初期値
化を行なった後の状態に於いては、第１図の如く接続さ
れている理想的な演算増幅器は端子１１に印加される電
圧の積分を開始する事が可能であり、その積分結果が演
算増幅器１３の出力リード１５上に供給される。
従来、演算増幅器（オペアンプ）は公知である。
しかしながら、製造公差によってコンポーネント間に不
整合が発生し、その結果台々の演算増幅器はその各々に
特有な固有のオフセット電圧Ｖ。ｎを有する事となる。
整合が発生し、その結果台々の演算増幅器はその各々に
特有な固有のオフセット電圧Ｖ。ｎを有する事となる。
このオフセット電圧とは、演算増幅器が単位利得モード
（反転入力リードと出力リードとを接続）にあり、且つ
その非反転入力す−ドが接続されている場合に演算増幅
器の出力リードに現れる出力電圧として定義される。各
々の演算増幅器はそれ特有のオフセット電圧を有してい
るので、この様な演算増幅器を使用する夫々の回路に於
いては、使用する特定の演算増幅器に関連した固有のオ
フセット電圧に対し独特の方法で補償を行なわねばなら
ない。
（反転入力リードと出力リードとを接続）にあり、且つ
その非反転入力す−ドが接続されている場合に演算増幅
器の出力リードに現れる出力電圧として定義される。各
々の演算増幅器はそれ特有のオフセット電圧を有してい
るので、この様な演算増幅器を使用する夫々の回路に於
いては、使用する特定の演算増幅器に関連した固有のオ
フセット電圧に対し独特の方法で補償を行なわねばなら
ない。
しかしながら、実際の演算増幅器は不完全であって、そ
の出力電圧はオフセット電圧ＶＯＦＦとして知られるエ
ラー成分を有している。この様なオフセット電圧は、演
算増幅器内のコンポーネント間の有限の不整合が原因で
発生する。従って、第１図に示した回路に於いて、演算
増幅器１３が理想的な演算増幅器では無く実際の演算増
幅器の場合には、スイッチ２５を閉成した場合の演算増
幅器１３の出力リード１５及び反転入力リード９上に現
れる初期値化された電圧はゼロではなくオフセット電圧
ＶＯＦＦである。この事は、リード１５上に得られる出
力電圧が常にオフセット電圧ＶＯＦＦ分だけエラー成分
が含まれる事となる。
の出力電圧はオフセット電圧ＶＯＦＦとして知られるエ
ラー成分を有している。この様なオフセット電圧は、演
算増幅器内のコンポーネント間の有限の不整合が原因で
発生する。従って、第１図に示した回路に於いて、演算
増幅器１３が理想的な演算増幅器では無く実際の演算増
幅器の場合には、スイッチ２５を閉成した場合の演算増
幅器１３の出力リード１５及び反転入力リード９上に現
れる初期値化された電圧はゼロではなくオフセット電圧
ＶＯＦＦである。この事は、リード１５上に得られる出
力電圧が常にオフセット電圧ＶＯＦＦ分だけエラー成分
が含まれる事となる。
オフセット電圧ＶＯＦＦの大きさは個々的なコンポーネ
ントの不整合に起因して各々の演算増幅器回路に独特な
ものであるから、回路を大量生産する場合にはオフセッ
ト電圧ＶＯＦＦの効果を除去する事は困難である。従っ
て、個別的な集積回路として製造される演算増幅器に於
いては、通常、演算増幅器のオフセット電圧を消去する
ために外部回路によって発生された外部電圧を印加する
為に特別に使用される外部ビンを有している。しかしな
がら、集積回路チップの副回路として構成される積分器
の場合には、オフセット電圧消去の目的の為に特別に集
積回路パッケージに付加的なビンを設けない限り、その
様な演算増幅器へ外部から端末ユーザがアクセス可能な
ものではない。拳も例外的な場合を除いて全ての場合に
、この事は極めて実際性を欠くものである。又、オフセ
ット電圧ＶＯＦＦを除去する為に外部回路を必要とする
事は望ましい蓼ではない。
ントの不整合に起因して各々の演算増幅器回路に独特な
ものであるから、回路を大量生産する場合にはオフセッ
ト電圧ＶＯＦＦの効果を除去する事は困難である。従っ
て、個別的な集積回路として製造される演算増幅器に於
いては、通常、演算増幅器のオフセット電圧を消去する
ために外部回路によって発生された外部電圧を印加する
為に特別に使用される外部ビンを有している。しかしな
がら、集積回路チップの副回路として構成される積分器
の場合には、オフセット電圧消去の目的の為に特別に集
積回路パッケージに付加的なビンを設けない限り、その
様な演算増幅器へ外部から端末ユーザがアクセス可能な
ものではない。拳も例外的な場合を除いて全ての場合に
、この事は極めて実際性を欠くものである。又、オフセ
ット電圧ＶＯＦＦを除去する為に外部回路を必要とする
事は望ましい蓼ではない。
金属−酸化物−シリコン（ＭＯＳ）半導体装置を製造す
る場合に、抵抗及びコンデンサの値は余り制御性の良い
ものではない。従って、ＲＣに等しい時定数を有する第
１図に示した積分器回路に於いては、ＭＯ８技術を使用
して製造した回路は予測不可能な時定数を有する事とな
る。
る場合に、抵抗及びコンデンサの値は余り制御性の良い
ものではない。従って、ＲＣに等しい時定数を有する第
１図に示した積分器回路に於いては、ＭＯ８技術を使用
して製造した回路は予測不可能な時定数を有する事とな
る。
実際上、抵抗は、通常、拡散によって形成されるので、
抵抗値及び抵抗比は余りＩｌｌ ｍ性の良いものではな
い。一方、コンデンサは金属又はポリシリコン等の様々
導電性物質からなる層をコンデンサプレートとして使用
する事によって形成される。
抵抗値及び抵抗比は余りＩｌｌ ｍ性の良いものではな
い。一方、コンデンサは金属又はポリシリコン等の様々
導電性物質からなる層をコンデンサプレートとして使用
する事によって形成される。
導電性物質からなる各プレートは５ｔＯ２又は窒化シリ
コン等の様な電気絶縁性物質からなる層で絶縁体として
機能する層によって別の導電層又は導電性基板から分離
纏れている。コンデンサ面積はかなり制御性の良いもの
であるが、絶縁体の厚さは余り制御性が良くない。しか
しながら、この事は回路の観点からは余り重要な事では
ない。何故ならば、容量値が余り制御性が良くないもの
であっても、絶縁層の厚さは単一の半導体チップに於い
ては極めて一様な厚さを有しているので、容量値の比は
極めて制御性の良いものである。
コン等の様な電気絶縁性物質からなる層で絶縁体として
機能する層によって別の導電層又は導電性基板から分離
纏れている。コンデンサ面積はかなり制御性の良いもの
であるが、絶縁体の厚さは余り制御性が良くない。しか
しながら、この事は回路の観点からは余り重要な事では
ない。何故ならば、容量値が余り制御性が良くないもの
であっても、絶縁層の厚さは単一の半導体チップに於い
ては極めて一様な厚さを有しているので、容量値の比は
極めて制御性の良いものである。
ＭＯ８ｉ置に於けるＲＣ時定数を制御する事ができない
という問題に対処する一方法は、Ｃａｖａｓ等の寄稿に
よる“抵抗等硬物としてスイッチ動作されるコンデンサ
を使用したサンプルアナログフィルター動作（３ａｍｐ
ｌｅｄ Ａ ｎａｌｏｇ Ｆｉ ｌｔｅｒｌｎｇＵ
ｓｉｎｇ ５ｗ１ｔｃｈｅｄ Ｃａｐａｃｌｔｏ
ｒｓ Ａ ｓ Ｒｅｓｉｓｔｏｒ Ｅ ｑｕｉｖ
ａｌｅｎｔｓ）”、ＩＥＥＥ ＪＳＳＣ。
という問題に対処する一方法は、Ｃａｖａｓ等の寄稿に
よる“抵抗等硬物としてスイッチ動作されるコンデンサ
を使用したサンプルアナログフィルター動作（３ａｍｐ
ｌｅｄ Ａ ｎａｌｏｇ Ｆｉ ｌｔｅｒｌｎｇＵ
ｓｉｎｇ ５ｗ１ｔｃｈｅｄ Ｃａｐａｃｌｔｏ
ｒｓ Ａ ｓ Ｒｅｓｉｓｔｏｒ Ｅ ｑｕｉｖ
ａｌｅｎｔｓ）”、ＩＥＥＥ ＪＳＳＣ。
ＳＣ／１２ＩＪ、６番、１９７７年１２月発行の文献に
記載されている様に、各抵抗をスイッチ動作されるコン
デンサで胃換する事である。この様なスイッチ動作され
るコンデンサを有する抵抗等価物の一例を第２ａ図に示
しである。図中、端子７１と端子７５は抵抗の両側に於
ける端子と等価なものとして与えられている。コンデン
サ７４は容量値Ｃを有している。スイッチ７２は入力端
子７１とコンデンサ７４との間に直列接続されており、
端子７１からコンデンサ７４へ印加される入力電圧を制
御する。
記載されている様に、各抵抗をスイッチ動作されるコン
デンサで胃換する事である。この様なスイッチ動作され
るコンデンサを有する抵抗等価物の一例を第２ａ図に示
しである。図中、端子７１と端子７５は抵抗の両側に於
ける端子と等価なものとして与えられている。コンデン
サ７４は容量値Ｃを有している。スイッチ７２は入力端
子７１とコンデンサ７４との間に直列接続されており、
端子７１からコンデンサ７４へ印加される入力電圧を制
御する。
スイッチ７３は出力端子７５とコンデンサ７４との間に
直列接続されており、コンデンサ７４にストアされた電
圧をいつ出力端子７５に印加するかと言う事を制御する
。実際上、スイッチ７２と７３とは同一の周波数を有し
非−畳型制御パルスを発生する二つのクロック発生器に
よって制御される。クロック制御スイッチ７２が高にな
ると、スイッチ７２が閉成し、従ってコンデンサ７４が
端子７１に印加された入力電圧に充電される。これら二
つのクロック発生器は非重畳型であるので、この充電サ
イクルの期間中スイッチ７３は開成されている。次いで
、スイッチ７２が開成する。次いで、スイッチ７２が開
成している問にスイッチ７３が閉成し、コンデンサ７４
にストアされている電圧が端子７５に供給される。
直列接続されており、コンデンサ７４にストアされた電
圧をいつ出力端子７５に印加するかと言う事を制御する
。実際上、スイッチ７２と７３とは同一の周波数を有し
非−畳型制御パルスを発生する二つのクロック発生器に
よって制御される。クロック制御スイッチ７２が高にな
ると、スイッチ７２が閉成し、従ってコンデンサ７４が
端子７１に印加された入力電圧に充電される。これら二
つのクロック発生器は非重畳型であるので、この充電サ
イクルの期間中スイッチ７３は開成されている。次いで
、スイッチ７２が開成する。次いで、スイッチ７２が開
成している問にスイッチ７３が閉成し、コンデンサ７４
にストアされている電圧が端子７５に供給される。
スイッチ動作されるコンデンサを有する抵抗等硬物の別
の例を＃Ｉ２ｂ図に示しである。端子１７１と１７５と
は抵抗の両端に於ける端子と等価である。コンデンサ１
７４は容量値Ｃを有している。
の例を＃Ｉ２ｂ図に示しである。端子１７１と１７５と
は抵抗の両端に於ける端子と等価である。コンデンサ１
７４は容量値Ｃを有している。
スイッチ１７２は入力端子１７１とコンデンサ１７４と
の闇に直列接続されており、いつ入力電圧が端子１７１
からコンデンサ１７４へ供給されるかと言う事を制御す
る。
の闇に直列接続されており、いつ入力電圧が端子１７１
からコンデンサ１７４へ供給されるかと言う事を制御す
る。
スイッチ１７３はコンデンサ１７４と接地との間に接続
されており、コンデンサ１７４にストアした電荷をいつ
除去するかと言う事をＩＩＩ ｔｉｌｌする。
されており、コンデンサ１７４にストアした電荷をいつ
除去するかと言う事をＩＩＩ ｔｉｌｌする。
実際上、スイッチ１７２と１７３とは、同一の周波数を
有し非重畳型の一重部パルスを発生する二つのりＯツク
発生器によって制御される。スイッチ１７２を制御する
りＯツクが高になると、スイッチ１７２は閉成し、従っ
て、コンデンサ１７４は端子１７１に印加された入力電
圧からの電荷を受は入れ可能となる。これら二つのクロ
ック発生器は非重畳型であるので、この充電サイクルの
期間中スイッチ１７３は開成している。次いで、スイッ
チ１７２が開成する。次いで、スイッチ１７２が開成し
ている間にスイッチ１７３が閉成し、コンデンサ１７４
が接地へ放電される。
有し非重畳型の一重部パルスを発生する二つのりＯツク
発生器によって制御される。スイッチ１７２を制御する
りＯツクが高になると、スイッチ１７２は閉成し、従っ
て、コンデンサ１７４は端子１７１に印加された入力電
圧からの電荷を受は入れ可能となる。これら二つのクロ
ック発生器は非重畳型であるので、この充電サイクルの
期間中スイッチ１７３は開成している。次いで、スイッ
チ１７２が開成する。次いで、スイッチ１７２が開成し
ている間にスイッチ１７３が閉成し、コンデンサ１７４
が接地へ放電される。
第２ａ図及び第２ｂ図の抵抗等価回路は、次式で与えら
れる抵抗値Ｒを有する抵抗をシュミレイトするものであ
る。
れる抵抗値Ｒを有する抵抗をシュミレイトするものであ
る。
Ｒ＝ ｔ／ＣＲ（２）
尚、ｔはスイッチ７２及び７３の期間（秒）であり、Ｃ
Ｒは抵抗等価回路７４の容量である。上式（１）及び（
２）から、スイッチ動作されるコンデンサを抵抗等価物
として使用した第１図の積分器に於ける時定数は次ぎの
如くなる。
Ｒは抵抗等価回路７４の容量である。上式（１）及び（
２）から、スイッチ動作されるコンデンサを抵抗等価物
として使用した第１図の積分器に於ける時定数は次ぎの
如くなる。
Ｔ ＝ ｔＣ／ＣＲ（３）
又帯域幅８Ｗは次式の如くなる。
ｓｗ＝ｒｃρ／Ｃ（４）
尚、Ｃは積分器回路１４の容量であり、ｆはスイッチ７
２とスイッチ７３の動作周波数であり１／ｌに等しい。
２とスイッチ７３の動作周波数であり１／ｌに等しい。
スイッチ動作されるコンデンサを抵抗等価物として使用
した積分器の時定数はコンデンサの容量比に依存するも
のであるから、一様な容量比、従って一様な時定数を有
する多数の＠胃を製造する事が可能である。
した積分器の時定数はコンデンサの容量比に依存するも
のであるから、一様な容量比、従って一様な時定数を有
する多数の＠胃を製造する事が可能である。
スイッチ動作されるコンデンサを有する抵抗等価物を使
用する第１図に示した積分器と等価な回路は米国特許出
願第１８５，３５６号の１３図に示されパている。その
特許出願に示された第３図の回路に於いて重要な事は、
演算増幅器４８の反転入力リード４０に接続された二つ
のスイッチ（スイッチ２４及びスイッチ２５）を有して
いると言うことである。スイッチを演算増幅器の反転入
力リードに接続させる事によって、この様な各スイッチ
によって漏洩電流が発生するので積分器の精度が減少さ
れる。
用する第１図に示した積分器と等価な回路は米国特許出
願第１８５，３５６号の１３図に示されパている。その
特許出願に示された第３図の回路に於いて重要な事は、
演算増幅器４８の反転入力リード４０に接続された二つ
のスイッチ（スイッチ２４及びスイッチ２５）を有して
いると言うことである。スイッチを演算増幅器の反転入
力リードに接続させる事によって、この様な各スイッチ
によって漏洩電流が発生するので積分器の精度が減少さ
れる。
ＭＯ８技術を使用して製造される積分器は抵抗ｊ！素の
代りにスイッチ動作されるコンデンサを使用して製造さ
れていた。スイッチ動作されるコンデンサを有する積分
器は抵抗要素を使用した積分器と比べて性能が改良され
ている。何故ならば、拡散形成した抵抗の抵抗値はＭ
ＯＳ回路に於いて容易に制卸可能なものでは無いが容量
値の比は容易に制御する事が可能であるからである。し
かしながら、スイッチ動作されるコンデンサを有する抵
抗等価物は、スイッチ動作されるコンデンサを有するＭ
Ｏ８積分器内で使用される演算増幅器の固有のオフセッ
トには何の効果も与える蓼は無い。
代りにスイッチ動作されるコンデンサを使用して製造さ
れていた。スイッチ動作されるコンデンサを有する積分
器は抵抗要素を使用した積分器と比べて性能が改良され
ている。何故ならば、拡散形成した抵抗の抵抗値はＭ
ＯＳ回路に於いて容易に制卸可能なものでは無いが容量
値の比は容易に制御する事が可能であるからである。し
かしながら、スイッチ動作されるコンデンサを有する抵
抗等価物は、スイッチ動作されるコンデンサを有するＭ
Ｏ８積分器内で使用される演算増幅器の固有のオフセッ
トには何の効果も与える蓼は無い。
従って、演算増幅器のオフセット電圧に起因する出力電
圧エラーは、抵Ｒ１１ｌとコンデンサ要素とを使用した
積分器及び抵抗要素の代りにスイッチ動作されるコンデ
ンサ要素を使用した積分器の両方に於いて存在するもの
である。
圧エラーは、抵Ｒ１１ｌとコンデンサ要素とを使用した
積分器及び抵抗要素の代りにスイッチ動作されるコンデ
ンサ要素を使用した積分器の両方に於いて存在するもの
である。
精度を向上させる為に、演算増幅器の出力信号に関連し
たオフセット電圧を除去するか又は減少させる事が望ま
しい。スイッチ動作されるコンデンサを有する積分器の
出力信号に於けるオフセット電圧の効果を除去する一方
法及び構成が、１９８０年９月８日に出願された米国特
許出願第１８５．３５６号に開示されている。
たオフセット電圧を除去するか又は減少させる事が望ま
しい。スイッチ動作されるコンデンサを有する積分器の
出力信号に於けるオフセット電圧の効果を除去する一方
法及び構成が、１９８０年９月８日に出願された米国特
許出願第１８５．３５６号に開示されている。
本発明は、以上の点に鑑み成されたものであって、演算
増幅器に存在するオフセット電圧に対して補償を行なう
様に抵抗の代りにスイッチ動作されるコンデンサ要素を
使用すると共に演算増幅器を使用した積分器を提供する
事を目的とする。本発明に於いては、本積分器の一部と
して使用する演算増幅器のオフセット電圧が本積分器に
印加される入力電圧がサンプルされる毎にサンプル・ホ
ールドされる様な独特な回路構成を使用している。
増幅器に存在するオフセット電圧に対して補償を行なう
様に抵抗の代りにスイッチ動作されるコンデンサ要素を
使用すると共に演算増幅器を使用した積分器を提供する
事を目的とする。本発明に於いては、本積分器の一部と
して使用する演算増幅器のオフセット電圧が本積分器に
印加される入力電圧がサンプルされる毎にサンプル・ホ
ールドされる様な独特な回路構成を使用している。
次いで、このようにストアされたオフセット電圧は、本
積分器の反転入力リードに帰還され、従って本積分器の
出力電圧に於ける演算増幅器のオフセント電圧の効果が
除去される事となる。
積分器の反転入力リードに帰還され、従って本積分器の
出力電圧に於ける演算増幅器のオフセント電圧の効果が
除去される事となる。
以下、添付の図面を参考に本発明の具体的実施の態様に
付いて詳細に説明する。第３図に示した本発明回路に於
いては、演算増幅器１９の反転入力リード１７に接続し
て１個のスイッチ（スイッチ３３）のみを使用しており
、従って反転入力リード１７に於けるＳ洩電流に起因す
る不正確さを最小としている。容量値Ｃ１を持ったコン
デンサ２３が演算増幅器１９の出力リード２０から反転
入力リード１７への負帰還を与えている。スイッチ２６
はコンデンサ２３と接地との闇に接続されており、コン
デンサ２３を放電し、本積分器を再初期値化する為の手
段を与えている。演算増幅器１９の非反転入力リード１
８が接地接続されている。スイッチ１１及び１３と共に
コンデンサ１６はスイッチ動作されるコンデンサ抵抗等
硬物を構成している。コンデンサ１６は容量値α＋Ｃ＋
を有している。
付いて詳細に説明する。第３図に示した本発明回路に於
いては、演算増幅器１９の反転入力リード１７に接続し
て１個のスイッチ（スイッチ３３）のみを使用しており
、従って反転入力リード１７に於けるＳ洩電流に起因す
る不正確さを最小としている。容量値Ｃ１を持ったコン
デンサ２３が演算増幅器１９の出力リード２０から反転
入力リード１７への負帰還を与えている。スイッチ２６
はコンデンサ２３と接地との闇に接続されており、コン
デンサ２３を放電し、本積分器を再初期値化する為の手
段を与えている。演算増幅器１９の非反転入力リード１
８が接地接続されている。スイッチ１１及び１３と共に
コンデンサ１６はスイッチ動作されるコンデンサ抵抗等
硬物を構成している。コンデンサ１６は容量値α＋Ｃ＋
を有している。
第３図に示した回路を動作させる為には３個の別々の制
御信号が必要である。回路動作を行なう為に適当な周期
的クロック信号を第４図に示しである。クロックφ３は
スイッチ２６を駆動する為に使用され、周波数ｆ３を有
している。クロックφＳの各正向パルス毎に、スイッチ
２６が閉成され、コンデンサ２３をＶＯＦＦへ放電させ
、本積分器を再初期値化させる。クロックφ１の周波数
ｆ＋はクロックφ３の周波数の整数倍であり、即ちｆ
＋ ＝Ｎｒ ３である。典型的には、Ｎの値は１．００
０の程度である。クロックφ２はクロックφ１と同じ周
波数であり、従ってｆ ２＝ｆ 、である。
御信号が必要である。回路動作を行なう為に適当な周期
的クロック信号を第４図に示しである。クロックφ３は
スイッチ２６を駆動する為に使用され、周波数ｆ３を有
している。クロックφＳの各正向パルス毎に、スイッチ
２６が閉成され、コンデンサ２３をＶＯＦＦへ放電させ
、本積分器を再初期値化させる。クロックφ１の周波数
ｆ＋はクロックφ３の周波数の整数倍であり、即ちｆ
＋ ＝Ｎｒ ３である。典型的には、Ｎの値は１．００
０の程度である。クロックφ２はクロックφ１と同じ周
波数であり、従ってｆ ２＝ｆ 、である。
しかしながら、第４図に示した如く、クロックφ２はり
Ｏツクφ１と同じ周波数を有しているが、クロックφ１
及びクロックφ２は同じ周波数の非重畳型のクロック信
号である様に一方が遅延されている。実際的には、クロ
ックφ１及びクロックφ２がオーバーラツプ（重畳）し
ない限り、クロックφ３は別の回路から供給する事が可
能であり且つ周期的りＯツクである必要はない。
Ｏツクφ１と同じ周波数を有しているが、クロックφ１
及びクロックφ２は同じ周波数の非重畳型のクロック信
号である様に一方が遅延されている。実際的には、クロ
ックφ１及びクロックφ２がオーバーラツプ（重畳）し
ない限り、クロックφ３は別の回路から供給する事が可
能であり且つ周期的りＯツクである必要はない。
第３図の回路を初期値化（時間Ｔ＋ ）する場合に、第
４図に示した如く、クロックφ１及びクロックφ３の両
方か同時に高となる。クロックφ３はス１′ツチ２６を
制御するものであって、即ちクロックφ３に於ける正向
パルスがスイッチ２６を開成させ、従ってコンデンサ２
３をＶＯＦＦへ放電させ且つ本積分器を再初期値化させ
る。クロックφ１はスイッチ１１．２９．３３を制御す
るものであって、りＯツクφ１に於ける正向パルスがス
イッチ１１．２９．３３を閉成させる。クロックφ２は
スイッチ１３，２４．３１を制御するものであって、ク
ロックφ２に於ける正向パルスによってスイッチ１３，
１４．３１が閉成される。
４図に示した如く、クロックφ１及びクロックφ３の両
方か同時に高となる。クロックφ３はス１′ツチ２６を
制御するものであって、即ちクロックφ３に於ける正向
パルスがスイッチ２６を開成させ、従ってコンデンサ２
３をＶＯＦＦへ放電させ且つ本積分器を再初期値化させ
る。クロックφ１はスイッチ１１．２９．３３を制御す
るものであって、りＯツクφ１に於ける正向パルスがス
イッチ１１．２９．３３を閉成させる。クロックφ２は
スイッチ１３，２４．３１を制御するものであって、ク
ロックφ２に於ける正向パルスによってスイッチ１３，
１４．３１が閉成される。
構分サイクルの再初期値化期間の闇は、クロックφ１は
＾で、クロックφ２は低で、クロックφ３は＾である。
＾で、クロックφ２は低で、クロックφ３は＾である。
従って、スイッチ２６が閉成され、スイッチ１１，２９
．３３は開成され、スイッチ１３．２４．３１は開成さ
れる。演算増幅１１９の出力リード２０は閉成されたス
イッチ３３を介して演算増幅器１９の反転入力端子１７
に接続されており、従って演算増幅！ｉ１９を単位＄Ｊ
ＩＩ！Ｉモードにさせ且つ反転入力リード１７を演算増
幅器１９のオフセット電圧の大きさである■○Ｆ’ Ｆ
とさせる。従って、コンデンサ２３とコンデンサ２８が
ＶＯＦＦへ充電される。コンデンサ２３は容量値Ｃ１を
有しており、コンデンサ２８は容量値α２Ｃ１を有して
いる。α１及びα２の値は損失４！積分ＩＩ（即ち、演
算増幅器の出力リードから演算増幅器の反転入力リード
への抵抗性帰還ループを有する積分器）を構成する様に
選択されており、後述の説明から明らかになる様に、こ
の損失性積分器はその損失性積分器が使用される特定の
目的の為に所望される伝′Ｓ関数を有するものである。
．３３は開成され、スイッチ１３．２４．３１は開成さ
れる。演算増幅１１９の出力リード２０は閉成されたス
イッチ３３を介して演算増幅器１９の反転入力端子１７
に接続されており、従って演算増幅！ｉ１９を単位＄Ｊ
ＩＩ！Ｉモードにさせ且つ反転入力リード１７を演算増
幅器１９のオフセット電圧の大きさである■○Ｆ’ Ｆ
とさせる。従って、コンデンサ２３とコンデンサ２８が
ＶＯＦＦへ充電される。コンデンサ２３は容量値Ｃ１を
有しており、コンデンサ２８は容量値α２Ｃ１を有して
いる。α１及びα２の値は損失４！積分ＩＩ（即ち、演
算増幅器の出力リードから演算増幅器の反転入力リード
への抵抗性帰還ループを有する積分器）を構成する様に
選択されており、後述の説明から明らかになる様に、こ
の損失性積分器はその損失性積分器が使用される特定の
目的の為に所望される伝′Ｓ関数を有するものである。
同時に、コンデンサ１６はＶＩＮ（１）−ＶＯＦＦの電
圧へ充電される。尚、ＶＩＮ（１）は、第１サンプル期
園中に端子１０へ印加される入力電圧である。
圧へ充電される。尚、ＶＩＮ（１）は、第１サンプル期
園中に端子１０へ印加される入力電圧である。
時ｆｌｌｌ Ｔ ２に於いて、クロックφ３は低となり
、従ってスイッチ２６が開成され、一方コンデンサ２３
はＶＯＦＦの電圧状態に維持される。クロックψｌが低
となると、スイッチ１１．２９．３３が開成され、コン
デンサ１６にストアされた電圧Ｖ＋Ｎ（１）−ＶＯＦＦ
及びコンデンサ２８にストアされたオフセット電圧ＶＯ
ＦＦをそのままの状態とさせる。次いで、クロックφ１
及びクロックφ３の両方が低の状態のままクロックφ２
が真になり、スイッチ１３．２４．３１が閉成される。
、従ってスイッチ２６が開成され、一方コンデンサ２３
はＶＯＦＦの電圧状態に維持される。クロックψｌが低
となると、スイッチ１１．２９．３３が開成され、コン
デンサ１６にストアされた電圧Ｖ＋Ｎ（１）−ＶＯＦＦ
及びコンデンサ２８にストアされたオフセット電圧ＶＯ
ＦＦをそのままの状態とさせる。次いで、クロックφ１
及びクロックφ３の両方が低の状態のままクロックφ２
が真になり、スイッチ１３．２４．３１が閉成される。
次式は、時刻Ｔ２に於ける反転入力リード１７に適用し
た電荷保存方程式である。
た電荷保存方程式である。
α＋ Ｃ＋ ［（ＯＶＯＦＦ） （ＶＩＮ （Ｎ
） Ｖ□ｐｙ） ］＋α２ Ｃ＋ ［（Ｖ＠ＩＩＴ
（Ｎ ） −ＶＯＰＦ） −（０−ＶＯＦＦ）＋Ｃ＋
ＥＶｍ （Ｎ） −ＶＯＦＦ）’ −（Ｖｍ （Ｎ
−１）ＶＯＦＦ） フ − Ｏ（５） 即ち、 く １ ＋ α２ ） Ｖｍ （Ｎ） −Ｖｗ
ｔ （Ｎ −１）−αＩ ＶＩＮ （Ｎ）
（６）尚、 Ｖｓ１７（Ｎ）＝Ｎ１目のクロックサイクル（φ７ａ％
）の終端部に於ける端 子２１上の出力電圧 ＶＭＴ （Ｎ−１） ＝ （Ｎ−１）番目のクロックサ
イクル（φ２高）の終端部に於け る端子２１上の出力電圧で初期 値化の直後に於いてはゼロに等 しい。
） Ｖ□ｐｙ） ］＋α２ Ｃ＋ ［（Ｖ＠ＩＩＴ
（Ｎ ） −ＶＯＰＦ） −（０−ＶＯＦＦ）＋Ｃ＋
ＥＶｍ （Ｎ） −ＶＯＦＦ）’ −（Ｖｍ （Ｎ
−１）ＶＯＦＦ） フ − Ｏ（５） 即ち、 く １ ＋ α２ ） Ｖｍ （Ｎ） −Ｖｗ
ｔ （Ｎ −１）−αＩ ＶＩＮ （Ｎ）
（６）尚、 Ｖｓ１７（Ｎ）＝Ｎ１目のクロックサイクル（φ７ａ％
）の終端部に於ける端 子２１上の出力電圧 ＶＭＴ （Ｎ−１） ＝ （Ｎ−１）番目のクロックサ
イクル（φ２高）の終端部に於け る端子２１上の出力電圧で初期 値化の直後に於いてはゼロに等 しい。
ＶＩＮ（Ｎ）＝Ｎ番目のクロックサイクル（φ１１ｓ）
の終端部に於いてコンデン サ１６上にストアされる端子１ ０からの入力電圧。
の終端部に於いてコンデン サ１６上にストアされる端子１ ０からの入力電圧。
再度第４図に関し説明すると、時間下３に於いて、クロ
ックφ２は低となりスイッチ１３．２４゜３１が開成さ
れる。次いで、クロックφ１は＾となり、スイッチ１１
，２９．３３が閉成され、コンデンサ１６をＶＩＮ （
２＞ −Ｖｏ ｔ： Ｆの電圧に充電すると共に、コン
デンサ２８をＶＯＦＦの電圧に充電させる。次いで、ク
ロックφ１が低となり、スイッチ１１，２９．３３が開
成される。次いで、りＯツクφ２が＾となり、スイッチ
１３．２４゜３１が閉成され、その結果コンデンサ１６
にストアされているＶＩＮ（２）−ＶＯＦＦの電圧がコ
ンデンサ２８にストアされているＶＯＦＦの電圧が平行
的に演算増幅器１９の反転入力端に印加される。ここに
於いて、再び電荷保存方程式（５）及び（６）が成立す
るが、この場合には引数（Ｎ）が興なっている。時刻Ｔ
２及びＴ３を有する積分サイクルが、各入力電圧サンプ
ルＶＩＮ（Ｎ）の積分に対して繰り返される。本積分器
が初期値化される場合、即ち積分用コンデンサＣ１が放
電される場合に、時Ｉ Ｔ Ｉを有する初期値化サイク
ルが繰り返される。
ックφ２は低となりスイッチ１３．２４゜３１が開成さ
れる。次いで、クロックφ１は＾となり、スイッチ１１
，２９．３３が閉成され、コンデンサ１６をＶＩＮ （
２＞ −Ｖｏ ｔ： Ｆの電圧に充電すると共に、コン
デンサ２８をＶＯＦＦの電圧に充電させる。次いで、ク
ロックφ１が低となり、スイッチ１１，２９．３３が開
成される。次いで、りＯツクφ２が＾となり、スイッチ
１３．２４゜３１が閉成され、その結果コンデンサ１６
にストアされているＶＩＮ（２）−ＶＯＦＦの電圧がコ
ンデンサ２８にストアされているＶＯＦＦの電圧が平行
的に演算増幅器１９の反転入力端に印加される。ここに
於いて、再び電荷保存方程式（５）及び（６）が成立す
るが、この場合には引数（Ｎ）が興なっている。時刻Ｔ
２及びＴ３を有する積分サイクルが、各入力電圧サンプ
ルＶＩＮ（Ｎ）の積分に対して繰り返される。本積分器
が初期値化される場合、即ち積分用コンデンサＣ１が放
電される場合に、時Ｉ Ｔ Ｉを有する初期値化サイク
ルが繰り返される。
コンデンサ２２は容量値Ｃを有しており、それは使用さ
れた場合に重要な機能を達成するものではあるが、本発
明にとって本質的なものではない。
れた場合に重要な機能を達成するものではあるが、本発
明にとって本質的なものではない。
クロックφ２が高である期間中、スイッチ２４は開成さ
れ、従ってコンデンサ２２を演算増幅器１９の出力リー
ド２０と接地との闇に接続させる。
れ、従ってコンデンサ２２を演算増幅器１９の出力リー
ド２０と接地との闇に接続させる。
従って、出力電圧Ｖｍが各り０ツクサイクルの闇にコン
デンサ２２上にストアされる。同時に、ＶＯＵＴ−ＶＯ
Ｆ Ｆの電圧がコンデンサ２３上にストアされる。クロ
ックφ２が低であり従ってスイッチ２４がオフしている
期間中１−スイッチ２４を介して流れる漏洩電流はコン
デンサ２３を放電する傾向とさせる。ノード７０に接続
してコンデンサ２２を使用しており、コンデンサ２３の
みならずコンデンサ２２が非導通状態にあるスイッチ２
４を介して流れる漏洩電流によって部分的に放電される
。コンデンサ２２を適切に寸法形成する事によって、ス
イッチ２４を介して流れる漏洩電流のコンデンサ２３上
にストアされている電荷に与える影響は無視可能なもの
である。例えば、コンデンサ２３の容量値猛勇型的には
１ピコフアラツドよりも小さいものである。従って、コ
ンデンサ２２の容量値を２乃至は３ピコフアラツド又は
それ以上の値とする事によって、コンデンサ２２はコン
デンサ２３よりも非導通状態にあるトランジスタ２４を
介して漏洩電流のより大きな部分を与える事となるので
、゛コンデンサ２２が使用されなかった場合の放電と比
較して積分用コンデンサ２３の放電を減少させる事とな
る。上式（５）及び（６）の電荷保存方程式で示される
如く、コンデンサ２２はコンデンサ２３の放電を防止す
る以外には本積分器の出力電圧ＶＶに何等影響を与える
ものでは無い。従って、コンデンサ２２を設ける事は絶
対的に必要なものでは無いが、漏洩電流が積分用コンデ
ンサ２３に与える影響を最小とする事によって本積分器
の精度を改善する事が可能なものである。本積分器の再
初期値化の期間中に於いて、クロックφ３は高となり、
スイッチ２６が閉成され、コンデンサ２２（但し、使用
されている場合）が放電される。
デンサ２２上にストアされる。同時に、ＶＯＵＴ−ＶＯ
Ｆ Ｆの電圧がコンデンサ２３上にストアされる。クロ
ックφ２が低であり従ってスイッチ２４がオフしている
期間中１−スイッチ２４を介して流れる漏洩電流はコン
デンサ２３を放電する傾向とさせる。ノード７０に接続
してコンデンサ２２を使用しており、コンデンサ２３の
みならずコンデンサ２２が非導通状態にあるスイッチ２
４を介して流れる漏洩電流によって部分的に放電される
。コンデンサ２２を適切に寸法形成する事によって、ス
イッチ２４を介して流れる漏洩電流のコンデンサ２３上
にストアされている電荷に与える影響は無視可能なもの
である。例えば、コンデンサ２３の容量値猛勇型的には
１ピコフアラツドよりも小さいものである。従って、コ
ンデンサ２２の容量値を２乃至は３ピコフアラツド又は
それ以上の値とする事によって、コンデンサ２２はコン
デンサ２３よりも非導通状態にあるトランジスタ２４を
介して漏洩電流のより大きな部分を与える事となるので
、゛コンデンサ２２が使用されなかった場合の放電と比
較して積分用コンデンサ２３の放電を減少させる事とな
る。上式（５）及び（６）の電荷保存方程式で示される
如く、コンデンサ２２はコンデンサ２３の放電を防止す
る以外には本積分器の出力電圧ＶＶに何等影響を与える
ものでは無い。従って、コンデンサ２２を設ける事は絶
対的に必要なものでは無いが、漏洩電流が積分用コンデ
ンサ２３に与える影響を最小とする事によって本積分器
の精度を改善する事が可能なものである。本積分器の再
初期値化の期間中に於いて、クロックφ３は高となり、
スイッチ２６が閉成され、コンデンサ２２（但し、使用
されている場合）が放電される。
上述した回路の動作は周知の７変換によって更に効果的
に説明する事が可能である。以下に示すＺ変換は周知で
あり、例えば、１９１０年Ｐ ｒｅｎｔｉｃｅ−８８１
１社によって発行されている０ＧＡＴＡ著による“近代
的制御工学（Ｍ ｏｄｅｒｎ ＣｏｎｔｒｏｌＥ ｎ
ｇｉｎｅｅｒｉｎｇ） ”という題名の本の特に６３頁
に記載されている。
に説明する事が可能である。以下に示すＺ変換は周知で
あり、例えば、１９１０年Ｐ ｒｅｎｔｉｃｅ−８８１
１社によって発行されている０ＧＡＴＡ著による“近代
的制御工学（Ｍ ｏｄｅｒｎ ＣｏｎｔｒｏｌＥ ｎ
ｇｉｎｅｅｒｉｎｇ） ”という題名の本の特に６３頁
に記載されている。
Ｖ（Ｎ）←−−−−−−−−Ｖ （Ｚ ）
（７）Ｖ （Ｎ＋１ ）＝−ＺＶ （Ｚ）
（８）Ｖ（Ｎ−１）←−−−→Ｚ−’Ｖ（Ｚ）
＜９）これらの２変換を式（６〉に代入すると、次
式が得られる。
（７）Ｖ （Ｎ＋１ ）＝−ＺＶ （Ｚ）
（８）Ｖ（Ｎ−１）←−−−→Ｚ−’Ｖ（Ｚ）
＜９）これらの２変換を式（６〉に代入すると、次
式が得られる。
Ｖｓｔ （Ｚ） ［１＋ α ２−Ｚ−’ ］
−ａｔ ＶＩＮ （Ｚ）又は、 又は、 上式（１１）を使用し、且つ周知のオイラーのＺ−Ｓ変
換近似を使用すると これから本発明積分器の周波数応答が次式の如く与えら
れる。
−ａｔ ＶＩＮ （Ｚ）又は、 又は、 上式（１１）を使用し、且つ周知のオイラーのＺ−Ｓ変
換近似を使用すると これから本発明積分器の周波数応答が次式の如く与えら
れる。
従って、本発明積分器は、α１／α２のＤＣ利１？（Ｓ
←−−−−一→Ｏ）を有しており、且っＷ−句、／７の
周波数に於いて単一極を有している。本発明積分器の利
得とフェーズ分布を第５ａ図及び第５ｂ図に夫々示しで
ある。
←−−−−一→Ｏ）を有しており、且っＷ−句、／７の
周波数に於いて単一極を有している。本発明積分器の利
得とフェーズ分布を第５ａ図及び第５ｂ図に夫々示しで
ある。
従って、スイッチとして使用されるＭＯＳトランジスタ
に於ける寄生容量と寄生電荷注入を最小とする公知の技
術を使用すると共に、本発明の回路を使用する事によっ
て、積分器内に使用される演算増幅器のオフセット電圧
特性の好ましくなく且つしばしば認容する事の出来ない
効果に対し内部的に補償する事の可能なスイッチ動作さ
れるコンデンサを有する積分器を構成する事が可能であ
る。α】及びα２の値を選択し、従ってコンデンサ１６
．２３．２８の寸法を選定する事によって、本発明積分
器が所望の伝達関数を有するように形成する事が可能で
ある。勿論、この様な所望の伝達関数は本発明積分器が
使用されるべき特定の使用状態に依存するものである。
に於ける寄生容量と寄生電荷注入を最小とする公知の技
術を使用すると共に、本発明の回路を使用する事によっ
て、積分器内に使用される演算増幅器のオフセット電圧
特性の好ましくなく且つしばしば認容する事の出来ない
効果に対し内部的に補償する事の可能なスイッチ動作さ
れるコンデンサを有する積分器を構成する事が可能であ
る。α】及びα２の値を選択し、従ってコンデンサ１６
．２３．２８の寸法を選定する事によって、本発明積分
器が所望の伝達関数を有するように形成する事が可能で
ある。勿論、この様な所望の伝達関数は本発明積分器が
使用されるべき特定の使用状態に依存するものである。
以上、本発明の具体的構成について詳細に説明したが、
本発明はこれら具体例に限定されるべきものではなく、
本発明の技術的範囲を逸脱する事成しに種々の変形が可
能である事は勿論である。
本発明はこれら具体例に限定されるべきものではなく、
本発明の技術的範囲を逸脱する事成しに種々の変形が可
能である事は勿論である。
第１図は抵抗要素とコンデンサ技術素とを使用した鋳型
的な従来の積分器を示した説明図、第２ａ図及び第２ｂ
図はスイッチ動作されるコンデンサ技術を使用した二つ
の抵抗等価回路例を示した各説明図、第３図は本発明の
一実施例を示した回路図、第４図は第３図の回路を［ａ
する為に使用される＝つのクロック発生器信号を示した
タイムチャート図、第５ａ図は本発明積分器の周波数と
利得とのｌｌｌ係を示したグラフ図、第５ｂ図は本発明
積分器の周波数と出力信号のフェーズとの関係を示した
グラフ図、である。 （符号の説明） １０： 入力端子 １７： 反転入力リード １８： 非反転入力リード １９： 演算増幅器（オペアンプ） ２０： 出力リード 特許出願人 アメリカン マイクロシステムズ。 インコーポレイテッド
的な従来の積分器を示した説明図、第２ａ図及び第２ｂ
図はスイッチ動作されるコンデンサ技術を使用した二つ
の抵抗等価回路例を示した各説明図、第３図は本発明の
一実施例を示した回路図、第４図は第３図の回路を［ａ
する為に使用される＝つのクロック発生器信号を示した
タイムチャート図、第５ａ図は本発明積分器の周波数と
利得とのｌｌｌ係を示したグラフ図、第５ｂ図は本発明
積分器の周波数と出力信号のフェーズとの関係を示した
グラフ図、である。 （符号の説明） １０： 入力端子 １７： 反転入力リード １８： 非反転入力リード １９： 演算増幅器（オペアンプ） ２０： 出力リード 特許出願人 アメリカン マイクロシステムズ。 インコーポレイテッド
Claims (1)
- 【特許請求の範囲】 １、積分器入力端子と積分器出力端子とを有する積分器
に於いて、反転入力リードと非反転入力リードと出力リ
ードとを具備し前記出力リード上にオフセット電圧を発
生させる演算増幅器を有しており、二つのフェーズを持
った信号の第１７エーズに応答し前記反転入力リードと
前記出力リードとの間に接続された第１スイッチ手段を
有しており、第１プレートと第２プレートを具備すると
共に容量ＣＩを持った第１コンデンサを有しており、前
記第１プレートは前記演算増幅器の前記反転入力リード
に接続されており、二つのフェーズを持った前記信号の
第２７エーズに応答し前記第１コンデンサーの前記第２
プレートと前記演算増幅器の前記出力リードとの間に接
続されている第２スイッチ手段を有しており、第１プレ
ートと第２プレートを具備すると共に容量α２ＣＩを持
った第２コンデンサを有しており、前記第１プレートは
前記演舞増幅器の前記反転入力リードに接続されており
、前記第２７エーズに応答し前記第２コンデンサの前記
第２プレートと前記演算増幅器の前記出力リードとの間
に接続されている第３スイッチ手段を有しており、前記
第１フエーズに応答し前記第２コンデンサの前記第２プ
レートと基準電圧との闇に接続されている第４スイッチ
手段を有しており、前記反転入力リードと前記積分器入
力端子との闇に接続されているスイッチ動作されるコン
デンサ手段を有しており、前記スイッチ動作される〕ン
デンサ手段が抵抗等価物として機能すると共に第１プレ
ートと第２プレートとを具備し容量α＋Ｃ＋を待った第
３コンデンサを具有しており、前記第１クロツクフエー
ズが低であり且つ前記第２クロツクフエーズが高である
期間中に前記入力電圧と前記オフセット電圧とを同時的
に積分する事によって前記出力端子上に得られる積分器
出力電圧に与える前記オフセット電圧の効果を除去する
事を特徴とする積分器。 ２．上記第１項に於いて、前記スイッチ動作されるコン
デンサ手段が、前記第１７エーズに応答し前記積分器入
力端子と前記第３コンデンサの前記第１プレートとの闇
に接続されている第５スイッチ手段を有しており、前記
第２７エーズに応答し前記第３コンデンサの前記第１プ
レートと基準電圧との闇に接続されている第６スイッチ
手段を有しており、前記第３コンデンサの前記第２プレ
ートが前記演算増幅器の前記反転入力リードに接続され
ている事を特徴とする積分器。 ３、上記第２項に於いて、前記第１フエーズの期間中に
、前記演算増幅器が単位利得モードとされ、且つ前記オ
フセット電圧ＶＯＦＦが前記第２コンデンサ内にストア
され、且つ入力電圧Ｖ ＩＮが前記スイッチ動作される
コンデンサ手段によってサンプル・ホールドされてＶＩ
Ｎ−ＶＯＦＦに等しい電圧が前記第３コンデンサ上にス
トアされ、前記第２フェーズ期間中に、前記第２コンデ
ンサ内にストアされた前記オフセット電圧と前記第３コ
ンデンサ内にストアされた前記入力電圧とが積分される
事を特徴とする積分器。 ４、上記第１項に於いて、第３信号に応答し前記第１コ
ンデンサの前記第１プレートと前記第２プレートとの闇
に接続されている第７スイッチ手段を有しており、前記
第１コンデンサが前記第３信号に応答して放電される事
を特徴とする積分器。 ５、上記第１項に於いて、前記第１コンデンサの前記第
２プレートに接続されている第１プレートを具備すると
共に基準電圧に接続されている第２プレートを具備し且
つ容量Ｃを持った第４コンデンサを有する事を特徴とす
る積分器。 ６、上記第１項乃至第５項の内の何れか１項に於いて、
前記積分器の伝３１８１数が次式で表される事を特徴と
する積分器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US287387 | 1981-07-27 | ||
| US06/287,387 US4393351A (en) | 1981-07-27 | 1981-07-27 | Offset compensation for switched capacitor integrators |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5835670A true JPS5835670A (ja) | 1983-03-02 |
| JPH0435793B2 JPH0435793B2 (ja) | 1992-06-12 |
Family
ID=23102665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57129718A Granted JPS5835670A (ja) | 1981-07-27 | 1982-07-27 | スイッチト・キヤパシタ積分器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4393351A (ja) |
| EP (1) | EP0071528A3 (ja) |
| JP (1) | JPS5835670A (ja) |
| CA (1) | CA1184619A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
| JP2020150439A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社デンソー | スイッチトキャパシタアンプ |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4468749A (en) * | 1980-08-20 | 1984-08-28 | Fujitsu Limited | Adjustable attenuator circuit |
| US4439693A (en) * | 1981-10-30 | 1984-03-27 | Hughes Aircraft Co. | Sample and hold circuit with improved offset compensation |
| JPS5979496A (ja) * | 1982-10-29 | 1984-05-08 | Nec Corp | サンプルド・デ−タ回路 |
| US4728828A (en) * | 1983-06-20 | 1988-03-01 | Santa Barbara Research Center | Switched capacitor transresistance amplifier |
| JPS6081685A (ja) * | 1983-10-11 | 1985-05-09 | Toshiba Corp | オ−ト・ゼロ積分器 |
| US4543534A (en) * | 1984-05-04 | 1985-09-24 | The Regeants Of University Of Calif. | Offset compensated switched capacitor circuits |
| IT1184820B (it) * | 1985-08-13 | 1987-10-28 | Sgs Microelettronica Spa | Generatore di corrente stabilizzata ad alimentazione singola,particolarmente per circuiti integrati di tipo mos |
| US4714843A (en) * | 1985-08-30 | 1987-12-22 | Thomson Components-Mostek Corporation | Semiconductor chip power supply monitor circuit arrangement |
| IT1200824B (it) * | 1985-11-08 | 1989-01-27 | Sgs Microelettronica Spa | Integratore di dati di campionamento a capacita' commutate utilizzante un amplificatore a guadagno unitario |
| US4716319A (en) * | 1986-08-04 | 1987-12-29 | Motorola, Inc. | Switched capacitor filter for low voltage applications |
| US4800333A (en) * | 1986-12-29 | 1989-01-24 | General Electric Company | Switched-capacitor watthour meter circuit having reduced capacitor ratio |
| US4855627A (en) * | 1987-01-14 | 1989-08-08 | Kabushiki Kaisha Toshiba | Filter circuit |
| US4791286A (en) * | 1987-04-27 | 1988-12-13 | Irvine Sensors Corporation | Pre-amplifier in focal plane detector array |
| US4894620A (en) * | 1988-04-11 | 1990-01-16 | At&T Bell Laboratories | Switched-capacitor circuit with large time constant |
| US5168179A (en) * | 1988-11-04 | 1992-12-01 | Silicon Systems, Inc. | Balanced modulator for auto zero networks |
| US5514997A (en) * | 1993-04-14 | 1996-05-07 | U.S. Philips Corporation | Inverting delay circuit |
| US5327098A (en) * | 1993-07-29 | 1994-07-05 | Burr-Brown Corporation | Programmable gain amplifier circuitry and method for biasing JFET gain switches thereof |
| US5424670A (en) * | 1994-01-24 | 1995-06-13 | Analog Devices, Inc. | Precision switched capacitor ratio system |
| US5479130A (en) * | 1994-02-15 | 1995-12-26 | Analog Devices, Inc. | Auto-zero switched-capacitor integrator |
| DE69419897T2 (de) * | 1994-04-21 | 2000-05-31 | Stmicroelectronics S.R.L., Agrate Brianza | Verzerrungsarme Schaltung mit geschalteten Kapazitäten |
| US5534815A (en) * | 1994-07-29 | 1996-07-09 | Hewlett-Packard Company | Switching circuit for signal sampling with reduced residual charge effects |
| JPH08221503A (ja) * | 1995-02-14 | 1996-08-30 | Sharp Corp | 内積演算器 |
| US5585756A (en) * | 1995-02-27 | 1996-12-17 | University Of Chicago | Gated integrator with signal baseline subtraction |
| US5880630A (en) * | 1995-10-19 | 1999-03-09 | Kabushiki Kaisha Toshiba | Gain stage and offset voltage elimination method |
| US5757219A (en) * | 1996-01-31 | 1998-05-26 | Analogic Corporation | Apparatus for and method of autozeroing the input of a charge-to-voltage converter |
| US5796300A (en) * | 1996-02-14 | 1998-08-18 | Pacesetter, Inc. | Switched-capacitor amplifier offset voltage compensation circuit |
| DE19653191C2 (de) * | 1996-12-19 | 1998-10-08 | Sgs Thomson Microelectronics | Elektrische Schaltungsanordnung mit einem schaltbaren Rückkopplungszweig |
| US5841310A (en) * | 1997-04-08 | 1998-11-24 | Burr-Brown Corporation | Current-to-voltage integrator for analog-to-digital converter, and method |
| US6051998A (en) * | 1998-04-22 | 2000-04-18 | Mitsubishi Semiconductor America, Inc. | Offset-compensated peak detector with output buffering |
| US6066986A (en) * | 1998-04-29 | 2000-05-23 | Chao; Robert L. | Integrated monolithic operational amplifier with electrically adjustable input offset voltage |
| TW427053B (en) | 1999-03-10 | 2001-03-21 | Nat Science Council | Low voltage switched capacitor integrator having offset voltage compensation and the filter using the same |
| US6538491B1 (en) * | 2000-09-26 | 2003-03-25 | Oki America, Inc. | Method and circuits for compensating the effect of switch resistance on settling time of high speed switched capacitor circuits |
| US6339363B1 (en) * | 2000-12-04 | 2002-01-15 | Pixel Devices International | Low FPN high gain capacitive transimpedance amplifier for use with capacitive sensors |
| US6459078B1 (en) * | 2000-12-04 | 2002-10-01 | Pixel Devices International, Inc. | Image sensor utilizing a low FPN high gain capacitive transimpedance amplifier |
| TW200805878A (en) * | 2006-07-12 | 2008-01-16 | Sunplus Technology Co Ltd | Programmable gain amplifier |
| JP6057602B2 (ja) * | 2012-08-10 | 2017-01-11 | キヤノン株式会社 | 固体撮像装置 |
| US9076554B1 (en) * | 2014-01-21 | 2015-07-07 | Aeroflex Colorado Springs Inc. | Low-noise low-distortion signal acquisition circuit and method with reduced area utilization |
| US10733391B1 (en) | 2019-03-08 | 2020-08-04 | Analog Devices International Unlimited Company | Switching scheme for low offset switched-capacitor integrators |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4210872A (en) * | 1978-09-08 | 1980-07-01 | American Microsystems, Inc. | High pass switched capacitor filter section |
| US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
| US4365204A (en) * | 1980-09-08 | 1982-12-21 | American Microsystems, Inc. | Offset compensation for switched capacitor integrators |
| US4355285A (en) * | 1981-02-03 | 1982-10-19 | Motorola, Inc. | Auto-zeroing operational amplifier circuit |
-
1981
- 1981-07-27 US US06/287,387 patent/US4393351A/en not_active Expired - Lifetime
-
1982
- 1982-07-09 CA CA000407043A patent/CA1184619A/en not_active Expired
- 1982-07-23 EP EP82401372A patent/EP0071528A3/en not_active Withdrawn
- 1982-07-27 JP JP57129718A patent/JPS5835670A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002026700A (ja) * | 2000-07-11 | 2002-01-25 | Olympus Optical Co Ltd | 比較回路 |
| JP2020150439A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社デンソー | スイッチトキャパシタアンプ |
| WO2020184075A1 (ja) * | 2019-03-14 | 2020-09-17 | 株式会社デンソー | スイッチトキャパシタアンプ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0071528A2 (en) | 1983-02-09 |
| CA1184619A (en) | 1985-03-26 |
| JPH0435793B2 (ja) | 1992-06-12 |
| EP0071528A3 (en) | 1984-10-03 |
| US4393351A (en) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5835670A (ja) | スイッチト・キヤパシタ積分器 | |
| EP0047409B1 (en) | Offset compensation for switched capacitor integrators | |
| US7049860B2 (en) | Method and circuit for controlling a resistance of a field effect transistor configured to conduct a signal with a varying voltage | |
| EP0508360B1 (en) | Sampled band-gap voltage reference circuit | |
| EP0060026B1 (en) | Gain stage with operational amplifier and switched capacitor resistor equivalent circuit | |
| EP0078674B1 (en) | Programmable transversal filter and method of filtering a signal | |
| JP2835347B2 (ja) | サンプリンングされたアナログ電流蓄積用回路 | |
| US4496858A (en) | Frequency to voltage converter | |
| JPH0211173B2 (ja) | ||
| EP1076874B1 (en) | Method and circuit for compensating the non-linearity of capacitors | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US4806874A (en) | Switched capacitor amplifier circuit | |
| KR950014094B1 (ko) | 샘플된 아날로그 전기신호 처리방법 및 장치 | |
| JPH033515A (ja) | 積分器回路 | |
| US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
| US4151429A (en) | Differential charge sensing circuit for MOS devices | |
| Willingham et al. | Effective clock-feedthrough reduction in switched capacitor circuits | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPS63251820A (ja) | 定電流源回路 | |
| Kumar | Design and Analytical Study of Strays‐Insensitive Switched‐Capacitor Filters | |
| JPS6327114A (ja) | スイツチ制御回路 | |
| JPH01200822A (ja) | 並列型ｃ−ｍｏｓ・ａ／ｄ変換器 | |
| Hoei | High accuracy CMOS switched-current ladder filters | |
| JPS6139615A (ja) | 基準電圧発生回路 | |
| JPS59215112A (ja) | スイツチド・キヤパシタ回路 |