SU1167731A1 - Устройство дл определени моментов времени квантовани сигналов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛОВ, содержащее входную клемму, подключенную через последовательно соединенные блок дифференцировани  и первый резистор к инвертирующему входу операционного усилител , выход которого подключен через последовательно соединенные аналоговое запоминающее устройство и второй резистор к инвертирующему входу операционного усилител  и первому входу первого элемента коммутации, выход которого через последовательно соединенные накопительный элемент и второй элемент коммутации подключен к выходу операционного усилител , неинвертирующий вход которого соединен с общей шиной, блок задани  допустимой погрешности аппроксимации, выходы которого соединены с первыми входами блока сравнени , выход которого соединен с выходной клеммой и управл ющими входами аналогового запоминающего устройства , первого и второго элементов коммутации, третий элемент коммутации, отличающеес  тем, что, с целью повыщени  точности преобразовани , введены суммирующий усилитель и инвертор, вход которого соединен с выходом второго элемента коммутации, а выход - с первым входом суммирующего усилител , второй и третий i входы которого соединены соответственно с выходами первого и третьего элементов (Л коммутации, первый вход последнего из которых соединен с вторым входом первого элемента коммутации, выходом суммирующего усилител  и вторым входом блока сравнени , выход которого соединен с управл ющим входом третьего элемента коммутации, второй вход которого соединен с вторым входом второго элемента коммутации с общей щиной. 05 | со

Description

Изобретение относитс  к информационной измерительной технике и может быть использовано дл  адаптивной временной дискретизации аналоговых сигналов при заданной точности их восстановлени . Известно устройство дл  определени  моментов времени квантовани  сигналов, содержащее последовательно соединенные входную клемму, блок дифференцировани , блок запоминани  и вычитани , интегратор, блок сравнени , второй вход которого соединен с блоком задани  допустимой погрещности аппроксимации, причем выход блока сравнени  соединен с выходной клеммой и управл ющими входами интегратора и блока запоминани  и вычитани  1. К недостаткам этого устройства еледует отнести низкую точность и малый частотный диапазон обрабатываемых аналоговых сигналов, что обусловлено наличием аддитивной погрешности, вносимой интегратором Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  определени  моментов времени квантовани  сигналов, содержащее входную клемму, подключенную через последовательно соединенные блок дифференцировани  и первый резистор к первому входу первого ключевого элемента и инвертирующему входу операционного усилител , выход которого соединен с первым входом блока сравнени  и входом аналогового запоминающего устройства, выход которого через второй резистор подключен к первому входу первого ключевого элемента, выход которого через последовательно соединенные накопительный элемент, параллельно которому подключен второй ключевой элемент и третий ключевой элемент, соединен с выходом операционного усилител , неинвертирующий вход которого через третий резистор соединен с общей щиной, блок задани  допустимой погрешности аппроксимации, выходы которого соединены с вторыми входами блока сравнени , выход которого соединен с выходной клеммой и управл ющими входами первого и третьего ключевых элементов, а инверсный выход - с управл ющими входами второго ключевого элемента аналогового запоминающего устройства 2. Недостаток устройства - также низка  точность, обусловленна  неполным устра нением аддитивной погрешности,, вносимой интегратором. Известные способы устранени  этой погрешности с помощью МДМ усилителей мало приемлемы, так как интегратор в данном типе устройства работает не периодически в ключевом режиме разр д - интегрирование. Использование же суммирующей точки (инвертирующего входа операционного усилител ) приводит к возникновению большой погрешности из-за несимметричности выбросов (токов переключени ) ключевых элементов. имеющихс  по входу МДМ усилител  (модул торов), которые накапливаютс  на накопительном элементе во врем  интегрировани . Кроме того, наличие аддитивной погрешности блока сравнени  также приводит к неточному определению длины адаптивного временного интервала. Цель изобретени  - повышение точности преобразовани . Указанна  цель достигаетс  тем, что в устройство дл  определени  моментов времени квантовани  сигналов, содержащем входную клемму, подключенную через последовательно соединенные блок дифференцировани  и первый резистор к инвертирующему входу операционного усилител , выход которого подключен через последовательно соединенные аналоговое запоминающее устройство и второй резистор к инвертирующему входу операционного усилител  и первому входу первого элемента коммутации , выход которого через последовательно соединенные накопительный элемент и второй элемент коммутации подключен к выходу операционного усилител . неинвертирующии вход которого соединен с общей шиной, блок задани  допустимой погрешности аппроксимации, выходы которого соединены с первыми входами блока сравнени , выход которого соединен с выходной клеммой и управл ющими входами аналогового запоминающего устройства, первого и второго элементов коммутации, третий элемент коммутации, введены суммирующий усилитель и инвертор, вход которого соединен с выходом второго элемента коммутации , а выход - с первым входом суммирующего усилител , второй и третий входы которого соединены соответственно с выходами первого и третьего элементов коммутации, первый вход последнего из которых соединен с вторым входом первого элемента коммутации, выходом суммирующего усилител  и вторым входом блока сравнени , выход которого соединен с управл ющим входом третьего элемента коммутации , второй вход которого соединен с вторым входом второго элемента коммутации и общей шиной. Структурна  электрическа  схема устройства приведена на чертеже. Устройство содержит аналоговые запоминающее устройство 1, вход которого соединен с выходом операционного усилител  2, блок 3 дифференцировани . вход которого соединен с входной клеммой 4, а выход через резистор 5 с инвертирующим входом операционного усилител  2 и через резистор 6 - с выходом аналогового запоминающего устройства 1, накопительный элемент 7, блок 8 сравнени , первый вход элемента 9 коммутации соединен с инвертирующим входом операционного усилител  2, второй вход элемента 9 соединен с выходом суммирующего усилител  10, состо щего из соединенного с выходом операционного усилител  11, первый вход которого соединен с первыми выводами резисторов 12-14, вторые выводы резисторов 12 и 13 соединены с выходами повторителей 15 и 16, второй вывод резистора 14 соединен с выходом инвертора 17, вход повторител  15 соединен с выходом элемента 18 коммутации , первый вход которого соединен с вторым входом элемента 9 и выходом суммирующего усилител  10, второй вход - с общей щиной 19. Первый вход элемента 20 коммутации, выход которого соединен с входом инвертора 17 и через накопительный элемент 7 - с выходом элемента 9 и входом повторител  16, соединен с выходом операционного усилител  2, неинвертирующий вход которого соединен с общей щиной, второй вход аналогового запоминающего устройства 1 соединен с выходом блока 8, первые входы которого соединены с выходами блока 21 задани  допустимой погрещности аппроксимации , второй вход - с выходом суммирующего усилител  10, а выход - с выходной клеммой 22 и управл ющими входами элементов 9, 18 и 20, второй вход последнего соединен с общей шиной. Устройство работает в режиме отслеживани  производной входной сигнала и разр да накопительного элемента и режиме определени  длины адаптивного временного интервала. При работе устройства в первом режиме в течение времени At аналоговое запоминающее устройство 1 включаетс  на отслеживание , замыка  обратную отрицательную св зь операционного усилител  2. Значение, которое фиксируетс  аналоговым запоминающим устройством 1, по окончании отслеживани  в момент времени ti равно Uc (1 +1) Uo- (tc) + Ug) -Ud, (1) где A- параметр блока 3; x(ti) - значение первой производной аналогового сигнала x(t), поступающего на входную клемму 4. Значение х (f формируетс  блоком 3, имеющим аддитивную погрещность по выходу Ug; напр жение смещени  по входу one рационного усилител  2; Ua - аддитивна  погрещность на выходе аналогового запоминающего устройства 1. RiMBj-сопротивление соответственно резисторов 5 и 6. Одновременно с процедурой отслеживани  производной входного аналогового сигнала x(t) осуществл етс  операци  разр да накопительного элемента 7. При этом под действием управл ющего сигнала с выхода блока 8 элемент 9 отключает накопительный элемент 7 от инвертирующего входа операционного усилител  2 и подключает его к выходу суммирующего усилител  10, который построен на базе операционного усилител  11 и содержит резисторы 12-14 и повторители 15 и 16, предназначенные дл  повыщени  входного сопротивлени . Подключение одного входа накопительного элемента 7 к выходу суммирующего усилител  10 через элемент 9, а другого его входа через инвертор 17 к первому входу суммирующего усилител  10 приводит к разр ду накопительного элемента 7. Требуема  точность разр да обеспечиваетс  наличием глубокой отрицательной св зи, котора  осуществл етс  через последовательно соединенные элемент 9, повторитель 16 и резистор 13. На данном этапе элемент 18 подключает общую шину19 к входу суммирующего усилител  10, а второй элемент 20 соедин ет вход инвертора 17 и второй вход накопительного элемента 7 с общей щиной 19. По окончании разр да накопительного элемента 7 значение дифференциального напр жени  на нем (разность потенциалов между обкладками конденсатора) равно Up(2+)Uc«o- ,-Uc«,-и«,, (2) r UcMrUci f Ц ыГ-н а п7 жени7 смещени  Р, выходу соответственно повторителей 15, 16 и инвертора 17; напр жение смещени  по входу операционного усилител  11; R - сопротивление резисторов 13 и 14; Rs - сопротивление резистора 12. Применение инвертирующих схем, таких как инвертор 17 и суммирующий усилитель 10, позвол ет не учитывать синфазиую ощибку, так как она дл  указанных схем отсутствует. Повторители 15 и 16 могут быть выполнены на базе полевого транзистора. На этапе определени  адаптивного временного интервала, аналоговое запоминающее устройство 1 включаетс  на хранение значени  Uc, а цепь обратной отрицательной св зи суммирующего усилител  10 замыкаетс  через элемент 18, при этом элементы 9 и 20 включают накопительный элемент 7 в цепь обратной отрицательной св зи операционного усилител  2. Дифференциальное напр жение на накопнтельном элементе 7 равно: и„ ир+-1 j«dT CJ) где JH - ток, протекающий через накопительный элемент 7; т - текущее врем  адаптивного временного интервала; С| - емкость накопительного элемента 7. JoK JH, протекающий через накопительный элемент 7 с высокой степенью точности равен сумме токов i и 2, протекающих через резисторы 5 и 6, т. е. Jn s

:,,+-з,,,;,е-з,,

с учетом выражени  (1) имеем 1и -4(x(tc-х), т. е. дифференциальное напр жение на накопительном элементе 7 с учетом соотношений (3) и (4) равно

U,Ug-(x/ti -T-x/T).

Суммирующий усилитель 10 в сочетании с инвертором 17 осуществл ет дифференциальный съем значени  UH и его усиление так, что напр жение на выходе суммирующего усилител  10 в момент времени € равно

5() 1 RT-crf / i )1:-Х(Я -f UP+ + ( l)Uo,,-UcH,- f UcM, или с учетом выражени  (2) имеем

5(t) (ti)€-3t(),

значение коэффициента К равно

Кз

А К RjCr

И

Текущее значение погрешности аппроксимации (t) сравниваетс  блоком 8 со значением tc ±k ц. (например, с использованием сдвоенного компаратора напр жени ), где .- заданна  погрешность аппроксимации , определ ема  блоком допустимой погрешности аппроксимации. При превышении значени  li(C)l величины поиск очередного адаптивного временного интервала заканчиваетс .

Дл  уменьшени  погрешности, возникающей при сравнении величины е. и

блоком 8, желательно иметь достаточно большое значение коэффициента К. Причем во сколько раз увеличиваетс  значение К, во столько же раз уменьшаетс  погрешность , возникающа  при сравнении.

Анализ выражени  дл  коэффициента К показывает следующие пути дл  его увеличени .

Увеличение значени  величины А ограничиваетс  верхней граничной частотой ujg

обрабатываемых сигналов, его максимальным значением АН и максимально допустимой величиной выходного напр жени  UM блока 3. При заданных (, АЛ и Уд значение А определ етс  однозначно. Дл  идеального дифференциатора при Aju. U«ti. имеем А К. f.2 , где R j и С - параметры дифференциатора.

Уменьша  значение R iC i при заданном А, необходимо выполнить условие Ri;Ci- RaCa что приводит к увеличению восприимчивости устройства к частота.м выше граничной частоты входного сигнала, поэтому следует выполн ть условие ., что при , приводит к требованию К.1 (дл  прототипа -R 1).

Желаемый эффект можно получить лишь

путем увеличени  значени  - Максимально допустимое при этом значение К определ етс  максимально допустимым рабочим напр жением операционных усилителей

2, 11, элементов 9, 18, 20 и блоков 8 сравнени , вход щих в состав устройства, и равно К .

Таким образом, аддитивна  погрешность , вносима  блоком сравнени  8, может быть уменьшена в К раз, где .

В предлагаемом изобретении погрешности , вносимые операционными усилител ми, не вли ют на точностные характеристики устройства, что позвол ет не менее, чем в два раза повысить его точность.

Claims (1)

1. УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛОВ, содержащее входную клемму, подключенную через последовательно соединенные блок дифференцирования и первый резистор к инвертирующему входу операционного усилителя, выход которого подключен через последовательно соединенные аналоговое запоминающее устройство и второй резистор к инвертирующему входу операционного усилителя и первому входу первого элемента коммутации, выход которого через последовательно соединенные накопительный эле- мент и второй элемент коммутации подключен к выходу операционного усилителя, неинвертирующий вход которого соединен с общей шиной, блок задания допустимой погрешности аппроксимации, выходы которого соединены с первыми входами блока сравнения, выход которого соединен с выходной клеммой и управляющими входами аналогового запоминающего устройства, первого и второго элементов коммутации, третий элемент коммутации, отличающееся тем, что, с целью повышения точности преобразования, введены суммирующий усилитель и инвертор, вход которого соединен с выходом второго элемента коммутации, а выход — с первым входом суммирующего усилителя, второй и третий входы которого соединены соответственно с выходами первого и третьего элементов коммутации, первый вход последнего из которых ’ соединен с вторым входом первого элемента коммутации, выходом суммирующего усилителя и вторым входом блока сравнения, выход которого соединен с управляющим входом третьего элемента коммутации, второй вход которого соединен с вторым входом второго элемента коммутации с общей шиной.