SU312279A1 - Аналого-цифровой преобразователь - Google Patents
Аналого-цифровой преобразовательInfo
- Publication number
- SU312279A1 SU312279A1 SU1438397A SU1438397A SU312279A1 SU 312279 A1 SU312279 A1 SU 312279A1 SU 1438397 A SU1438397 A SU 1438397A SU 1438397 A SU1438397 A SU 1438397A SU 312279 A1 SU312279 A1 SU 312279A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- amplifier
- trigger
- input
- circuit
- integrating
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000875 corresponding Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 241001646071 Prioneris Species 0.000 description 2
- 230000001960 triggered Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Description
Изобретение относитс к области цифровой электроизмерительной техники.
Известен аналого-цифровой преобразователь , в котором интеграл от входного преобразуемого напр жени компенсируетс разностью интегралов от двухпол рных импульсов обратной св зи одинаковой амплитуды Один из этих импульсов действует в течение части TI, а второй - в течение части TZ образцового интервала времени Т, так что Ti+T2 T. Информацию о величине преобразуемого напр жени несет относительна разность указанных временных интервалов
Ti-T2.
Недостатками известного устройства вл ютс зависимость крутизны преобразовани от стабильности суммирующих сопротивлений интегратора, нелинейность функции преобразовани , обусловленна конечной величиной коэффициента усилени примен емого операционного интегрируюпдего усилител , вли ние на точность дрейфа нул усилител , которое особенно ощутимо при преобразовании и напр жении малого уровн . Нестабильность коэффициента усилени также приводит к ошибкам преобразовани . Низкое сопротивление преобразователей интегрирующего типа равно суммирующему сопротивлению интегратора со стороны входного напр жени . Причем увеличение этого сопротивлени ограничиваетс соответствующим снижением чувствительности преобразовател . Низкое входное сопротивление предъ вл ет жесткие требовани к величине и стабильности внутреннего
сопротивлени источника входного сигнала.
В предлагаемом аналого-цифровом преобразователе эти недостатки устранены за счет того, что он снабжен дополнительной идентичной интегрирующей / С-цепью, включенной
между входным зажимом преобразовател и вторым входом дифференциального усилител посто нного тока, усилителем посто нного тока по схеме МДМ, входы которого подключены к выходам интегрирующих цепей, а выход несимметрично - ко входу второго каскада дифференциального УПТ. Дл автоматической индикации пол рности преобразуемого напр жени он снабжен дополнительным триггером, триггером знака и схемой
инверсии индикации. Причем вход триггера знака через дополнительный триггер подключен к выходу счетчика, а выход соединен с управл ющим входом схемы инверсии индикации , включенной между кодовыми выходами счетчика и входами схемы цифровой индикации .
/-3 и емкостиv, 5 двух идентичных интегрирующих С-цепей, усилитель посто нного тока 6, выполненный по схеме МДМ (модул тор-усилитель-демодул тор ), дифференциальный усилитель посто нного тока 7 (УПТ), два блока сравнени 5 и Я переключающий триггер 10, электронный переключатель 11, источник образцового напр жени 12, ключи 13 и 14, генератор образцовой частоты 15, фор1мирователь измерительного интервала (делитель частоты) 16, блок управлени 17, триггер знака 18, дополнительный триггер 19, счетчик 20, схему инверсии индикации 21 и схему цифровой индикации 22.
Работа устройства рассматриваетс ниже в следующей последовательности: вначале по сн етс принцип действи преобразовател на пр жени в относительную величину временного интервала (элементы 1-5 и 7-12, затем устройства автоматической выборки дрейфа нул и устройства цифрового измерени относительной величины временного интервала (элементы 13-22).
Предположим, что к данному моменту времени емкости 4 и 5 интегрирующих цепей зар жены до величины входного напр жени (дл этого параметры схемы подобраны таким образом, что входное сопротивление усилител (сопротивлений 1 н 2 интегрирующих цепей) и что напр жение усилител достигло одного из опорных уровней , например Uon,- В результате срабатывани блок сравнени 9 с помощью триггера 10, коммутируемого по логическим входам, и переключател 11 подключает на вход интегрирующей цепи образцовое напр жение -i-L/o ,(СЭД- фиг. 2). При этом емкость 4 начинает зар жатьс со скоростью, котора при надлежащем выборе параметров устройства, обеспечивающем малую пилообразную составл ющую напр жени на емкости 4 по отнощению к величине UQ, определ етс выражением:
(t/.-),
y-i
где - величина суммирующего сопротивлени 3;
C - величина интегрирующей емкости 4 (рассматриваетс случай преобразовани положительного входного напр жени Ux).
Как только напр жение на емкости 4 достигнет величины, при которой напр жение на выходе УПТ сравн етс с величиной Loni срабатывает блок сравнени S и с помощью триггера 10 и переключател 11 подключает на вход интегрирующей цепи образцовое напр жение - UQ. В результате емкость 4 начинает разр жатьс со скоростью
функци преобразовани устройства имеет вид:
7-1-Г; ,и
TI + TIUa
При Ux 0 интервалы Ti и Та равны (см. фиг. 2). Идентичность интегрирующих цепей приводит к тому, что изменение напр жени на выходе УПТ обусловлено лищь пилообразной составл ющей на емкости «рабочей интегрирующей цепи. Изменение же самого преобразуемого напр жени Ux приводит к одинаковым изменени м напр жени непосредственно на входах УПТ и не вызывает
каких-либо изменений его выходного напр жени .
Дл случа отрицательной пол рности напр жени Ux, справедливо соотношение
.
TI + ТзUt
Следовательно, устройство может быть применено дл преобразовани напр жени обеих пол рностей с автоматическим указанием его знака.
В выражении функции преобразовани не вход т ни величины суммирующих сопротивлений и емкостей интегрирующих цепей, ни величина коэффициента усилени усилител , ни величины опорных уровней блоков сравнени . Стабильность коэффициента преобразовани определ етс лищь стабильностью образцового напр жени UQ.
Устройство обеспечивает высокое входное сопротивление, равное
+
В данном случае при прочих равных услоВИЯХ следует ожидать часгичной компенсации погрещности от нелинейности, свойственной всем преобразовател м с использованием аналогового интегрировани . Дл устранени погрещности от дрейфа нул в предлагаемом преобразователе применено устройство автоматической выборки дрейфа , представл ющее собой усилитель МДМ 6, входы которого подключены к интегрирующим емкост м 4 и 5, а выходы несимметрично -
ко входу второго каскада УПТ.
При по влении напр жени дрейфа на вход усилител МДМ воздействует разность напр жений на емкост х 4 и 5, равна напр жению дрейфа УПТ, приведенному к его
входу.
Это напр жение усиливаетс и в противофазе подаетс на вход второго каскада УПТ.
Рассмотрим работу цифрового измерител
относительной величины временного интервала . Переключающий триггер 10 в каждый из последовательных интервалов времени Ti+Ta открывает ключ 13 на врем TI. При этом на ключ 14 поступают пачки импульсов с генератора образцовой частоты 15. По команде с
тельного интервала 16 открывает ключ на 14 на врем Тк, и производитс подсчет импульсов .
Дл автоматического указани знака измер емого напр жени и переключени отсчета с пр мого кода на обратный в схеме предусмотрены дополнительный триггер 19, триггер знака 18 и схема инверсии индикации 21. Перед началом измерени блок управлени
17устанавливает счетчик 20 и триггер 19 в нулевое исходное состо ние, а триггер знака
18- в состо ние, соответствуюпдее индикации знака «- и отсчета в обратном коде. Если , то это состо ние остаетс неизменным и по окончании образцового интервала Т„. Если , счетчик 20 переполн етс два раза, и выходной импульс триггера 19 переключает триггер знака в состо ние, соответствующее индикации знака «-f- и отсчета в пр мом коде.
Схема инверсии индикации, управл ема триггером знака, может переключать индикацию отсчета с пр мого кода на обратный, который отличаетс от требуемого дополнительного кода на единицу.
Соответствующа поправка при измерении отрицательных напр жений может быть произведена одним из известных методов.
Предмет изобретени
Claims (3)
- I. Аналого-цифровой преобразователь, содержащий интегрирующую / С-цепь, дифференциальный усилитель посто нного тока,дваблока сравнени , источник образцового напр жени , электронный переключатель с триггером управлени , генератор образцовой частоты, два ключа, формирователь измерительного интервала, счетчик со схемой цифровой индикации и блок управлени , отличающийс тем, что, с целью повыщени точности при существенном снижении требований к стабильности параметров схемы, он содержитдополнительную интегрирующую ./ С-цепь, включенную между входом преобразовател и вторым входом дифференциального усилител посто нного тока.
- 2.Устройство но и. I, отличающеес тем, что, с целью компенсации погрещности от дрейфанул дифференциального усилител посто нного тока преобразовател , оно содержит усилитель посто нного тока по схеме МДМ, входы которого подключены к выходам интегрирующих RC-цепей, а выход - к одному из входов второго каскада дифференциального усилител посто нного тока.
- 3.Устройство по п. I, Отличающеес тем, что, с целью автоматической индикации пол рности при преобразовании знакопеременного напр жени , оно содержит дополнительный триггер, триггер знака и схему инверсии индикации , причем вход триггера знака через дополнительный триггер подключен к выходусчетчика, а выход триггера знака соединен с управл ющим входом схемы инверсии индикации , включенной меладу кодовыми выходами счетчика и входами схемы цифровой индикации .иг. 2
Publications (1)
Publication Number | Publication Date |
---|---|
SU312279A1 true SU312279A1 (ru) |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3379726A1 (en) | Analog-to-digital converter, sensor arrangement and method for analog-to-digital conversion | |
SU312279A1 (ru) | Аналого-цифровой преобразователь | |
US5323156A (en) | Delta-sigma analog-to-digital converter | |
US11349439B2 (en) | Method for amplifier load current cancellation in a current integrator and current integrator with amplifier load current cancellation | |
US4768019A (en) | Analog-to-digital converter | |
SU896633A1 (ru) | Аналоговый интегратор | |
JPH09205367A (ja) | 積分型a/d変換方法 | |
JPH049581Y2 (ru) | ||
SU661375A1 (ru) | Цифровой интегрирующий измеритель отношени двух посто нных напр жений | |
JPS63133069A (ja) | 直流差電圧の測定装置 | |
SU855534A1 (ru) | Устройство дл измерени сопротивлени посто нному току | |
JPS5950612A (ja) | A−d変換器 | |
SU1674373A2 (ru) | Аналого-цифровой преобразователь | |
JP3144154B2 (ja) | サンプルホールド回路 | |
SU323789A1 (ru) | Аналого-цифровой преобразователь | |
SU1037285A1 (ru) | Функциональный преобразователь | |
JPH0412465Y2 (ru) | ||
Trofimenkoff et al. | VFC with pulsewidth-to-period ratio proportional to input voltage | |
SU1107138A1 (ru) | Функциональный преобразователь | |
SU734811A1 (ru) | Аналоговое запоминающее устройство | |
SU433415A1 (ru) | КОРРЕКТИРУЮЩИЙ ПРЮБРАЗОВАТЕЛЬ^.-ии,.-НАПРЯЖЕНИЯ | |
SU902230A2 (ru) | Преобразователь амплитуды импульсов в посто нное напр жение | |
SU982191A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
JPH0640623B2 (ja) | オ−トゼロ装置 | |
SU286358A1 (ru) | Время-импульсный квадратичный преобразователь |