JPH06507525A - モールド・リング集積回路パッケージ - Google Patents

モールド・リング集積回路パッケージ

Info

Publication number
JPH06507525A
JPH06507525A JP5515717A JP51571793A JPH06507525A JP H06507525 A JPH06507525 A JP H06507525A JP 5515717 A JP5515717 A JP 5515717A JP 51571793 A JP51571793 A JP 51571793A JP H06507525 A JPH06507525 A JP H06507525A
Authority
JP
Japan
Prior art keywords
die
integrated circuit
leads
circuit package
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5515717A
Other languages
English (en)
Inventor
ジャスキー，フランク・ジェイ
サペルサ，アンソニー・ビー
ベリアン，リンダ・ケイ
Original Assignee
モトローラ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレイテッド filed Critical モトローラ・インコーポレイテッド
Publication of JPH06507525A publication Critical patent/JPH06507525A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 モールド・リング集積回路パッケージ 技術分野 本発明は、一般に電子デバイスのパッケージに関し、さらに詳しくはトランスフ ァ・モールド集積回路パッケージに関する。
背景技術 集積回路の製造技術において、回路および関連パッケージのいっそうの／Ｊ）型 化、高密度化、熱効率の向上、コストの低減を実現することが永久の目標である ことは良く知られている。これらやその他の問題を解決するために、多数の代替 的な実装方法が提案されてきた。集積回路つまりＩＣをその中に実装するモジュ ールまたはケーシングは、集積回路の最終的なコスト、性能、および寿命の重要 な要素である。例えば、ＩＣがいっそう高密度化すると、チップによって発生す る熱エネルギの効率的な消散が、その有効寿命をできるだけ延ばす上でいっそう 重要になる。別の問題点は、リード数および集積回路パッドへの接続数が増加す ることであり、これに対応して構造の複雑さが増大し、最終製品のコストが高く なる。密度の増加は、パッケージの物理的なサイズの増大にも現れる。パッケー ジのサイズはダイから出ているリード数の指数関数であるので、密度が高くなる と、パッケージサイズは急激に増大する。ダイおよびパッケージサイズが大きく なると、実装材料の膨張率の不一致のために熱的問題が増大する。
デュアル・インライン・パッケージ（ＤＩＰ）やファラド・フラット・パッケー ジ（ＱＦＰ）などのプラスチック・パッケージのトランスファ・モールドＩＣの ダイは、ＤＩＰやＱＦＰが大きくなると、大きな問題を生じる。熱管理や膨張率 応力などの問題は、パッケージの最大サイズを限定する。これらの問題を処理す るために、例えば熱伝達を高めるためにプラスチック・モールド材料に適切な充 填剤を加えるなど、多くの方法が提案されてきた。充填剤はプラスチックの膨張 率を低下し、シリコンエＣの膨張率により近づける効果もある。これらの方法は 、全ての問題を総合的に処理し適切に解決するものではないために、産業界では あまり広く採用されなかった。
したがって、集積回路などの電子デバイスのパッケージを製造する技術における 永久の目標は、低コストで容易に製造できる構造で、熱管理および熱膨張率の不 一致の問題を満足に処理するパッケージ設計を提供することである。
そうしたパッケージは、大規模集積回路パッケージの場合、これまで存在しなか った。
発明の概要 簡単に説明すると、本発明は、ダイ表面の能動回路機構を露出するように成形さ れた集積回路パンケージを提供する。集積回路グイは、ダイの周辺部をリードフ レーム上に支持するように、金属リードフレームのダイ取付部に取り付ける。ダ イ上の能動回路機構は、ダイ上のボンドパッドと金属リードフレームとの間をつ なぐ細いワイヤによって様々なリードフレームに接続する。次に、ワイヤボンド ・パッド、集積回路ダイの周辺、ワイヤボンド、リードの一部分、ダイの裏面の 周辺部、およびリードフレームのグイ取付部を封止するように、プラスチック材 料を成形する。
プラスチック材料は、グイ表面の能動回路機構およびダイ裏面の中心部が露出す るように成形する。
別の実施例では、リードフレームのグイ取付部を窓枠状に形成し、ダイを窓枠上 に静置し、グイ取付部の中心部は開放してダイの裏面を露出させる。
図面の簡単な説明 ｔｓ１図は、本発明に係る集積回路パッケージを第２図の線１−１に沿って見た 断面図である。
第２図は、本発明に係る集積回路パッケージの等烏口である。
第３図は、本発明に係る集積回路パッケージの底面の等烏口である。
第４図は、本発明に係る集積回路パッケージを製造するための金型の一実施例の 等烏口である。
第５図は、本発明に係る集積回路パッケージの側面図である。
第６図は、本発明に係るヒート・シンクを有する集積回路パッケージの断面図で ある。
第７図は、本発明に係る集積回路パンケージを図２の線１−１に沿って見た断面 図である。
発明を実施するための最良の形態 次に、本発明を様々な図面を参照しながらさらに詳しく説明する。第１図は、符 号１０で示す電子パッケージの内部の断面図であり、第２図および第３図はその 等烏口である。パッケージ１０の中心部に、第１面１４およびその反対側の第２ 面２０を有する集積回路（Ｉ　Ｃ）ダイ１２がある。第１面１４には、１１面の 大部分を占める中心部に能動回路機構１５がある。能動回路機構の周囲には、多 数のワイヤボンド・パッド１７を含む周辺部１６がある。ダイ１２の第２面は、 中心部２１およびこの中心部を取り巻く周辺部２２を有する。ダイ１２は、周辺 部２２がリードフレームのグイ取付部３２の上に載置するようにダイを位置決め することによって、リードフレーム３ｏ上に取り付けられている。リードフレー ムのダイ取付部３２は、窓枠形に構成することが望ましい。つまり、窓枠が中心 部に孔を持つ境界を構成し、ダイ１２は窓枠の境界に取り付けられる。この構成 により、ダイ１２の第２面２ｏを従来の技術のように固体ダイ取付パドルによっ て覆うことなく、露出させることができる。ダイ１２は、共晶ダイボンディング （ｅｕｔｅｃｔｉｃ　ｄｉｅ　ｂｏｎｄｔｎｇ）や様々な合金のソルダなと多数 の従来の手段のどれかによって、あるいは導電性樹脂を使用することによって、 グイ取付部３２に固定する。エポキシ樹脂や共晶ポンドなどの接着材料を、周辺 部２２とグイ取付部３２の間に塗布する。好適な実施例では、導電性エポキシを 使用し、エポキシはダイ取付後に硬化する。
次に、例えばワイヤボンド１８などにｉっで、ダイ１２をリードフレーム３０に 相互接続する。リードフレーム３０は、先に述べたグイ取付部３２および第１部 ３３と第２部３４とを有する多数のリードから成る。リードは、ＤＩＰやＱＦＰ の従来のリードフレームに見られるのと同様のファンアウト形のパターンでグイ 取付部３２の周囲を取り巻く。ワイヤボンド１８は、従来の方法で、ワイヤボン ドパッド１７とリードフレーム３０の第１部３３との間に形成される。ダイ１２ はリードフレームにフリップチップ結合したり、ＴＡＢ結合することによって、 同様のタイプ構成を実現することもできる。そのような場合、能動回路機構は表 面を下向きにして、さかさまに取り刊りられるので、上述の第１面と第２面は逆 転し、ダイの裏面への窓枠の取付は適用されない。
ダイ１２をグイ取付部３２に機械的に取り付け、ワイヤボンド１８によってリー ドフレーム３ｏの第１部に電気的に接続した後、ダイ、ワイヤボンド、およびリ ードフレームの相互接続部を封止するために、この組立体を金型のキャビティ内 に置く。ここで図４を参照すると、金型の下半分４０は、ダイ１２をその上に載 置させるための受台または第１部材４２を有する。同様にリードフレーム３０は 、金型の周辺部４４上に載置する。金型の上半分４６は下半分４０に対応し、ダ イ１２の能動回路機構１５の上に載置するようになる受台または第２部材４８を 有する。好適な実施例では、第２部材４８は弾性材料から構成される。
第２部材４８は上半分４６の表面の平面より突出しているので、上半分を下半分 ４０の上に置いて金製を閉じたときに、弾性の第２部材４８がダイの能動表面１ ５上にかぶさり、圧迫されて気密状態を形成する。次に、ＩＣの一部分を封止す るために、トランスファ・モールド材料などのプラスチック材を金型の空間４７ 内に射出または注入する。
成形工程中、モールド材料がダイ表面に流入するのを防止するために、弾性部材 ４８をダイの能動表面１５に圧迫あるいは押し付ける。ダイ１２の周囲に気密状 態を形成し、コンプライアンスを高めるために、金型の下半分の第１部材４２も また弾性材料とすることができる。この目的のために多くのエラストマ（ｅｌａ ｓｔｏｍｅｒｓ）を使用することができるが、トランスファ・モールド工程では 、エラストマを高温材料としなければならない。スチレン−ブタジェンゴム／ス チレンをベースとする熱可塑性エラストマ／シリコンゴムを調合して形成された 共重合体材料が、トランスファモールドに使用するのに特に適していることが分 かつている。スチレンをベースとする適切な熱可塑性エラストマとして、シェル ・ケミカル社のＫＲＡＴＯＮ＠がある。シリコンゴムなと、高温で使用するのに 適したその他のエラストマを上記の調合共重合体の代わりに使用してもよい。プ ラスチック材料は、トランスファモールド以外の方法を適用することもできる。
例えば、注型法、射出成形法２反応射出成形法、またはその他の熱硬化性材料を 使用する方法などがある。
第１図に戻ると、ワイヤボンド１８．ワイヤボンド・バッド１７．ダイの頂面の 周辺部１６．リードフレームの第１部３３．グイ取付部３２．およびダイの底面 の周辺部２２は全て封止されている、つまりプラスチック・モールド材料５０内 に完全に封入されていることが分かる。モールドの構成からさらに、ダイの第２ 面２０および第１面１４は両方ともプラスチック・モールド材料５０に覆われず 、むき出しの状態つまり環境に露出された状態となる。プラスチックのトランス ファ・モールド材料５ｏは今ダイの周辺を囲む（方形または矩形の）リングを形 成しており、ダイ全体をモールド材料で封止する従来の技術とは異なり、ダイ、 ワイヤボンド、およびリードフレームの相互接続部だけを封入している。本発明 は、ダイの能動回路機構の表面およびダイの裏面からモールド材料を除去し、そ れによって使用されるモールド材料の量を減少し、パッケージの付随コストをも 低下する。ダイのかなりの部分がらモールド材料を除去することにより、モール ド材料とシリコンダイとの間の熱膨張率の不一致によって生じる応力が軽減され る。
ダイの裏面は今や環境に対して開放されているので、第６図に示すようにヒート ・シンクがダイの第２面２ｏに接触するようにパッケージをヒート・シンクロ４ に載せるまた、ダイの第１面１４上に第２ヒート・シンクロ２を置くこともでき る。ダイ１２の表面の能動回路機構１５は、半導体製造工程でダイに従来塗布さ れるガラス・パッシベーション層６６によって環境破損、腐食、およびその他の 物理的損傷から守られる。保護のために、シリコン被膜やゲルなどの重合体のダ イ被膜を能動体回路機構の上に塗布してもよい。第２ヒート・シンクロ２も電子 パッケージｌＯのカバーとして機能するように形成することができ、それによっ てダイはさらに物理的損傷から守られる。バッケ−ジを成形した後、リードフレ ーム３０の端部を、完成したパッケージの側面図（第５図）に示すような構成に なるように、所望の形状に曲げるか造形する。リードフレーム３０は、電子パッ ケージ１０の四方の全ての側面から伸長することが望ましい。しかし、ＤＩＰ構 成では二つの側面から伸長するだけである。リードフレームの端はかもめの翼形 の形状に曲げた状態が図示されているが、Ｊリード。
フォールド・アンダ、ＰＬＣＣ，直線リード、スルーホール取付のための９０度 曲げなど多くの形状を、本発明の精神を侵すことなく、使用することができる。
次に、第２図および第３図に示すパッケージの等烏口を見ると、ダイの中心部ま たは能動回路領域１５が開口していることが分かる。これにより、この能動回路 機構は、もしダイがＥＰＲＯＭであるならば例えば光によって消去し、プログラ ムし直すことが可能になる。ダイの記憶を消去した後、モールド・リング５２の 頂面上に載せるカバー６０を任意選択的に追加してもよい。カバー６０は、ダイ １２の表面がその後迷走環境光によって誤ってプログラミングされることを防止 する。カバー６０は、モールド・リング５２に接着剤で接着する剛性カバーとす ることができ、また同じ機能を果たす多数の構成のどれを用いてもかまわない。
例えば、最も簡単な構成のカバー６０は、ダイの表面から容易に着脱することが できるように感圧接着剤を塗布した小さいフィルムまたは紙である。
本発明の請求の範囲から逸脱することなく、構造および工程に多くの変形例を構 成することができる。例えば、金属リードフレームを使用する代わりに、セラミ ック、印刷配線板、またはフレキシブル・フィルム重合体などの回路搭載基板を 使用することもできる。フレキシブル・フィルム重合体またはその他の種類の基 板を使用する場合、両面に導線を設け、またパッケージの内部から外部への接続 経路をいっそう効果的に設定するためにスルーホールを設けることができる。以 上に説明した集積回路パッケージは、熱消散の増大、コスト軽減、性能の向上、 および封止プラスチックと集積回路ダイとの間の熱的不一致による応力を除去す ることによる信頼性の向上という利点を備えている。
フロントページの続き （５１）Ｉｎｔ、　Ｃ１，５識別記号　庁内整理番号ＨＯＩＬ　２３１５０　Ｆ 　９２７２−４Ｍ（７２）発明者　ベリアン、リング・ケイアメリカ合衆国フロ リダ州フォート・ローダ−ゾール、ノース・ウェスト・７・プレース３７３０ Ｉ

Claims (10)

    【特許請求の範囲】
  1. １．ダイ取付部と、第１部分および第２部分を有する複数のリードとを含む金属 リードフレームであって、前記複数のリードは前記ダイ取付部の周りに配置され ている金属リードフレーム； 二つの対置する面を有する集積回路ダイであって、第１面は中央領域における能 動回路と、周辺部に配置された複数のワイヤポンド・パッドとを含み、第２面は 中央部と周辺部とを含む集積回路ダイ； 前記ダイ取付部上に取付けられた前記集積回路ダイの前記第２面と、それぞれの 前記ワイヤポンド・パッドとそれぞれの前記リードの第１部分との間に延在する 細線によって、前記複数のリードの前記第１部分に電気接続された前記能動回路 ； 前記ワイヤポンド・パッド，前記集積回路ダイ周辺部，前記細線，前記複数のリ ードの前記第１部分，前記第２面の前記周辺部および前記リードフレーム・ダイ 取付部上に形成されたプラスチック・モールド材料；および前記ダイの第１面上 の前記中央領域と、前記ダイの第２面上の前記中央部とを露出するように形成さ れた前記プラスチック・モールド材料； によって構成されることを特徴とする集積回路パッケージ。
  2. ２．前記リードフレームの前記ダイ取付部は窓枠形からなり、前記窓枠形は中央 孔の周りにリードフレーム材料の境界を実質的に形成する部分を含み、前記ダイ 周辺部の第２面は前記境界上に載置されていることを特徴とする請求項１記載の 集積回路パッケージ。
  3. ３．前記能動回路は、光に露出されると消去することのできる回路からなること を特徴とする請求項１記載の集積回路パッケージ。
  4. ４．前記ダイの前記第２面に取付けられたヒート・シンクをさらに含んで構成さ れることを特徴とする請求項１記載の集積回路パッケージ。
  5. ５．前記露出された中央領域を物理的に保護するため、前記プラスチック・モー ルド材料上にカバーをさらに含んで構成されることを特徴とする請求項１記載の 集積回路パッケージ。
  6. ６．第１部分と第２部分とを有する複数のリードを含む金属リードフレーム； ２つの対置する面を有する集積回路ダイであって、第１面は中央領域における能 動回路と、周辺部の周りに配置された複数の相互接続パッドとを含み、第２面は 中央部と周辺部とを含む集積回路ダイ； それぞれの前記相互接続パッドとそれぞれの前記リードの第１部分との間のフリ ップ・チップ・ポンデイングによって、前記複数のリードの前記第１部分に電気 接続された前記能動回路； 前記相互接続パッド，前記集積回路ダイ周辺部，前記直接接続，前記複数のリー ドの前記第１部分および前記第２面の前記周辺部上に形成されたプラスチック・ モールド材料；および 前記ダイの第１面上の前記中央領域と、前記ダイの第２面上の前記中央部とを露 出するように形成された前記プラスチック・モールド材料； によって構成されることを特徴とする集積回路パッケージ。
  7. ７．前記ダイは前記リードフレームにＴＡＢ結合されることを特徴とする請求項 ６記載の集積回路パッケージ。
  8. ８．前記ダイの前記第１面に取付けられたヒート・シンクをさらに含んで構成さ れることを特徴とする請求項６記載の集積回路パッケージ。
  9. ９．中央孔の周りにリードフレーム材料の境界を実質的に形成する窓枠形を有す るチップ取付部と、第１部分および第２部分を有する複数のリードであって、前 記チップ取付部を実質的に取り囲むパターンに配置された複数のリードとを含む 金属リードフレーム； ２つの対置する面を有する集積回路チップであって、第１面は中央領域における 能動回路と、周辺部の周りに配置された複数のワイヤポンド・パッドとを含み、 第２面は中央部と周辺部とを含む集積回路チップ；前記チップ取付窓枠部上に取 付けられた前記チップの第２面の前記周辺部と、それぞれの前記ワイヤポンド・ パッドとそれぞれの前記リードの第１部分との間のワイヤボンドによって、前記 複数のリードの前記第１部分に電気接続された前記能動回路； 前記ワイヤポンド・パッド，前記チップ周辺部，前記ワイヤポンド，前記複数の リードの前記第１部分，前記第２面の前記周辺部および前記チップ取付部上にト ランスファ成形されたプラスチック材料； 前記チツプの第１面に前記中央領域を露出する第１開口部と、前記チップの第２ 面に前記中央部分を露出する第２開口部とを設けるように形成された前記プラス チック材料；および 前記第１開口部上にあり、かつ前記プラスチック材料に取付けられて、前記露出 された能動回路を物理的に保護するカバー； によって構成されることを特徴とする集積回路パッケージ。
  10. １０．前記ダイの前記第２面に取付けられたヒート・シンクをさらに含んで構成 されることを特徴とする請求項９記載の集積回路パッケージ。
JP5515717A 1992-03-02 1993-02-19 モールド・リング集積回路パッケージ Pending JPH06507525A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/844,015 US5177669A (en) 1992-03-02 1992-03-02 Molded ring integrated circuit package
US844,015 1992-03-02
PCT/US1993/001550 WO1993018546A1 (en) 1992-03-02 1993-02-19 Molded ring integrated circuit package

Publications (1)

Publication Number Publication Date
JPH06507525A true JPH06507525A (ja) 1994-08-25

Family

ID=25291558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5515717A Pending JPH06507525A (ja) 1992-03-02 1993-02-19 モールド・リング集積回路パッケージ

Country Status (5)

Country Link
US (1) US5177669A (ja)
EP (1) EP0582705A4 (ja)
JP (1) JPH06507525A (ja)
KR (1) KR970006527B1 (ja)
WO (1) WO1993018546A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319242A (en) * 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
EP0566872A3 (en) * 1992-04-21 1994-05-11 Motorola Inc A thermally enhanced semiconductor device and method for making the same
US5438216A (en) * 1992-08-31 1995-08-01 Motorola, Inc. Light erasable multichip module
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
JPH06275759A (ja) * 1993-03-17 1994-09-30 Fujitsu Ltd 半導体装置及びその製造方法
US5467251A (en) * 1993-10-08 1995-11-14 Northern Telecom Limited Printed circuit boards and heat sink structures
SE514116C2 (sv) * 1994-10-19 2001-01-08 Ericsson Telefon Ab L M Förfarande för framställning av en kapslad optokomponent, gjutform för kapsling av en optokomponent och tryckanordning för gjutform
JPH08130267A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
US6208513B1 (en) * 1995-01-17 2001-03-27 Compaq Computer Corporation Independently mounted cooling fins for a low-stress semiconductor package
US5646826A (en) * 1995-01-26 1997-07-08 Northern Telecom Limited Printed circuit board and heat sink arrangement
US5777345A (en) * 1996-01-03 1998-07-07 Intel Corporation Multi-chip integrated circuit package
US5894108A (en) * 1997-02-11 1999-04-13 National Semiconductor Corporation Plastic package with exposed die
US6075288A (en) 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
TW546806B (en) * 1999-11-08 2003-08-11 Siliconware Precision Industries Co Ltd Semiconductor package with common lead frame and heat sink
US6605875B2 (en) 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US7049166B2 (en) * 2000-08-17 2006-05-23 Authentec, Inc. Methods and apparatus for making integrated circuit package including opening exposing portion of the IC
US6541856B2 (en) 2001-06-06 2003-04-01 Micron Technology, Inc. Thermally enhanced high density semiconductor package
US7145248B2 (en) * 2002-06-28 2006-12-05 Lucent Technologies Inc. Common connection method for flip-chip assembled devices
US6785137B2 (en) * 2002-07-26 2004-08-31 Stmicroelectronics, Inc. Method and system for removing heat from an active area of an integrated circuit device
WO2006059828A1 (en) * 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
TWI405349B (zh) * 2004-10-07 2013-08-11 Seoul Semiconductor Co Ltd 側照明透鏡以及使用此透鏡的發光元件
US20060284301A1 (en) * 2005-06-17 2006-12-21 Corisis David J CSP semiconductor chip and BGA assembly with enhanced physical protection, protective members and assemblies used with same, and methods of enhancing physical protection of chips and assemblies
KR101258227B1 (ko) * 2006-08-29 2013-04-25 서울반도체 주식회사 발광 소자
US8269248B2 (en) * 2009-03-02 2012-09-18 Thompson Joseph B Light emitting assemblies and portions thereof
US8304871B2 (en) * 2011-04-05 2012-11-06 Texas Instruments Incorporated Exposed die package for direct surface mounting
US8994157B1 (en) * 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
KR101407194B1 (ko) * 2013-05-10 2014-06-12 현대오트론 주식회사 차량의 전자제어장치
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9871107B2 (en) 2015-05-22 2018-01-16 Nxp Usa, Inc. Device with a conductive feature formed over a cavity and method therefor
US9787254B2 (en) 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
TWI765161B (zh) * 2016-11-11 2022-05-21 日商京瓷股份有限公司 電氣元件搭載用封裝體、陣列型封裝體及電氣裝置
US9917040B1 (en) * 2016-12-12 2018-03-13 Stmicroelectronics, Inc. Stress relieved thermal base for integrated circuit packaging
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件
US11626340B2 (en) * 2019-12-12 2023-04-11 Qorvo Us, Inc. Integrated circuit (IC) package with embedded heat spreader in a redistribution layer (RDL)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239855A (ja) * 1988-03-18 1989-09-25 Matsushita Electron Corp 半導体装置のシーリング方法
JPH03209857A (ja) * 1990-01-12 1991-09-12 Nec Corp 集積回路用パッケージ

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
JPS57107063A (en) * 1980-12-25 1982-07-03 Nec Corp Semiconductor package
JPS6215838A (ja) * 1985-07-15 1987-01-24 Hitachi Ltd 樹脂封止型半導体装置
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JPH01136356A (ja) * 1987-11-24 1989-05-29 Nec Corp 樹脂封止型半導体装置
JPH02307251A (ja) * 1989-05-22 1990-12-20 Nec Corp 樹脂封止型半導体装置
JPH0360137A (ja) * 1989-07-28 1991-03-15 Hitachi Ltd 半導体装置の製造方法
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01239855A (ja) * 1988-03-18 1989-09-25 Matsushita Electron Corp 半導体装置のシーリング方法
JPH03209857A (ja) * 1990-01-12 1991-09-12 Nec Corp 集積回路用パッケージ

Also Published As

Publication number Publication date
EP0582705A4 (en) 1995-02-22
US5177669A (en) 1993-01-05
EP0582705A1 (en) 1994-02-16
WO1993018546A1 (en) 1993-09-16
KR970006527B1 (ko) 1997-04-29

Similar Documents

Publication Publication Date Title
JPH06507525A (ja) モールド・リング集積回路パッケージ
US6515356B1 (en) Semiconductor package and method for fabricating the same
US7227086B2 (en) Semiconductor chip package having an adhesive tape attached on bonding wires
US5438216A (en) Light erasable multichip module
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
EP0498446B1 (en) Multichip packaged semiconductor device and method for manufacturing the same
US6819003B2 (en) Recessed encapsulated microelectronic devices and methods for formation
JP4705784B2 (ja) イメージセンサデバイスの製造方法
TW510034B (en) Ball grid array semiconductor package
JP3332516B2 (ja) 露出裏面を有する熱強化型半導体デバイスと、その製造方法
JP3416737B2 (ja) 半導体パッケージの製造方法
JPH09246432A (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
US20080009096A1 (en) Package-on-package and method of fabricating the same
TW200534454A (en) Exposed pad module integrated a passive device therein
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JP3655338B2 (ja) 樹脂封止型半導体装置及びその製造方法
TW200522302A (en) Semiconductor package
JPS618959A (ja) 半導体装置
JP2814006B2 (ja) 電子部品搭載用基板
JPS61240664A (ja) 半導体装置
KR100424611B1 (ko) 저형상 감광성 반도체 패키지
KR101214360B1 (ko) 반도체 패키지의 제조 방법
TW476148B (en) Semiconductor packaging piece and its manufacture method to improve lead bonding reliability
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
TW498521B (en) Semiconductor package with enhanced heat-dissipation efficiency