JPH0637118A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPH0637118A JPH0637118A JP5133830A JP13383093A JPH0637118A JP H0637118 A JPH0637118 A JP H0637118A JP 5133830 A JP5133830 A JP 5133830A JP 13383093 A JP13383093 A JP 13383093A JP H0637118 A JPH0637118 A JP H0637118A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- spacer
- gate
- source
- auxiliary layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 125000006850 spacer group Chemical group 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims description 49
- 238000001465 metallisation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 79
- 230000002787 reinforcement Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
- H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 高いブレークダウン電圧および小さいゲート
‐ドレイン間電圧を有する電界効果トランジスタを製造
するための簡単に実行可能な方法を提供する。 【構成】 第1の過程で少なくとも層1と高ドープされ
た接触層2とを含む層列の上に、ゲートの範囲内に孔を
有するマスク3がかぶせられ、第2の過程でこの範囲内
に少なくとも接触層2の厚みが減ぜられることによって
凹み4が作られ、第3の過程でソースおよびドレイン側
のスペーサ6、7が孔のなかに作られ、第4の過程でソ
ース側のスペーサ6が除去され、第5の過程で別のスペ
ーサ9が作られ、第6の過程でゲートメタライジング1
0、12がこれらの別のスペーサ9の間に、またこれら
により接触層2から電気的に絶縁されてチャネル層1の
上にかぶせられ、またソースおよびドレインに対するメ
タライジングが作られる。
‐ドレイン間電圧を有する電界効果トランジスタを製造
するための簡単に実行可能な方法を提供する。 【構成】 第1の過程で少なくとも層1と高ドープされ
た接触層2とを含む層列の上に、ゲートの範囲内に孔を
有するマスク3がかぶせられ、第2の過程でこの範囲内
に少なくとも接触層2の厚みが減ぜられることによって
凹み4が作られ、第3の過程でソースおよびドレイン側
のスペーサ6、7が孔のなかに作られ、第4の過程でソ
ース側のスペーサ6が除去され、第5の過程で別のスペ
ーサ9が作られ、第6の過程でゲートメタライジング1
0、12がこれらの別のスペーサ9の間に、またこれら
により接触層2から電気的に絶縁されてチャネル層1の
上にかぶせられ、またソースおよびドレインに対するメ
タライジングが作られる。
Description
【0001】
【産業上の利用分野】本発明は、非常に短いゲート長さ
を有する電界効果トランジスタの製造方法に関する。
を有する電界効果トランジスタの製造方法に関する。
【0002】
【従来の技術】電界効果トランジスタ、特にMESFE
TまたはHEMTではソース側では、寄生的なソース抵
抗が可能なかぎり小さいように、ゲートと接触層との間
の間隔が可能なかぎり小さく保たれなければならない。
他方においてドレイン側ではゲートと接触層との間の間
隔が、ゲートとドレインとの間のブレークダウン電圧が
十分に大きくなり、また同時にゲート‐ドレイン間キャ
パシタンスが可能なかぎり小さくなるように、比較的大
きくなければならない。これまではこの目的で、要求さ
れるブレークダウン電圧があまりに高くないならば、自
己調節方法が採用された。その際にゲートとn+接触層
との間の間隔はソースおよびドレイン側で等しくとどめ
られた(ゲートの周りのソースおよびドレインの対称位
置)。より高いブレークダウン電圧に対しては追加的な
フォト技術‐調節過程によりドレイン側で接触層への間
隔が増大された。このような方法はたとえば米国特許第
4196439号明細書および米国特許第 4956308号明細書に
記載されている。米国特許第4300148号明細書では、能
動的な層の厚みをゲートのドレイン側で、この層がまさ
に可能な電流の最大をゲートの下で受け入れ得るように
薄くされまたは低くドープされているようにすることが
提案される。
TまたはHEMTではソース側では、寄生的なソース抵
抗が可能なかぎり小さいように、ゲートと接触層との間
の間隔が可能なかぎり小さく保たれなければならない。
他方においてドレイン側ではゲートと接触層との間の間
隔が、ゲートとドレインとの間のブレークダウン電圧が
十分に大きくなり、また同時にゲート‐ドレイン間キャ
パシタンスが可能なかぎり小さくなるように、比較的大
きくなければならない。これまではこの目的で、要求さ
れるブレークダウン電圧があまりに高くないならば、自
己調節方法が採用された。その際にゲートとn+接触層
との間の間隔はソースおよびドレイン側で等しくとどめ
られた(ゲートの周りのソースおよびドレインの対称位
置)。より高いブレークダウン電圧に対しては追加的な
フォト技術‐調節過程によりドレイン側で接触層への間
隔が増大された。このような方法はたとえば米国特許第
4196439号明細書および米国特許第 4956308号明細書に
記載されている。米国特許第4300148号明細書では、能
動的な層の厚みをゲートのドレイン側で、この層がまさ
に可能な電流の最大をゲートの下で受け入れ得るように
薄くされまたは低くドープされているようにすることが
提案される。
【0003】
【発明が解決しようとする課題】本発明の課題は、高い
ブレークダウン電圧および小さいゲート‐ドレイン間容
量を有する電界効果トランジスタを製造するための簡単
に実行可能な方法を提供することである。
ブレークダウン電圧および小さいゲート‐ドレイン間容
量を有する電界効果トランジスタを製造するための簡単
に実行可能な方法を提供することである。
【0004】
【課題を解決するための手段】この課題は請求項1の特
徴を有する方法により解決される。実施例は請求項2以
下にあげられている。
徴を有する方法により解決される。実施例は請求項2以
下にあげられている。
【0005】
【実施例】以下、種々の過程の後の断面でFETを示す
図1ないし図13により本発明による方法を説明する。
図1ないし図13により本発明による方法を説明する。
【0006】本発明による方法では、ソースおよびドレ
インの接触層部分からのゲートの非対称な間隔を得るた
め、また場合によっては同時にドレイン側に接触層への
移行部に追加的なエッチングステップ(二重凹み)を発
生するため、ただ1つのフォト技術過程が応用される。
さらにフォトリトグラフィから出発して0.2μmの有
効なゲート長さが発生され得る。この方法では電界効果
トランジスタに対して普通である層列は少なくともゲー
ト用に設けられている層1(図1参照)と、その上のソ
ースおよびドレインに対する高ドープされた接触層2と
を有する半導体材料から製造される。これらの層はたと
えば半導体基板(たとえばGaAsから成る)の上にエ
ピタキシャルに成長させられ得る。層はウェーハのなか
にイオン注入によっても製造され得る。イオン注入され
たMESFETでは前記の層列はたとえば半絶縁性のG
aAs基板上に重ねられたチャネル層および高ドープさ
れた接触層から成っている。チャネル層および接触層は
同じくGaAsであってよい。エピタキシャルに成長さ
せられたHEMTでは層列はたとえば半絶縁性の基板の
上の非常に弱くトープされたまたは全くトープされてい
ないバッファ層、その上のヘテロ接合を形成する別の
層、その上の中間層および最後の高ドープされた接触層
である。基板はバッファ層および接触層と同じくたとえ
ばGaAsである。ヘテロ接合を形成する層はたとえば
AlGaAsである。その上にかぶせられる中間層はG
aAsまたはAlGaAsである。これらの層列は単に
例として示されている。電界効果トランジスタに対して
通常の他の層列も同じく良好に製造され得る。図面に示
されている層1は各実施例において基板と接触層との間
に配置されている層または層列を示す。
インの接触層部分からのゲートの非対称な間隔を得るた
め、また場合によっては同時にドレイン側に接触層への
移行部に追加的なエッチングステップ(二重凹み)を発
生するため、ただ1つのフォト技術過程が応用される。
さらにフォトリトグラフィから出発して0.2μmの有
効なゲート長さが発生され得る。この方法では電界効果
トランジスタに対して普通である層列は少なくともゲー
ト用に設けられている層1(図1参照)と、その上のソ
ースおよびドレインに対する高ドープされた接触層2と
を有する半導体材料から製造される。これらの層はたと
えば半導体基板(たとえばGaAsから成る)の上にエ
ピタキシャルに成長させられ得る。層はウェーハのなか
にイオン注入によっても製造され得る。イオン注入され
たMESFETでは前記の層列はたとえば半絶縁性のG
aAs基板上に重ねられたチャネル層および高ドープさ
れた接触層から成っている。チャネル層および接触層は
同じくGaAsであってよい。エピタキシャルに成長さ
せられたHEMTでは層列はたとえば半絶縁性の基板の
上の非常に弱くトープされたまたは全くトープされてい
ないバッファ層、その上のヘテロ接合を形成する別の
層、その上の中間層および最後の高ドープされた接触層
である。基板はバッファ層および接触層と同じくたとえ
ばGaAsである。ヘテロ接合を形成する層はたとえば
AlGaAsである。その上にかぶせられる中間層はG
aAsまたはAlGaAsである。これらの層列は単に
例として示されている。電界効果トランジスタに対して
通常の他の層列も同じく良好に製造され得る。図面に示
されている層1は各実施例において基板と接触層との間
に配置されている層または層列を示す。
【0007】この層列の上にマスク3がかぶせられる。
これはたとえば誘電性のパッシベーション層(たとえば
PVCD‐SiN 0.2μm)を全面にかぶせること
により行われる。その後にこのパッシベーション層のな
かにフォト技術によりたとえば0.6μmの長さの孔が
作られる。この0.6μmの寸法はその際にソース、ゲ
ートおよびドレインが仕上がりFETにおいて位置する
方向に対して示されている。このパッシベーション層が
かぶせられた半導体材料から成る層はまだ完全に平らで
あるので、可能なかぎりわずかなばらつきを有するこの
寸法の遵守のためのフォトリトグラフィの前提が与えら
れている。それ故に、また後続の方法過程が進行する条
件の容易な再現可能性の故に、本発明による方法は常に
再現可能であり、また実際上同一の多数のFETを生産
するのに適している。パッシベーション層のなかの孔は
たとえばCF4 ‐RIEによりエッチングされる。
これはたとえば誘電性のパッシベーション層(たとえば
PVCD‐SiN 0.2μm)を全面にかぶせること
により行われる。その後にこのパッシベーション層のな
かにフォト技術によりたとえば0.6μmの長さの孔が
作られる。この0.6μmの寸法はその際にソース、ゲ
ートおよびドレインが仕上がりFETにおいて位置する
方向に対して示されている。このパッシベーション層が
かぶせられた半導体材料から成る層はまだ完全に平らで
あるので、可能なかぎりわずかなばらつきを有するこの
寸法の遵守のためのフォトリトグラフィの前提が与えら
れている。それ故に、また後続の方法過程が進行する条
件の容易な再現可能性の故に、本発明による方法は常に
再現可能であり、また実際上同一の多数のFETを生産
するのに適している。パッシベーション層のなかの孔は
たとえばCF4 ‐RIEによりエッチングされる。
【0008】図1に示されているこのマスク3の孔を通
じて続いて凹み4がエッチングされる。その際にたとえ
ばC1‐RIEにより接触層2がこの孔の範囲内に部分
的にまたは完全に除去され、また場合によっては、どの
ようにそれを層厚み、電流および当該のトランジスタの
カットオフ電圧が必要とするかに応じて、なお層1のな
かまでエッチングされる。この凹み4はたとえば100
nmの深さを有する。この方法過程の結果は図2に示さ
れている。
じて続いて凹み4がエッチングされる。その際にたとえ
ばC1‐RIEにより接触層2がこの孔の範囲内に部分
的にまたは完全に除去され、また場合によっては、どの
ようにそれを層厚み、電流および当該のトランジスタの
カットオフ電圧が必要とするかに応じて、なお層1のな
かまでエッチングされる。この凹み4はたとえば100
nmの深さを有する。この方法過程の結果は図2に示さ
れている。
【0009】本発明による方法の第1の実施例では次い
で図3に示されているようにソース側への斜めの蒸着に
より非対称に補助層5がかぶせられる。図1中に文字S
(ソース)、G(ゲート)およびドレイン(D)により
すべての図面に対して代表して示されているように、図
面中にはソースはそれぞれ左に、またドレイン端子はそ
れぞれ右に示されている。この補助層5としてたとえば
金属(特にアルミニウムが適している)が蒸着される。
これまでに示された寸法の際には補助層はたとえば50
nm厚みであってよく、また蒸着は層平面に対して約4
5°の角度から行われ得る。それによって、補助層5が
層1の表面を凹み4の範囲内でソース側でのみ覆うこと
が達成される。補助層5の蒸着は図3中に斜めに記入さ
れている矢印により示されている。
で図3に示されているようにソース側への斜めの蒸着に
より非対称に補助層5がかぶせられる。図1中に文字S
(ソース)、G(ゲート)およびドレイン(D)により
すべての図面に対して代表して示されているように、図
面中にはソースはそれぞれ左に、またドレイン端子はそ
れぞれ右に示されている。この補助層5としてたとえば
金属(特にアルミニウムが適している)が蒸着される。
これまでに示された寸法の際には補助層はたとえば50
nm厚みであってよく、また蒸着は層平面に対して約4
5°の角度から行われ得る。それによって、補助層5が
層1の表面を凹み4の範囲内でソース側でのみ覆うこと
が達成される。補助層5の蒸着は図3中に斜めに記入さ
れている矢印により示されている。
【0010】引き続いての方法過程でスペーサがソース
側およびドレイン側で孔のなかに製造され、このことは
たとえばドイツ特許出願第P4211051.3号明細書に記載さ
れているような通常の方法の1つにより行われ得る。こ
れらのスペーサはたとえばSiNから成っており、また
図4の紙面内で測って約0.2μmの脚点における幅を
有する。これらのスペーサ6、7の厚みはその際に、ソ
ース側のスペーサ6が補助層5の上にのみ載るように選
ばれる。従って、またこの補助層5の厚みおよびそれが
蒸着される方向は、先行の方法過程で、続いて作られる
ソース側のスペーサ6が補助層5のソース側の部分の上
に場所を見い出されなければならないことを顧慮して設
定する必要がある。この方法過程の後に図4による構成
が達成されている。ソース側のスペーサ6は次いで、補
助層5が除去されることによって除去され得る。補助層
5がアルミニウムである場合には、それはたとえば液状
のHCl(塩酸)により除去され得る。その後にドレイ
ン側のスペーサ7のみが図5に相応してとどまる。
側およびドレイン側で孔のなかに製造され、このことは
たとえばドイツ特許出願第P4211051.3号明細書に記載さ
れているような通常の方法の1つにより行われ得る。こ
れらのスペーサはたとえばSiNから成っており、また
図4の紙面内で測って約0.2μmの脚点における幅を
有する。これらのスペーサ6、7の厚みはその際に、ソ
ース側のスペーサ6が補助層5の上にのみ載るように選
ばれる。従って、またこの補助層5の厚みおよびそれが
蒸着される方向は、先行の方法過程で、続いて作られる
ソース側のスペーサ6が補助層5のソース側の部分の上
に場所を見い出されなければならないことを顧慮して設
定する必要がある。この方法過程の後に図4による構成
が達成されている。ソース側のスペーサ6は次いで、補
助層5が除去されることによって除去され得る。補助層
5がアルミニウムである場合には、それはたとえば液状
のHCl(塩酸)により除去され得る。その後にドレイ
ン側のスペーサ7のみが図5に相応してとどまる。
【0011】層1のいま露出している部分の上に次いで
別のスペーサ9が製造され得る。予め、層1のなかの第
2の凹み8のエッチングによりトランジスタのしきい値
電圧をより精密に定めることが可能である(図6を参
照)。この第2の凹み8が予め定められた深さまでエッ
チングされることを保証するため、層1は適当なエッチ
ング停止層を有する層列を含み得る。このエッチング停
止層はその場合に、第2の凹み8のエッチングが行われ
るべき層列の高さに配置されている。こうしてトランジ
スタのしきい値電圧が非常に精密に再現可能に定められ
得る。図7には第2の凹み8を有する層1の表面上に別
のスペーサ9を製造した後のFETの断面が示されてい
る。
別のスペーサ9が製造され得る。予め、層1のなかの第
2の凹み8のエッチングによりトランジスタのしきい値
電圧をより精密に定めることが可能である(図6を参
照)。この第2の凹み8が予め定められた深さまでエッ
チングされることを保証するため、層1は適当なエッチ
ング停止層を有する層列を含み得る。このエッチング停
止層はその場合に、第2の凹み8のエッチングが行われ
るべき層列の高さに配置されている。こうしてトランジ
スタのしきい値電圧が非常に精密に再現可能に定められ
得る。図7には第2の凹み8を有する層1の表面上に別
のスペーサ9を製造した後のFETの断面が示されてい
る。
【0012】第2の凹み8なしの代替例が図9に示され
ている。ソース側の別のスペーサが特にソース側の接触
層2を続いてかぶせるべきゲートメタライジングから絶
縁する。別のスペーサ9は好ましくは第1のスペーサ
(たとえばSiN)と等しい材料から製造される。いま
の実施例ではこれらの別のスペーサ9はたとえば0.1
μmの幅で脚点に、すなわちチャネル層1の上に作られ
る。マスク孔の0.6μmの長さから脚点におけるスペ
ーサのそのつどの寸法を差し引くならば、ゲート長さ、
すなわちソースからドレインへの方向の層1のゲートメ
タライジングを施すべき表面の長さは0.2μmとな
る。それによって0.2μmの非常に短いゲート長さが
ソースおよびドレインに関するゲートの同時の非対称な
方向付けの際に実現されている。
ている。ソース側の別のスペーサが特にソース側の接触
層2を続いてかぶせるべきゲートメタライジングから絶
縁する。別のスペーサ9は好ましくは第1のスペーサ
(たとえばSiN)と等しい材料から製造される。いま
の実施例ではこれらの別のスペーサ9はたとえば0.1
μmの幅で脚点に、すなわちチャネル層1の上に作られ
る。マスク孔の0.6μmの長さから脚点におけるスペ
ーサのそのつどの寸法を差し引くならば、ゲート長さ、
すなわちソースからドレインへの方向の層1のゲートメ
タライジングを施すべき表面の長さは0.2μmとな
る。それによって0.2μmの非常に短いゲート長さが
ソースおよびドレインに関するゲートの同時の非対称な
方向付けの際に実現されている。
【0013】続いてゲートメタライジング10、12お
よびゲート補強11がかぶせられ、その際にゲート補強
11は同時にゲートメタライジング10、12を構造形
成するためのエッチングマスクの役割をする。マスク3
のエッチングの際にゲートメタライジング10、12は
わずかにアンダーエッチングされ、従って、従来の製造
方法から知られているように、ソースおよびドレインに
対してメタライジングがかぶせられ得る。ソース側およ
びドレイン側の部分を除いたマスク3のバックエッチン
グの結果は図8または図10(第2の凹み8なしの例)
に示されている。
よびゲート補強11がかぶせられ、その際にゲート補強
11は同時にゲートメタライジング10、12を構造形
成するためのエッチングマスクの役割をする。マスク3
のエッチングの際にゲートメタライジング10、12は
わずかにアンダーエッチングされ、従って、従来の製造
方法から知られているように、ソースおよびドレインに
対してメタライジングがかぶせられ得る。ソース側およ
びドレイン側の部分を除いたマスク3のバックエッチン
グの結果は図8または図10(第2の凹み8なしの例)
に示されている。
【0014】本発明の主要な過程に無関係にドレイン側
でのゲート補強11の調節の際に、接触層2の補強が不
必要に突出しないように、すなわちドレイン‐ソース間
キャパシタンスが小さくとどまるように注意されなけれ
ばならない。従って、図8または図10中にはゲート補
強11は、本発明による方法にとって主要なことではな
いが、接触層2の両縁に対して非対称に記入されてい
る。
でのゲート補強11の調節の際に、接触層2の補強が不
必要に突出しないように、すなわちドレイン‐ソース間
キャパシタンスが小さくとどまるように注意されなけれ
ばならない。従って、図8または図10中にはゲート補
強11は、本発明による方法にとって主要なことではな
いが、接触層2の両縁に対して非対称に記入されてい
る。
【0015】以下では、補助層がエッチングマスクとし
て使用される第2の実施例を説明する。図1および図2
に示されている方法過程はこの変形例において第1の実
施例と等しい仕方で実行される。その後に同時に補助層
がかぶせられるのではなく、先ずチャネル層1の上にス
ペーサ6、7が作られる(図11参照)。次いで、再び
たとえば金属、特にアルミニウムであってよい補助層5
が今回は斜めにソースの方向から蒸着される。この補助
層5の被着は、ドレイン側のスペーサ7がこの補助層5
により完全に覆われる(図12参照)ように行われる。
補助層5はこの第2の実施例では第1の実施例よりも厚
く、ここではたとえば150nmであり得る。
て使用される第2の実施例を説明する。図1および図2
に示されている方法過程はこの変形例において第1の実
施例と等しい仕方で実行される。その後に同時に補助層
がかぶせられるのではなく、先ずチャネル層1の上にス
ペーサ6、7が作られる(図11参照)。次いで、再び
たとえば金属、特にアルミニウムであってよい補助層5
が今回は斜めにソースの方向から蒸着される。この補助
層5の被着は、ドレイン側のスペーサ7がこの補助層5
により完全に覆われる(図12参照)ように行われる。
補助層5はこの第2の実施例では第1の実施例よりも厚
く、ここではたとえば150nmであり得る。
【0016】引き続いての過程でソース側のスペーサ6
が除去される。これはたとえばCF4 ‐RIEにより行
われる。補助層5の材料はその際に、ドレイン側のスペ
ーサ7を保護するエッチングマスクとしての役割をす
る。RIEによるソース側の半導体材料の表面における
結晶構造の或る損傷はその際に甘受され得る。なぜなら
ば、層1の当該の表面層は後続の方法過程で(第2の凹
みの製造の際に)エッチング除去され得るからである。
アルミニウムの使用の際にはたとえばHCLにより行わ
れ得る補助層5の除去の後に図5の配置が生ずる。それ
に続く方法過程は図6ないし8または9および10の方
法過程に相応する。
が除去される。これはたとえばCF4 ‐RIEにより行
われる。補助層5の材料はその際に、ドレイン側のスペ
ーサ7を保護するエッチングマスクとしての役割をす
る。RIEによるソース側の半導体材料の表面における
結晶構造の或る損傷はその際に甘受され得る。なぜなら
ば、層1の当該の表面層は後続の方法過程で(第2の凹
みの製造の際に)エッチング除去され得るからである。
アルミニウムの使用の際にはたとえばHCLにより行わ
れ得る補助層5の除去の後に図5の配置が生ずる。それ
に続く方法過程は図6ないし8または9および10の方
法過程に相応する。
【0017】さらに本発明の方法では、ドレイン側に追
加的なスペーサが製造さることが重要であり、それによ
って、ゲートメタライジングがソース側に向けてずらさ
れて位置決めされることが達成される。この方法は、
(たとえば高周波用として)非常に短いゲート長さを有
するトランジスタが製造されるべきときに特に有利であ
る。従来の技術にくらべて明白な改善がそれによってた
とえば0.4μmまでのゲート長さに対して達成される
が、それはより大きい寸法に対しても応用され得る。
加的なスペーサが製造さることが重要であり、それによ
って、ゲートメタライジングがソース側に向けてずらさ
れて位置決めされることが達成される。この方法は、
(たとえば高周波用として)非常に短いゲート長さを有
するトランジスタが製造されるべきときに特に有利であ
る。従来の技術にくらべて明白な改善がそれによってた
とえば0.4μmまでのゲート長さに対して達成される
が、それはより大きい寸法に対しても応用され得る。
【図1】種々の方法過程の後のFETの断面。
【図2】種々の方法過程の後のFETの断面。
【図3】種々の方法過程の後のFETの断面。
【図4】種々の方法過程の後のFETの断面。
【図5】種々の方法過程の後のFETの断面。
【図6】種々の方法過程の後のFETの断面。
【図7】種々の方法過程の後のFETの断面。
【図8】種々の方法過程の後のFETの断面。
【図9】種々の方法過程の後のFETの断面。
【図10】種々の方法過程の後のFETの断面。
【図11】種々の方法過程の後のFETの断面。
【図12】種々の方法過程の後のFETの断面。
【図13】種々の方法過程の後のFETの断面。
1 チャネル層 2 高ドープされた層 3 マスク 4 凹み 5 補助層 6 ソース側のスペーサ 7 ドレイン側のスペーサ 8 凹み 9 スペーサ 10、12 ゲートメタライジング
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/48 H 7738−4M
Claims (7)
- 【請求項1】 電界効果トランジスタの製造方法におい
て、 第1の過程で、ゲートのために備えられた少なくとも1
つの層(1)と高ドープされた接触層(2)とを含んで
いる層列の上に、製造すべきゲートの範囲内に孔を有す
るマスク(3)がかぶせられ、 第2の過程でこの範囲内に、そこで少なくとも接触層
(2)の厚みが減ぜられることによって、凹み(4)が
製造され、 第3の過程でソースおよびドレイン側のスペーサ(6、
7)が孔のなかに製造され、 第4の過程でソース側のスペーサ(6)が除去され、 第5の過程で別のスペーサ(9)が製造され、 第6の過程でゲートメタライジング(10、12)がこ
れらの別のスペーサ(9)の間に、またこれらにより接
触層(2)から電気的に絶縁されてチャネル層(1)の
上にかぶせられ、またソースおよびドレインに対するメ
タライジングが作られることを特徴とする電界効果トラ
ンジスタの製造方法。 - 【請求項2】 第2の過程と第3の過程との間で補助層
(5)が、この補助層(5)が凹み(4)のなかでソー
ス側にのみ存在しているようにかぶせられ、 第3の過程でソース側のスペーサ(6)がこの補助層
(5)の上に製造され、また第4の過程が、補助層
(5)、従ってまたソース側のスペーサ(6)が除去さ
れることによって行われることを特徴とする請求項1記
載の方法。 - 【請求項3】 第3の過程と第4の過程との間で補助層
(5)が、ドレイン側のスペーサ(7)のみがこの補助
層(5)により完全にカバーされるようにかぶせられ、 この補助層(5)が、それに関してソース側のスペーサ
(6)が選択的に除去され得る材料から成っており、 第4の過程と第5の過程との間で補助層(5)が除去さ
れることを特徴とする請求項1記載の方法。 - 【請求項4】 補助層(5)が、層列の方向を定める平
面への垂線に関して傾けられている方向からかぶせられ
ることを特徴とする請求項2または3記載の方法。 - 【請求項5】 補助層(5)が金属であることを特徴と
する請求項2ないし4の1つに記載の方法。 - 【請求項6】 第5の過程の前に第2の凹み(8)がチ
ャネル層(1)のなかに作られることを特徴とする請求
項1ないし5の1つに記載の方法。 - 【請求項7】 マスク(3)のなかの孔、ドレイン側の
スペーサ(7)および別のスペーサ(9)の寸法選定
が、ゲート長さ、すなわちソースからドレインへの方向
にゲートメタライジング(10、12)とチャネル層
(1)との間の接触面の長さが最大0.4μmであるよ
うに行われることを特徴とする請求項1ないし6の1つ
に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4215985 | 1992-05-14 | ||
DE4215985.7 | 1992-05-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0637118A true JPH0637118A (ja) | 1994-02-10 |
Family
ID=6458899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5133830A Withdrawn JPH0637118A (ja) | 1992-05-14 | 1993-05-12 | 電界効果トランジスタの製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5298444A (ja) |
EP (1) | EP0569745A1 (ja) |
JP (1) | JPH0637118A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2007516615A (ja) * | 2003-12-17 | 2007-06-21 | ニトロネックス・コーポレーション | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2740262B1 (fr) * | 1995-10-20 | 1998-01-02 | Thomson Csf | Transistor a effet de champ et procede de realisation |
US6271547B1 (en) | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
US6797994B1 (en) | 2000-02-14 | 2004-09-28 | Raytheon Company | Double recessed transistor |
AU2002357640A1 (en) * | 2001-07-24 | 2003-04-22 | Cree, Inc. | Insulting gate algan/gan hemt |
KR100424184B1 (ko) * | 2002-01-18 | 2004-03-25 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성방법 |
DE102005042072A1 (de) * | 2005-06-01 | 2006-12-14 | Forschungsverbund Berlin E.V. | Verfahren zur Erzeugung von vertikalen elektrischen Kontaktverbindungen in Halbleiterwafern |
US7692263B2 (en) * | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
US8212290B2 (en) | 2007-03-23 | 2012-07-03 | Cree, Inc. | High temperature performance capable gallium nitride transistor |
CN100585904C (zh) * | 2007-12-12 | 2010-01-27 | 中国科学院微电子研究所 | 一种制备有机场效应晶体管的方法 |
US8946724B1 (en) | 2010-06-02 | 2015-02-03 | Hrl Laboratories, Llc | Monolithically integrated self-aligned GaN-HEMTs and Schottky diodes and method of fabricating the same |
US9449833B1 (en) * | 2010-06-02 | 2016-09-20 | Hrl Laboratories, Llc | Methods of fabricating self-aligned FETS using multiple sidewall spacers |
US8383471B1 (en) | 2011-04-11 | 2013-02-26 | Hrl Laboratories, Llc | Self aligned sidewall gate GaN HEMT |
KR20130123137A (ko) * | 2012-05-02 | 2013-11-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US10170611B1 (en) | 2016-06-24 | 2019-01-01 | Hrl Laboratories, Llc | T-gate field effect transistor with non-linear channel layer and/or gate foot face |
US10868162B1 (en) | 2018-08-31 | 2020-12-15 | Hrl Laboratories, Llc | Self-aligned gallium nitride FinFET and method of fabricating the same |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4196439A (en) * | 1978-07-03 | 1980-04-01 | Bell Telephone Laboratories, Incorporated | Semiconductor device drain contact configuration |
US4300148A (en) * | 1979-08-10 | 1981-11-10 | Bell Telephone Laboratories, Incorporated | Semiconductor device gate-drain configuration |
JPS61231770A (ja) * | 1985-04-08 | 1986-10-16 | Nec Corp | 半導体装置の製造方法 |
US4956308A (en) * | 1987-01-20 | 1990-09-11 | Itt Corporation | Method of making self-aligned field-effect transistor |
JPS63207177A (ja) * | 1987-02-24 | 1988-08-26 | Toshiba Corp | 半導体装置の製造方法 |
US5024957A (en) * | 1989-02-13 | 1991-06-18 | International Business Machines Corporation | Method of fabricating a bipolar transistor with ultra-thin epitaxial base |
JPH03292744A (ja) * | 1990-01-24 | 1991-12-24 | Toshiba Corp | 化合物半導体装置およびその製造方法 |
JPH03245527A (ja) * | 1990-02-23 | 1991-11-01 | Rohm Co Ltd | 微細加工方法 |
JPH04233240A (ja) * | 1990-07-11 | 1992-08-21 | Siemens Ag | 半導体材料上に金属化部を製造する方法 |
US5108939A (en) * | 1990-10-16 | 1992-04-28 | National Semiconductor Corp. | Method of making a non-volatile memory cell utilizing polycrystalline silicon spacer tunnel region |
JPH04167439A (ja) * | 1990-10-30 | 1992-06-15 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5155052A (en) * | 1991-06-14 | 1992-10-13 | Davies Robert B | Vertical field effect transistor with improved control of low resistivity region geometry |
US5208177A (en) * | 1992-02-07 | 1993-05-04 | Micron Technology, Inc. | Local field enhancement for better programmability of antifuse PROM |
-
1993
- 1993-04-21 EP EP93106507A patent/EP0569745A1/de not_active Withdrawn
- 1993-04-26 US US08/052,549 patent/US5298444A/en not_active Expired - Fee Related
- 1993-05-12 JP JP5133830A patent/JPH0637118A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003115500A (ja) * | 2001-08-03 | 2003-04-18 | Fujitsu Ltd | 半導体装置とその製造方法 |
JP2007516615A (ja) * | 2003-12-17 | 2007-06-21 | ニトロネックス・コーポレーション | 電極規定層を包含する窒化ガリウム材料デバイスおよびその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
US5298444A (en) | 1994-03-29 |
EP0569745A1 (de) | 1993-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4711858A (en) | Method of fabricating a self-aligned metal-semiconductor FET having an insulator spacer | |
US5510280A (en) | Method of making an asymmetrical MESFET having a single sidewall spacer | |
JPH0637118A (ja) | 電界効果トランジスタの製造方法 | |
KR100922575B1 (ko) | 티형 게이트 전극을 구비한 반도체 소자 및 그의 제조 방법 | |
JPS62224977A (ja) | 自己整合金属接触の形成方法 | |
US5182218A (en) | Production methods for compound semiconductor device having lightly doped drain structure | |
JPS6070768A (ja) | 電界効果トランジスタの製造方法 | |
US5587328A (en) | Method for manufacturing semiconductor device | |
US5580803A (en) | Production method for ion-implanted MESFET having self-aligned lightly doped drain structure and T-type gate | |
JP2553690B2 (ja) | 非対称構造fetの製造方法 | |
JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
JP2893776B2 (ja) | 半導体装置の製造方法 | |
KR0141780B1 (ko) | 반도체소자 제조방법 | |
KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
JP3235548B2 (ja) | 半導体装置の製造方法 | |
JPH05275455A (ja) | 半導体装置及びその製造方法 | |
JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3158591B2 (ja) | 化合物半導体mesfetにおけるldd構造の形成方法 | |
JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
JP3032458B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3035969B2 (ja) | 化合物半導体装置の製造方法 | |
JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
JPH06177161A (ja) | 金属ショットキー接合型電界効果トランジスタの製造方法 | |
JPH0684954A (ja) | 半導体装置の製造方法 | |
JPH11233528A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |