JPH06333976A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH06333976A
JPH06333976A JP5122285A JP12228593A JPH06333976A JP H06333976 A JPH06333976 A JP H06333976A JP 5122285 A JP5122285 A JP 5122285A JP 12228593 A JP12228593 A JP 12228593A JP H06333976 A JPH06333976 A JP H06333976A
Authority
JP
Japan
Prior art keywords
bonding
pad
chip
island
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5122285A
Other languages
English (en)
Other versions
JP2807396B2 (ja
Inventor
Noboru Kumano
暢 熊野
Yasuyuki Higuchi
泰之 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP5122285A priority Critical patent/JP2807396B2/ja
Publication of JPH06333976A publication Critical patent/JPH06333976A/ja
Priority to US08/661,144 priority patent/US5666009A/en
Application granted granted Critical
Publication of JP2807396B2 publication Critical patent/JP2807396B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】 比較的簡単な構成によって、生産回転率の高
い量産性に富むものとするとともに、その性能及び小型
化、コストダウンを実現する。 【構成】 リードフレーム２のマウント部３上にトラン
ジスタチップ１を装着する一方、前記チップ１の表面に
ボンディングパッド４、５を形成し、このパッド４、５
とリード端子６、７のアイランド６ａ、７ａとをボンデ
ィングワイヤ８により接続したトランジスタであって、
前記パッド４、５を、これとアイランド６ａ、７ａとの
２点間を結ぶ直線に沿う方向に配置することにより、パ
ッド−アイランド間を最短距離で結ぶようにし、且つ、
エミッタとベースのパターン設計の自由度を向上させる
ようにしたもの。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、トランジスタ等の半導
体装置に係り、特に該半導体装置とリードフレーム間の
ワイヤボンディング構造の改良に関するものである。
【０００２】
【従来の技術】従来より、この種の半導体装置として代
表的に挙げられるトランジスタでは例えば図５に示すよ
うに、トランジスタ素子のチップ１をリードフレーム２
の中央に設けられたマウント部３にダイボンディングす
る一方、チップ１の表面に形成された左右一対のボンデ
ィングパッド４'、５'と、前記マウント部３の両側に設
けられたリード端子６、７のアイランド６ａ、７ａとの
間をワイヤボンディングしており、これによってチップ
１の裏面に形成されたコレクタ電極をマウント部３に電
気的に接続するとともに、前記ボンディングパッド
４'、５'が設けられたベース電極とエミッタ電極とをそ
れぞれボンディングワイヤ８を介してリード端子６、７
に接続している。
【０００３】このような構成において、前記ボンディン
グパッド４'、５'とリード端子６、７のアイランド６
ａ、７ａとの間を接続するボンディングワイヤ８として
は、安価で実用性に富むAl（アルミニウム）ワイヤが広
く使用されている。また、該ワイヤ８を使用して行われ
るワイヤボンディングの手法としては、ウェッジボンデ
ィング法が一般的である。
【０００４】即ち、ウェッジボンディング法によってAl
ワイヤ８を用いたボンディングを行うときは、例えば図
６に示すように第１工程で、ワイヤフィード用ノズル９
からボンディングパッド４'（５'）にワイヤ８を供給す
るとともに、別に準備したヘッド１０によりワイヤ８の
先端をボンディングパッド４'（５'）に超音波を用いて
摺擦することにより圧着した後、第２工程で該ヘッド１
０を所定の経路に沿ってリード端子６（７）のアイラン
ド６ａ（７ａ）まで移動させ、さらに、最終的に第３工
程で、切断されたワイヤ８の端部８ａをアイランド６ａ
（７ａ）に前記と同様にしてボンディングしていた。
【０００５】図７はチップ１表面のボンディングパッド
４'、５'に接続されたワイヤ端部８ａの形状を示してい
る。図５〜図７に示すようにボンディングパッド４'、
５'は、該パッド４'、５'上でワイヤ８を図上前後方向
に摺擦しなければならない必要から、チップ１の側辺に
沿う長方形等の縦長形状に形成されている。なお、パッ
ド４'、５'上に接着されたワイヤ端部８ａはヘッド１０
による摺擦力を受けて両側に広がった形状に圧潰変形す
る。
【０００６】また左右のリード端子６、７は、これら端
子６、７間にマウント部３から延びるリード端子３ａが
必然的に介在することにより、左右のボンディングパッ
ド４'、５'に対して相対的に更に左右方向に所定寸法偏
位しているため、第２工程を終えて第３工程に移る際の
ヘッド１０の移動経路は途中で大きく屈曲させる必要が
ある。
【０００７】
【発明が解決しようとする課題】従って、上記従来構成
では、ボンディングパッド４'、５'とリード端子６、７
のアイランド６ａ、７ａ間を結ぶワイヤ８は途中で大き
く屈曲した形状で配線されることになるため、ボンディ
ング工程に時間を要し、単位時間当たりの生産量が大き
く制約されるという問題点があった。
【０００８】さらに、従来構成では、トランジスタに適
用した場合、ベース電極及びエミッタ電極であるボンデ
ィングパッド４'、５'をチップ表面に並列して設けてい
るため、該パッド４'、５'の周囲に形成されるエミッタ
領域の配置の対称性を得ることが困難であり、このため
トランジスタとしての所要の性能を得ることができるよ
うにすることと、チップの小型化を図ることとを両立さ
せることができないという不都合もあった。
【０００９】上記のような不都合の改善策としては、ボ
ンディングパッド４'、５'とリード端子６、７のアイラ
ンド６ａ、７ａとの２点間を結ぶ直線を仮定し、この直
線に沿ってヘッド１０が移動するように、該ヘッド１０
を所要角度、傾斜する姿勢で移動するようにし、且つ、
その移動経路を前記直線に沿ったものとすることが考え
られる。
【００１０】しかしながら、この場合、図８に示すよう
に、ボンディングパッド４"、５"上に接着されるワイヤ
端部８ａが、長方形状に形成された該パッド４"、５"に
対して斜交状に配置されることになるため、ヘッド１０
に圧潰されて両側に大きく広がり変形したワイヤ端部８
ａがパッド４"、５"上からはみ出さないように、幅寸法
を拡大したパッド４"、５"を形成しなければならない。
【００１１】ところが、このようにボンディングパッド
４"、５"を幅広く形成した場合、例えば上述のトランジ
スタでは、該ボンディングパッド４"、５"の周囲に形成
される有効なエミッタ活性領域がパッド領域の中央部ま
で及ばない虞が生じるため、チップ１寸法の大型化が必
要となり製品のコストアップを招くという別の問題点が
惹起する。
【００１２】本発明は、上記のような問題点を解決する
ためになされたもので、比較的簡単な構成によって、生
産回転率の高い量産性に富むものとするとともに、その
性能の向上及び小型化、コストダウンに寄与することの
大きい半導体装置を提供することを目的とするものであ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明では、半導体チップとリードフレームとを備
え、前記半導体チップの表面にボンディングパッドを形
成するとともに、前記リードフレームにアイランドを形
成し、該アイランドと前記ボンディングパッドとをボン
ディングワイヤを介して電気的に接続するように構成し
た半導体装置において、前記ボンディングパッドを、こ
のボンディングパッドと前記アイランドとの２点間を結
ぶ直線に沿う方向に配置したものとしている。
【００１４】
【作用】上記構成によると、ボンディングパッドとリー
ドフレームのアイランド間をボンディングワイヤで電気
的に接続する際に、該ワイヤを前記パッド及びアイラン
ドに接着するためのヘッドの移動量を必要最小限まで短
縮することができるため、単位時間当たりの生産量、つ
まり生産回転率が大きく向上する。また、ワイヤが直線
状に短く配線されることにより、樹脂注入圧を受ける程
度が減少し、断線等の危険性が極力回避される。
【００１５】また、ボンディングパッドを前記直線に沿
った方向に配置したことにより、該パッドがワイヤの方
向と沿う形となるため、その幅を必要最小限寸法まで抑
制することが可能になる。
【００１６】
【実施例】以下、本発明を半導体装置としてのトランジ
スタに適用した実施例を図面を参照しながら説明する。
なお、本実施例において、前掲の従来例と構成及び作用
が共通する部分には共通の符号を付すこととする。図１
は本実施例に係るトランジスタの全体構成を、図２はト
ランジスタ素子のチップとリードフレーム間のボンディ
ングの態様をそれぞれ示している。
【００１７】これらの図に示すように、本実施例のトラ
ンジスタはトランジスタ素子のチップ１と、リードフレ
ーム２とを備えており、該フレーム２の中央に設けられ
たマウント部３上にチップ１がダイボンディングにより
装着されている。チップ１の裏面はコレクタ電極面とな
っており、該チップ１のマウント部３へのボンディング
によって、コレクタ電極がマウント部３に電気的に接続
される。
【００１８】前記チップ１の表面にはエミッタ電極及び
ベース電極に対応する左右一対のボンディングパッド
４、５が形成されている。一方、リードフレーム２のマ
ウント部３からはリード端子３ａが引き出されていると
ともに、該リード端子３ａの両側にエミッタ側端子及び
ベース側端子となる都合２本のリード端子６、７がそれ
ぞれマウント部３と電気的に絶縁された状態で配設され
ている。
【００１９】該エミッタ及びベース側のリード端子６、
７の先端部には広幅のアイランド６ａ、７ａが一体に形
成されており、該アイランド６ａ、７ａと前記ボンディ
ングパッド４、５との間がボンディングワイヤ８により
電気的に接続される。
【００２０】このようにしてチップ１と対応するリード
フレーム２の各部がボンディングされた状態で、チップ
１、マウント部３及び各リード端子３ａ、６、７の基端
部を含む中心部分は樹脂１１により封止される。
【００２１】なお、本実施例では図１に示すように、各
リード端子６、７の樹脂１１から外部に突出した端部
を、例えば回路基板（図示せず）と接触させるために、
必要に応じて樹脂底面とほぼ同一面上か、あるいはそれ
よりもやや下方に突出し得るように折曲げ成形している
が、必ずしもこれに限定されるものでなく、折曲げずに
直線的に延びる形態としたものや、別の方向に折曲げる
ものなど、用途、使用形態に応じて種々の態様が実施可
能である。
【００２２】このような基本構成を備えたトランジスタ
において、本実施例ではボンディングワイヤ８としてAl
ワイヤを使用するとともに、パッド４、５とアイランド
６ａ、７ａ間が既述したウェッジボンディング法によっ
てボンディングされるように構成しており、更に、チッ
プ１の表面に設けられるボンディングパッド４、５の配
置を従来に見られない独自な態様として、生産性の向
上、ひいては素子の性能向上を図るようにしている。
【００２３】即ち、本実施例では、エミッタ電極及びベ
ース電極となる都合２個所に形成されたボンディングパ
ッド４、５をそれぞれ、該パッド４、５とリード端子
６、７のアイランド６ａ、７ａとの２点間を結ぶ直線に
沿う方向に配置している。具体的には、エミッタ側のボ
ンディングパッド４をチップ表面の中心部に配し、ベー
ス側のボンディングパッド５をチップ表面の一隅、図示
例ではベース側リード端子７のアイランド７ａから遠く
なる側の左隅部分に配している。
【００２４】エミッタ側パッド４は長方形状に形成され
ており、該パッド４と、エミッタ側リード端子６のアイ
ランド６ａ間を結ぶ直線に沿って傾斜する態様で配置さ
れている。また、ベース側パッド５はコーナー部に沿う
長方形状に形成されており、該パッド５と、ベース側リ
ード端子７のアイランド７ａ間を結ぶ直線に沿うように
配置されている。
【００２５】従って、エミッタ側パッド４と、それに対
応するリード端子６のアイランド６ａ間に配線されるボ
ンディングワイヤ８を、図６に示したようなウェッジボ
ンディング法で用いられるヘッド１０によってパッド４
及びアイランド６ａに接着するとき、該ヘッド１０によ
りパッド４とワイヤ端部８ａ間の接着が完了した後、ヘ
ッド１０をリード端子６のアイランド６ａへ向かって直
線的に、即ち最短距離で移動させることができる。
【００２６】同様に、ベース側パッド５と、それに対応
するリード端子７のアイランド７ａ間にワイヤ８を配線
する場合もヘッド１０の移動経路は最短距離をとること
になる。従って、ワイヤボンディング工程におけるヘッ
ド１０の移動に要する時間が著しく短縮されるので、生
産効率が大きく向上する。なお、本発明者が実験的に計
測してみたところ、従来態様のものと比較して２.５倍
程度の生産回転率が得られることが判明した。
【００２７】また、このようにして配線されたワイヤ８
は、パッド４（５）とリード端子６（７）間の最短距離
を直線的に通ることになるので、樹脂モールド時におけ
る樹脂注入圧によって変形することを極力防止できる。
【００２８】図３はチップに形成されたエミッタ及びベ
ースのパターンを示しており、この図に示すように、エ
ミッタ側パッド４をチップ表面の中心に配置することに
より、エミッタ及びベースの構成をほぼ点対称パターン
とすることができる。図３において、櫛形境界線１２に
囲まれた斜線部分がエミッタ領域１３を示し、また、該
境界線１２間の外側部分に配列された小円形状パターン
がベース１４を示している。
【００２９】前記境界線１２のパターンは、エミッタ側
パッド４の左右側方では該パッド４の前後側辺と平行と
なるように、また、パッド４の前後側方では該パッド４
の左右側辺と平行となるように、いずれもチップ１の四
辺に対してエミッタ側パッド４と同一角度でもって傾斜
し、且つ、全体的には卍形状に配された態様となってい
る。
【００３０】このようにエミッタ側パッド４を容易にチ
ップ表面の中心に形成したことにより、前記直線がチッ
プ１に対してなす角度と、それに直交する角度で傾斜す
るパターンを実現でき、パターンの対称性が良好に保た
れるので、電流集中を効果的に防止できる上、破壊に対
しても強くなる。また、従来例のように対称性を実現す
ることが困難なものと比較してコレクタ−エミッタ間飽
和電圧ＶCE(sat)の低下、最大許容コレクタ電流ＩC(pea
k)の増大、安全動作領域ＡＳＯの拡大、及びｈFE電流依
存性の向上等を図ることができる。
【００３１】また、各ボンディングパッド４、５に接着
されたワイヤ端部８ａは、既述した通り、ヘッド１０に
よる摺擦力を受けて両側に広がった形状に圧潰変形する
ため、該パッド４、５の幅員は変形したワイヤ端部８ａ
よりも大きくする必要があるが、本実施例のように前記
直線に沿う方向にパッド４、５を配置することにより、
ヘッド１０によるワイヤ端部８ａの摺擦方向とパッド
４、５の長さ方向が一致するので、該パッド４、５の幅
員を必要最小限度まで狭くすることができる。
【００３２】この点について、図４を参照して説明を付
加すると、図４における（Ａ）は本実施例におけるエミ
ッタ活性領域を模式的に示し、（Ｂ）は従来構造の比較
例のそれを模式的に示している。図４（Ｂ）に示す比較
例のものでは、図８に示したように傾斜して配置された
ワイヤ８に対してパッド４"（５"）がチップ１の四辺と
平行に配置されているため、必要以上に該パッド４"
（５"）の幅員が広くなっている。
【００３３】このような場合、パッド４"（５"）に対し
てベース１４を可及的に近接して格子状に配列しても、
斜線で示すエミッタ活性領域１５は該パッド４"（５"）
の全域までに及ばないことになる。これに対し、図４
（Ａ）に示す本実施例のものでは、パッド４、５の幅は
必要最小限に抑制されているので、エミッタ活性領域１
５は該パッド４、５のほぼ全域に及ぶことになり、相対
的にエミッタ活性領域１５が比較例に比べて大幅に広く
なることがわかる。
【００３４】このことはエミッタ活性領域のチップ１全
体に対する比率が大幅に向上することを意味している。
従って、同一特性のチップ１を作製するとき、チップ１
の寸法を縮小して小型化、コストダウンを図ることがで
きる。
【００３５】なお、上記実施例においては、エミッタ側
パッド４をチップ表面の中心に配置するとともに、エミ
ッタ１３及びベース１４のパターンを該パッド４を中心
とする点対称な傾斜パターンとしたが、本発明のもので
は、パッド配置の自由度が大きいため、該パッド４、５
をチップ表面の中心以外のいずれの部位に配置したもの
でもよく、また、エミッタ１３及びベース１４のパター
ン構成も任意に選択できる。
【００３６】また、本発明は、前記のようなトランジス
タ以外のもの、例えばＩＣ等にも適用できることは言う
までもない。
【００３７】
【発明の効果】以上説明したように、本発明によるとき
は、チップ表面のボンディングパッドと、リードフレー
ムのアイランドとの間をボンディングワイヤを介して電
気的に接続したものにおいて、前記パッドを、これとア
イランドとの２点間を結ぶ直線に沿う方向に配置するよ
うにしているので、製造時において、前記ワイヤを前記
パッド及びアイランドに接着するためのヘッドの移動量
を必要最小限まで短縮することができ、これによって単
位時間当たりの生産量を大きく向上させることができ
る。
【００３８】また、ボンディングパッドを前記直線に沿
った方向に配置したことにより、該パッドがワイヤの方
向と沿う形となるため、その幅を必要最小限寸法まで抑
制することが可能になる。従って、例えば本発明をトラ
ンジスタに適用した場合、そのエミッタ活性領域を大幅
に拡大することができ、ひいては製品の小型化及びコス
トダウンを図ることができる。
【図面の簡単な説明】
【図１】 本発明の実施例に係るトランジスタを一部截
断して示す斜視図。
【図２】 その素子チップとリードフレーム間のボンデ
ィングの態様を示す平面図。
【図３】 チップを拡大して示す平面図。
【図４】 本実施例と比較例におけるエミッタ活性領域
を示す模式図。
【図５】 従来例における半導体チップとリードフレー
ム間のボンディングの態様を示す平面図。
【図６】 ウェッジボンディングの一例を模式的に示す
側面図。
【図７】 従来例におけるボンディングワイヤとアイラ
ンドとの接着状態を示す平面図。
【図８】 改善例におけるボンディングワイヤとアイラ
ンドとの接着状態を示す平面図。
【符号の説明】
１ チップ ２ リードフレーム ３ マウント部 ４ エミッタ側ボンディングパッド ５ ベース側ボンディングパッド ６ａ アイランド ７ａ アイランド ８ ボンディングワイヤ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップとリードフレームとを備
    え、前記半導体チップの表面にボンディングパッドを形
    成するとともに、前記リードフレームにアイランドを形
    成し、該アイランドと前記ボンディングパッドとをボン
    ディングワイヤを介して電気的に接続するように構成し
    た半導体装置において、前記ボンディングパッドを、こ
    のボンディングパッドと前記アイランドとの２点間を結
    ぶ直線に沿う方向に配置したことを特徴とする半導体装
    置。
JP5122285A 1993-05-25 1993-05-25 半導体装置 Expired - Fee Related JP2807396B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5122285A JP2807396B2 (ja) 1993-05-25 1993-05-25 半導体装置
US08/661,144 US5666009A (en) 1993-05-25 1996-06-10 Wire bonding structure for a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5122285A JP2807396B2 (ja) 1993-05-25 1993-05-25 半導体装置

Publications (2)

Publication Number Publication Date
JPH06333976A true JPH06333976A (ja) 1994-12-02
JP2807396B2 JP2807396B2 (ja) 1998-10-08

Family

ID=14832176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5122285A Expired - Fee Related JP2807396B2 (ja) 1993-05-25 1993-05-25 半導体装置

Country Status (2)

Country Link
US (1) US5666009A (ja)
JP (1) JP2807396B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011135115A (ja) * 2011-04-08 2011-07-07 Renesas Electronics Corp 半導体装置
US8796838B2 (en) 2003-06-30 2014-08-05 Renesas Electronics Corporation Semiconductor device
JP2015019115A (ja) * 2014-10-28 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2023015224A (ja) * 2013-04-16 2023-01-31 ローム株式会社 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156468A1 (de) 2001-11-16 2003-05-28 Eupec Gmbh & Co Kg Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements
US6963140B2 (en) * 2003-03-17 2005-11-08 Analog Power Intellectual Properties Transistor having multiple gate pads
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
JP2012015202A (ja) * 2010-06-29 2012-01-19 On Semiconductor Trading Ltd 半導体装置およびその製造方法
US12021012B2 (en) * 2018-04-11 2024-06-25 Rohm Co., Ltd. Semiconductor device
JP2021044532A (ja) 2019-03-25 2021-03-18 ローム株式会社 電子装置、電子装置の製造方法、およびリードフレーム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145842U (ja) * 1980-03-31 1981-11-04
JP3048230U (ja) * 1997-10-20 1998-05-06 クツワ工業株式会社 書類、カードその他各種ペーパー類のホルダー

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3795845A (en) * 1972-12-26 1974-03-05 Ibm Semiconductor chip having connecting pads arranged in a non-orthogonal array
JPS5662352A (en) * 1979-10-26 1981-05-28 Hitachi Ltd Semiconductor integrated circuit device for acoustic amplification circuit
JPS5827345A (ja) * 1981-08-11 1983-02-18 Hitachi Ltd レジンモ−ルド半導体装置
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
US5091825A (en) * 1988-03-29 1992-02-25 Hughes Aircraft Company Orthogonal bonding method and equipment
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
JPH02144955A (ja) * 1988-11-26 1990-06-04 Sharp Corp リードフレーム
JPH02267947A (ja) * 1989-04-07 1990-11-01 Mitsubishi Electric Corp 半導体装置
US5194931A (en) * 1989-06-13 1993-03-16 Kabushiki Kaisha Toshiba Master slice semiconductor device
JPH03240248A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 半導体装置
JPH0760839B2 (ja) * 1990-03-15 1995-06-28 株式会社東芝 半導体装置
US5173763A (en) * 1991-02-11 1992-12-22 International Business Machines Corporation Electronic packaging with varying height connectors
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145842U (ja) * 1980-03-31 1981-11-04
JP3048230U (ja) * 1997-10-20 1998-05-06 クツワ工業株式会社 書類、カードその他各種ペーパー類のホルダー

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8796838B2 (en) 2003-06-30 2014-08-05 Renesas Electronics Corporation Semiconductor device
US9165901B2 (en) 2003-06-30 2015-10-20 Renesas Electronics Corporation Semiconductor device
JP2005167004A (ja) * 2003-12-03 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2011135115A (ja) * 2011-04-08 2011-07-07 Renesas Electronics Corp 半導体装置
JP2023015224A (ja) * 2013-04-16 2023-01-31 ローム株式会社 半導体装置
JP2015019115A (ja) * 2014-10-28 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2807396B2 (ja) 1998-10-08
US5666009A (en) 1997-09-09

Similar Documents

Publication Publication Date Title
JP2814233B2 (ja) チップサイズ半導体パッケージの製造方法およびそれに用いるリードフレーム
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
JP2807396B2 (ja) 半導体装置
JP2931741B2 (ja) 半導体装置
KR100721280B1 (ko) 반도체 칩 조립체의 형성 방법과 기판 상의 회로로부터반도체 칩으로 와이어 본드부를 형성하는 장치
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JPH11330132A (ja) 半導体装置とその製造方法
JPH09172033A (ja) 半導体装置およびその製造方法
JP3480285B2 (ja) 半導体装置およびその製造方法
JPH01205456A (ja) Ｌｓｉ用多ピンケース
JPH10200036A (ja) 集積回路用超ファインピッチリードフレーム
JP2521944B2 (ja) 集積回路パッケ−ジ
JPH06244494A (ja) 半導体レーザ装置
JPH05183090A (ja) 樹脂封止型半導体装置
JP2833178B2 (ja) 半導体チップ用パッケージ
KR100721274B1 (ko) 반도체 칩 조립체의 형성 방법
JPS6230498B2 (ja)
JP2604506B2 (ja) 半導体素子用容器
JP2005150294A (ja) 半導体装置およびその製造方法
JPH0547819A (ja) 半導体装置
JP2002368177A (ja) リードフレーム及び半導体装置
JPH0513658A (ja) 半導体装置用リードフレーム
JP2001035988A (ja) 半導体装置
JPH06169047A (ja) 半導体装置
JPH05326603A (ja) ワイヤボンダ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100724

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110724

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees