DE10156468A1 - Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements - Google Patents

Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements

Info

Publication number
DE10156468A1
DE10156468A1 DE10156468A DE10156468A DE10156468A1 DE 10156468 A1 DE10156468 A1 DE 10156468A1 DE 10156468 A DE10156468 A DE 10156468A DE 10156468 A DE10156468 A DE 10156468A DE 10156468 A1 DE10156468 A1 DE 10156468A1
Authority
DE
Germany
Prior art keywords
main
bonding
semiconductor device
active cells
bonding surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10156468A
Other languages
English (en)
Inventor
Reinhold Bayerer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EUPEC GmbH filed Critical EUPEC GmbH
Priority to DE10156468A priority Critical patent/DE10156468A1/de
Priority to PCT/EP2002/012660 priority patent/WO2003043074A2/de
Priority to JP2003544808A priority patent/JP4060797B2/ja
Publication of DE10156468A1 publication Critical patent/DE10156468A1/de
Priority to US10/842,066 priority patent/US7151318B2/en
Priority to US11/563,343 priority patent/US7462557B2/en
Priority to US14/103,864 priority patent/USRE47854E1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Das Halbleiterbauelement hat mehrere regelmäßig angeordnete aktive Zellen (1), die jeweils zumindest eine Hauptbegrenzungslinie (8) aufweisen. Zur externen elektrischen Kontaktierung wird auf mindestens einer Bondfläche (14, 16) ein Bonddraht (18, 20) durch Bonden mit einem in einer Hauptschwingungsrichtung (22, 24) schwingenden Bondwerzeug befestigt. Die Bondfläche (14, 16) wird so bemessen und so orientiert, dass die Hauptschwingungsrichtung (22, 24) zur Hauptbegrenzungslinie (8) in einem von 90 DEG verschiedenen Winkel (alpha) verläuft.

Description

  • Die Erfindung liegt auf dem Gebiet der Halbleiterelektronik, insbesondere der Leistungshalbleiter, und betrifft ein Halbleiterbauelement und ein Verfahren zum Kontaktieren eines solchen Halbleiterbauelements.
  • Aus der DE 41 35 411 A1 geht ein Halbleiterbauelement hervor, das eine Vielzahl von aktiven Zellen aufweist. Die Zellen können als MOS-Zellen ausgestaltet sein. Zur externen, elektrischen Kontaktierung weist das Halbleiterbauelement Kontaktflächen oder Bondflächen auf, die auch als Bondpads oder Pads bezeichnet werden. Die Bondflächen sind als Metallschichten oder Metallisierungen auf der Oberseite des Halbleiterbauelements bzw. über den aktiven Zellen des Halbleiterbauelements aufgebracht. Die Bondflächen können aus Aluminium bestehen und haben eine rechteckige Gestalt.
  • Aktive Zellen können beispielsweise bei sogenannten Streifenzellen-IGBTs (Insulated Gate Bipolar Transistor) in Streifenzellenanordnung vorliegen. Die aktiven Zellen können auch zweidimensional in X-Y-Richtung strukturiert sein, indem in X-Richtung und. z. B. in dazu orthogonaler Y-Richtung regelmäßig periodisch Zellen ausgebildet sind. Die aktiven Zellen weisen eine Hauptlängsrichtung auf, die bei rechteckförmigen oder langgestreckten Zellen im wesentlichen parallel zu einer Hauptbegrenzungslinie der Zelle verläuft.
  • Beim Bondvorgang, d. h. dem elektrisch leitenden Verbinden eines Bonddrahtes mit einer zugeordneten Bondfläche, wird ein Bondwerkzeug mit einem Schwingkopf verwendet. Der Schwingkopf oszilliert in einer sogenannten Bondrichtung (nachfolgend auch als Hauptschwingungsrichtung bezeichnet), um durch die so applizierte Schwingungsenergie eine Verbindung eines Bereichs (dem sogenannten Bondfuß) eines Anschlußdrahtes (Bonddrahtes) mit der Bondfläche zu bewirken. Diesen Vorgang bezeichnet man auch als "Ultraschall-Wedge-Bonding".
  • Zu der Orientierung der Hauptschwingungsrichtung (Bondrichtung) in Bezug auf die Hauptbegrenzungslinie der aktiven Zelle ist in der DE 41 35 411 A1 nichts gesagt.
  • Aufgabe der vorliegenden Erfindung ist es, ein Halbleiterbauelement bzw. ein Verfahren zum Kontaktieren eines solchen Halbleiterbauelements dahingehend zu optimieren, dass Belastungen des Halbleiterbauelements während des Bondvorganges minimiert werden.
  • Diese Aufgabe wird erfindungsgemäß gelöst durch ein Halbleiterbauelement nach Anspruch 1 und 5 sowie durch ein Verfahren nach Anspruch 9.
  • Die vorliegende Erfindung widmet sich dem Problem, dass die Einbringung mechanischer Energie während des Bondvorganges zu einer Beeinträchtigung oder Schädigung des Halbleiterbauelements führen kann. Die Erfindung basiert auf der Erkenntnis, dass bei einer streifenförmigen Zellenstruktur oder netzförmigen Zellenanordnung eine erhebliche Gefahr von Zerstörungen besteht, wenn die Hauptschwingungsrichtung in "kritischer Richtung" - d. h. senkrecht bzw. quer zur Erstreckung der Streifenzellen bzw. quer zur größten Längserstreckung der aktiven Zellen - verläuft. Dies ist üblicherweise der Fall, wenn die Richtung der periodischen Zellenanordnung parallel zu den Kanten des Halbleiterbauelements bzw. des Halbleiterchips verläuft und parallel zu diesen Kanten auch die (rechteckigen) Bondflächen angeordnet sind. Beim Bondvorgang verlaufen dann die Ausrichtung der Streifenzellen bzw. bei zweidimensionaler Anordnung von aktiven Zellen eine der Anordnungsrichtungen quer (d. h. im Winkel von 90°) zur Längsrichtung der Bondfläche und damit quer zur Hauptschwingungsrichtung des Bondwerkzeuges.
  • Ein wesentlicher Aspekt der vorliegenden Erfindung besteht also darin, die Bondrichtung in Bezug zur Ausrichtung der aktiven Zellen im Sinne einer verminderten mechanischen Belastung des Halbleiterbauelements zu optimieren.
  • Erfindungsgemäß wird dafür gesorgt, dass die in Hauptschwingungsrichtung (Bondrichtung) des Bondwerkzeugs ausgeübte Kraftkomponente nicht völlig in der kritischen - d. h. der rechtwinkligen - Richtung zur Hauptbegrenzungslinie der aktiven Zelle wirkt. Jede von der kritischen Richtung abweichende Bondrichtung verbessert die Belastungssituation und steigert damit die Ausbeute. Bereits bei einem Winkel von 30° zwischen Hauptschwingungsrichtung und Hauptbegrenzungslinie (z. B. parallel zur Längsrichtung der Streifenzelle) vermindert sich die quer zur Hauptbegrenzungslinie wirkende Kraftkomponente um 50%.
  • Besonders bevorzugt ist bei Streifenzellen, die Hauptschwingungsrichtung längs zur Hauptbegrenzungslinie der aktiven Zellen zu legen. Vorzugsweise wird die Chip- bzw. Halbleiterbauelementstruktur so gewählt, dass die (Streifen)Zellen längs zu der Längsseite der Bondfläche ausgerichtet sind. Die Bondfläche ist ihrerseits bevorzugt parallel zu einer Kante des Halbleiterbauelements ausgerichtet. Damit liegen also die Hauptbegrenzungslinien parallel zu einer Außenkante des Halbleiterbauelements.
  • Bei einer netzförmigen Struktur oder zweidimensionalen Anordnung der aktiven Zellen existieren naturgemäß zwei kritische Richtungen, die z. B. bei orthogonaler Anordnung der aktiven Zellen rechtwinklig zueinander stehen, bei einer ringförmigen Zellanordnung aber auch andere Winkel, z. B. 45°, einschließen können.
  • Erfindungsgemäß ist in diesen Fällen die Bondfläche so bemessen und so orientiert, dass die Hauptschwingungsrichtung zu den Hauptbegrenzungslinien in einem von 90° verschiedenen Winkel einstellbar ist. Bei orthogonalem Verlauf der zwei kritischen Richtungen ist besonders bevorzugt eine Orientierung der Bondflächen und damit der Hauptschwingungsrichtung von je 45° zu den beiden kritischen Richtungen.
  • Um diese Bondausrichtung durch die Struktur des Halbleiterbauelements zu erleichtern, werden nach einer bevorzugten Fortbildung der Erfindung die aktiven Zellen rechteckig ausgebildet und gegenüber einer rechteckigen Außenkontur des Halbleiterbauelements um 45° gedreht angeordnet. Die Bondfläche ist dabei rechteckig ausgebildet und verläuft vorzugsweise mit ihrer längeren Rechteckseite parallel zu einer Außenkante der Außenkontur.
  • Eine weitere bevorzugte Variante der Erfindung betrifft ein Halbleiterbauelement, bei dem die aktiven Zellen netzartig nicht in orthogonalen Richtungen zueinander angeordnet sind, sondern z. B. entlang von im Winkel von 45° zueinander verlaufenden Achsen. Dadurch entsteht eine rautenförmige Elementarzelle in der Netzstruktur. In diesem Fall können die Hauptbegrenzungslinien der Zellen unter 45° zu der Außenkante des Halbleiterbauelements orientiert werden und die Bondflächen entlang der Außenkante ausgerichtet sein. Auch bei Rautenformen mit größeren Winkeln wird die Zellenstruktur bevorzugt mit einer Rautendiagonalen parallel zu einer Außenkante des Halbleiterbauelements ausgerichtet und die Bondflächen parallel zur größeren Rautendiagonalen ausgebildet. Dadurch lässt sich eine optimale Verminderung der an der kritischen Zellenkante (Hauptbegrenzungslinie) wirkenden Bondkräfte erreichen.
  • Das erfindungsgemäße Verfahren zum Kontaktieren eines Halbleiterbauelements mit mehreren regelmäßig angeordneten aktiven Zellen, die jeweils zumindest eine Hauptbegrenzungslinie aufweisen, und mit mindestens einer Bondfläche sieht vor, dass ein Bonddraht durch Bonden in einer Hauptschwingungsrichtung mit der Bondfläche verbunden wird, wobei die Hauptschwingungsrichtung in einem von 90° verschiedenen Winkel zur Hauptbegrenzungslinie eingestellt wird.
  • Ausführungsbeispiele der Erfindung werden nachfolgend anhand einer Zeichnung näher erläutert; es zeigen schematisch:
  • Fig. 1 ein erstes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements in Aufsicht,
  • Fig. 2 ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements in Aufsicht und
  • Fig. 3 ein drittes Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements in Aufsicht.
  • Das in Fig. 1 gezeigte Halbleiterbauelement weist eine Vielzahl von regelmäßig entlang einer Wiederholungsrichtung R ausgebildeten aktiven Zellen 1 in Form von Streifenzellen auf. Die Streifenzellen 1 sind in einem gemeinsamen Halbleiterkörper 2 ausgebildet. Der Halbleiterkörper oder Halbleiterchip hat rechteckige Gestalt und äußere Begrenzungskanten 4. Die Streifenzellen 1 haben eine Längserstreckung in Richtung des Doppelpfeils 6 und parallel zu der Längserstreckung Hauptbegrenzungslinien 8. Die Hauptbegrenzungslinien 8 sind hinsichtlich mechanischer Belastungen besonders empfindlich gegenüber Kraftkomponenten, die quer, d. h. im Ausführungsbeispiel rechtwinklig zu den Hauptbegrenzungslinien 8 in Richtung des Doppelpfeils ("kritische Richtung") 10 auf die Streifenzellen 1 einwirken.
  • Auf der Oberseite 12 des Halbleiterbauelements sind metallische Anschlussflächen 14, 16 zur elektrischen Kontaktierung mittels Bonddrähten 18, 20 vorgesehen. Die Anschlussflächen 14, 16 werden auch als Bondflächen oder Bond Pads bezeichnet. Durch Bonden werden die Endbereiche der Bonddrähte mit den Bondflächen 14, 16 leitend verbunden.
  • Eine besonders hohe mechanische Belastung der Streifenzellen 1 ergibt sich während des Bondvorgangs, wenn die Hauptschwingungsrichtung 22 des Bondwerkzeugs quer zu den Streifenzellen 1 bzw. quer zu deren Hauptbegrenzungslinien 8 - d. h. in der "kritischen Richtung" 10 des Doppelpfeils - verläuft. Bereits eine Anordnung der Bondfläche 14 in einem Winkel α von 30° zur Hauptbegrenzungslinie (parallel zur Längsrichtung der Streifenzelle) führt zu einer um 50% verminderten Kraftkomponente K in kritischer Richtung 10. Diese Komponente bemisst sich nämlich mit Kges = vom Bondwerkzeug insgesamt ausgeübte Kraft zu K = Kges.sinα = Kges.0,5.
  • Eine optimale Reduzierung (in diesem Beispiel auf 0) der quer zur kritischen Richtung wirkenden Kraftkomponente ergibt sich bei der für die Bondfläche 16 gewählten Ausrichtung. Hierbei ist die Haupterstreckung der rechteckig ausgebildeten Bondfläche parallel zu den Hauptbegrenzungslinien 8 ausgerichtet. Damit kann das Bondwerkzeug derart positioniert werden, dass dessen Hauptschwingungsrichtung 24 parallel zu den Hauptbegrenzungslinien 8 liegt und keine Kraftkomponente quer zu den Hauptbegrenzungslinien 8 entsteht. Die Hauptbegrenzungslinie und damit die Hauptschwingungsrichtung liegen in diesem Ausführungsbeispiel fertigungstechnisch vorteilhaft parallel zu der äußeren Begrenzungskante 4 des Halbleiterbauelements.
  • Fig. 2 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements, bei dem eine Vielzahl aktiver Zellen 30 mit im wesentlichen quadratischer Grundgestalt in einem netzartigen Raster angeordnet sind. Die aktiven Zellen 30 weisen damit jeweils zwei rechtwinklig zueinander verlaufende Paare von Hauptbegrenzungslinien 34, 35 auf. In dem Ausführungsbeispiel sind die aktiven Zellen 30 gegenüber der Außenkontur 40 bzw. deren äußeren Kanten 40a, 40b um 45° versetzt ausgerichtet. Dies ist durch entsprechend im Winkel von 45° zu den Kanten 40a, 40b verlaufenden gestrichelten Hilfslinien 46, 48 verdeutlicht. Eine Bondfläche 50 ist auf der Oberseite des Halbleiterbauelements aufgebracht. Mit dieser ist wie vorbeschrieben ein Bonddraht 52 durch Bonden elektrisch leitend zur Kontaktierung des Halbleiterbauelements verbunden. Der Bonddraht 52 ist mit einem Bondwerkzeug gebondet worden, dessen Hauptschwingungsrichtung 54 in jeweils einem Winkel von 45° zu den Hauptbegrenzungslinien 34, 35 bzw. den Hilfslinien 46, 48 verläuft. Die Orientierung der Bondfläche 50 ermöglicht auch in diesem Ausführungsbeispiel eine Minimierung der auf die Hauptbegrenzungslinien der aktiven Zellen wirkenden Bondkräfte, da die Bondkräfte auf keine der Hauptbegrenzungslinien senkrecht wirken, sondern nur mit der um die entsprechende Winkelfunktion cos(45°) verminderten Komponente. Eine völlige Entlastung der Hauptbegrenzungslinien ist bei dieser Konfiguration praktisch nicht möglich, da dies eine volle Belastung der anderen Hauptbegrenzungslinie bedeuten würde.
  • Bevorzugt wird also eine gleichmäßige Verteilung der Kraftkomponenten angestrebt, was nach Fig. 2 dadurch gelingt, dass die Hauptschwingungsrichtung 54 parallel zu den Kanten 40a, 40b verläuft und die aktiven Zellen um 45° gedreht ausgebildet sind, so dass die Hauptschwingungsrichtung 54 parallel zur jeweiligen Diagonale D der rautenförmigen aktiven Zellen 30 ist.
  • Fig. 3 zeigt eine Variante des weiteren Ausführungsbeispiels eines erfindungsgemäßen Halbleiterbauelements nach Fig. 2, wobei hier eine Vielzahl aktiver Zellen 60 mit im wesentlichen rautenförmiger Grundgestalt in einem netzartigen Raster angeordnet sind. Die Rautenform dieser aktiven Zellen ist jedoch insoweit unsymmetrisch, als die Rauten verschiedene Innenwinkel und damit eine kleine 62 und eine große Diagonale 63 aufweisen. Hier ist eine auf der Oberseite des Halbleiterbauelements ausgebildete Bondfläche 64 so bemessen und orientiert, dass die Hauptschwingungsrichtung 66 des Bondwerkzeugs in einem von 90° verschiedenen Winkel - im optimalen Fall parallel zu der großen Diagonalen 63 - eingestellt werden kann. Diese Ausgestaltung und Bemessungsregel ist vorteilhaft, wenn die aktiven Zellen wie in Fig. 3 durch Hilfslinien angedeutet nicht in einem rechtwinkligen Raster oder Netz angeordnet sind, sondern z. B. entlang zweier Richtungen R1, R2, die einen Winkel von z. B. 45° einschließen. Bezugszeichenliste α Winkel
    D Diagonale
    K Kraftkomponente
    R Wiederholungsrichtung
    R1, R2 Richtungen
    1 aktive Zellen (Streifenzellen)
    2 Halbleiterkörper
    4 Begrenzungskanten
    6 Doppelpfeil
    8 Hauptbegrenzungslinie
    10 kritische Richtung
    12 Oberseite
    14, 16 Bondflächen
    18, 20 Bonddrähte
    22, 24 Hauptschwingungsrichtung
    30 aktive Zellen
    34, 35 Hauptbegrenzungslinien
    40 Außenkontur
    40a, 40b äußere Kanten
    46, 48 Hilfslinien
    50 Bondfläche
    52 Bonddraht
    54 Hauptschwingungsrichtung
    60 aktive Zellen
    62 kleine Diagonale
    63 große Diagonale
    64 Bondfläche
    66 Hauptschwingungsrichtung

Claims (9)

1. Halbleiterbauelement mit mehreren regelmäßig angeordneten aktiven Zellen (1), die jeweils zumindest eine Hauptbegrenzungslinie (8) aufweisen, und mit mindestens einer Bondfläche (14, 16), auf der zumindest ein Bonddraht (18, 20) durch Bonden mit einem in einer Hauptschwingungsrichtung (22, 24) schwingenden Bondwerkzeug befestigbar ist, wobei die Bondfläche (14, 16) so bemessen und so orientiert ist, dass die Hauptschwingungsrichtung (22, 24) zur Hauptbegrenzungslinie (8) in einem von 90° verschiedenen Winkel (α) einstellbar ist.
2. Halbleiterbauelement nach Anspruch 1, wobei die Hauptschwingungsrichtung (22, 24) parallel zur Hauptbegrenzungslinie (8) einstellbar ist.
3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Hauptbegrenzungslinie (8) parallel zu einer Außenkante (4) des Halbleiterbauelements liegt.
4. Halbleiterbauelement nach Anspruch 1, 2 oder 3, wobei die aktiven Zellen (1) streifenförmig ausgebildet sind.
5. Halbleiterbauelement mit mehreren regelmäßig zweidimensional angeordneten aktiven Zellen (30), die jeweils zumindest eine Hauptbegrenzungslinie (34, 35) aufweisen, und mit mindestens einer Bondfläche (50), auf der zumindest ein Bonddraht (52) durch Bonden mit einem in einer Hauptschwingungsrichtung (54) schwingenden Bondwerkzeug befestigbar ist, wobei die Bondfläche (50) so bemessen und so orientiert ist, dass die Hauptschwingungsrichtung (54) zu den Hauptbegrenzungslinien (34, 35) in einem von 90° verschiedenen Winkel einstellbar ist.
6. Halbleiterbauelement nach Anspruch 5, wobei die aktiven Zellen (30) rechteckig ausgebildet und gegenüber einer rechteckigen Außenkontur (40) des Halbleiterbauelements um 45° gedreht angeordnet sind und wobei die Bondfläche (50) rechteckig ausgebildet ist und mit ihrer längeren Rechteckseite parallel zu einer Außenkante (40b) der Außenkontur (40) verläuft.
7. Halbleiterbauelement nach Anspruch 1, 2, 3 oder 5,
wobei die aktiven Zellen (60) rautenförmig ausgebildet sind und
wobei die Bondfläche (64) so bemessen und so orientiert ist, dass die Hauptschwingungsrichtung (66) in einem von 90° verschiedenen Winkel zu der großen Rautendiagonalen (63) einstellbar ist.
8. Halbleiterbauelement nach Anspruch 7, wobei die Bondfläche (64) so bemessen und so orientiert ist, dass die Hauptschwingungsrichtung (66) parallel zu der großen Rautendiagonalen (63) einstellbar ist.
9. Verfahren zum Kontaktieren eines Halbleiterbauelements mit mehreren regelmäßig angeordneten aktiven Zellen (1), die jeweils zumindest eine Hauptbegrenzungslinie (8) aufweisen, und mit mindestens einer Bondfläche (14, 16), wobei ein Bonddraht (18, 20) durch Bonden in einer Hauptschwingungsrichtung (22, 24) mit der Bondfläche (14, 16) verbunden wird und wobei die Hauptschwingungsrichtung in einem von 90° verschiedenen Winkel (α) zur Hauptbegrenzungslinie (8) eingestellt wird.
DE10156468A 2001-11-16 2001-11-16 Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements Ceased DE10156468A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10156468A DE10156468A1 (de) 2001-11-16 2001-11-16 Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements
PCT/EP2002/012660 WO2003043074A2 (de) 2001-11-16 2002-11-12 Halbleiterbauelement und verfahren zum kontaktieren eines solchen halbleiterbauelements
JP2003544808A JP4060797B2 (ja) 2001-11-16 2002-11-12 半導体素子および半導体素子の接触方法
US10/842,066 US7151318B2 (en) 2001-11-16 2004-05-10 Semiconductor component and method for contacting said semiconductor component
US11/563,343 US7462557B2 (en) 2001-11-16 2006-11-27 Semiconductor component and method for contracting said semiconductor component
US14/103,864 USRE47854E1 (en) 2001-11-16 2013-12-12 Semiconductor component and method for contacting said semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10156468A DE10156468A1 (de) 2001-11-16 2001-11-16 Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE10156468A1 true DE10156468A1 (de) 2003-05-28

Family

ID=7706066

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10156468A Ceased DE10156468A1 (de) 2001-11-16 2001-11-16 Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements

Country Status (4)

Country Link
US (3) US7151318B2 (de)
JP (1) JP4060797B2 (de)
DE (1) DE10156468A1 (de)
WO (1) WO2003043074A2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015060441A1 (ja) * 2013-10-24 2015-04-30 ローム株式会社 半導体装置および半導体パッケージ
US20170062375A1 (en) * 2014-02-27 2017-03-02 Sharp Kabushiki Kaisha Semiconductor device

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5008725C2 (en) * 1979-05-14 2001-05-01 Internat Rectifer Corp Plural polygon source pattern for mosfet
US4374453A (en) * 1981-01-23 1983-02-22 Rodriguez Angel L Bicycle freewheel wrench pry adapter
US5220490A (en) * 1990-10-25 1993-06-15 Microelectronics And Computer Technology Corporation Substrate interconnect allowing personalization using spot surface links
DE4135411A1 (de) 1991-10-26 1993-04-29 Asea Brown Boveri Abschaltbares leistungshalbleiter-bauelement
JP3049526B2 (ja) * 1992-06-23 2000-06-05 株式会社新川 超音波ワイヤボンデイング方法
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
JP2807396B2 (ja) * 1993-05-25 1998-10-08 ローム株式会社 半導体装置
KR100303061B1 (ko) * 1993-10-15 2001-11-22 이데이 노부유끼 비휘발성메모리장치와그제조방법
US5517046A (en) 1993-11-19 1996-05-14 Micrel, Incorporated High voltage lateral DMOS device with enhanced drift region
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
JPH09199549A (ja) * 1996-01-22 1997-07-31 Denso Corp ワイヤボンディング方法
JP3455626B2 (ja) * 1996-03-13 2003-10-14 株式会社東芝 半導体装置の製造方法および製造装置
TW332336B (en) * 1997-09-15 1998-05-21 Winbond Electruction Company Anti-peeling bonding pad structure
US5962926A (en) * 1997-09-30 1999-10-05 Motorola, Inc. Semiconductor device having multiple overlapping rows of bond pads with conductive interconnects and method of pad placement
US5930666A (en) * 1997-10-09 1999-07-27 Astralux, Incorporated Method and apparatus for packaging high temperature solid state electronic devices

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
STENGL, Jens-Peter: Leistungs-MOS-FET-Praxis, 2. Aufl., München, Pflaum, 1992, S. 33, 34, 37-39 *

Also Published As

Publication number Publication date
US20070087553A1 (en) 2007-04-19
WO2003043074A2 (de) 2003-05-22
JP4060797B2 (ja) 2008-03-12
JP2005510057A (ja) 2005-04-14
USRE47854E1 (en) 2020-02-11
US7462557B2 (en) 2008-12-09
WO2003043074A3 (de) 2004-04-15
US20040227257A1 (en) 2004-11-18
US7151318B2 (en) 2006-12-19

Similar Documents

Publication Publication Date Title
DE69332191T2 (de) Halbleiteranordnung mit Überchipanschlüssen
EP0283545B1 (de) Kontaktsonden-Anordnung zur elektrischen Verbindung einer Prüfeinrichtung mit den kreisförmigen Anschlussflächen eines Prüflings
DE69118602T2 (de) Halbleitervorrichtung bestehend aus mehreren LED-Chips
DE112012003918B4 (de) Drahtbondwerkzeug
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE3787484T2 (de) Verdrahtungsentwurf für bipolare und unipolare Transistoren mit isoliertem Gate.
DE112018002137T5 (de) Halbleiterbauteil
DE102007039728A1 (de) Tastkopfanordnung
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE60200792T2 (de) Kapillare mit gesteuerter dämpfung
EP0077481B1 (de) Planares Halbleiterbauelement
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE19962702B4 (de) Prüfsockel einer BGA-Vorrichtung
DE102005043914B4 (de) Halbleiterbauelement für Bondverbindung und Verfahren zur Herstellung
DE102010042606A1 (de) Manufacturing method of semiconductor device
DE10156468A1 (de) Halbleiterbauelement und Verfahren zum Kontaktieren eines solchen Halbleiterbauelements
DE4130569A1 (de) Ic-paketiereinrichtung
DE102016209604B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE69325181T2 (de) Halbleitervorrichtung
EP1107310A2 (de) Isolationsverbesserung bei Hochleistungs-Halbleitermodulen
DE102020128596A1 (de) Halbleitervorrichtung
DE4333956A1 (de) Verfahren zur Anbringung von integrierten Schaltungschips mit TAB-Struktur auf ein Substrat
DE2543651A1 (de) Halbleitersubstrat
DE2631810A1 (de) Planares halbleiterbauelement
DE102019118690A1 (de) Sondenkopf

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection