JPH06232313A - 半導体装置用リードフレーム及びそれを用いた半導体装置 - Google Patents

半導体装置用リードフレーム及びそれを用いた半導体装置

Info

Publication number
JPH06232313A
JPH06232313A JP5013145A JP1314593A JPH06232313A JP H06232313 A JPH06232313 A JP H06232313A JP 5013145 A JP5013145 A JP 5013145A JP 1314593 A JP1314593 A JP 1314593A JP H06232313 A JPH06232313 A JP H06232313A
Authority
JP
Japan
Prior art keywords
plating
solder plating
solder
copper
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5013145A
Other languages
English (en)
Other versions
JP2989406B2 (ja
Inventor
Kenji Toyosawa
健司 豊沢
Kazuya Fujita
和弥 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5013145A priority Critical patent/JP2989406B2/ja
Priority to US08/180,334 priority patent/US5424578A/en
Publication of JPH06232313A publication Critical patent/JPH06232313A/ja
Application granted granted Critical
Publication of JP2989406B2 publication Critical patent/JP2989406B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

(57)【要約】 【目的】 モールド時の型締めによるハンダメッキ変形
及びそれによるリードの切断、曲げ加工時のハンダヒゲ
の発生を防ぐことができるリードフレームを提供する。 【構成】 リードフレーム材１１の上に錫メッキ層３０
を施し、更にその上にハンダメッキ層２０を施してい
る。アウターリードの最表面はハンダメッキとなる。ハ
ンダメッキ層２０には錫２１と鉛２２とが含まれてい
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置用
のリードフレームに関し、特にアウタリード部に予めハ
ンダメッキが施されているプリプレーテッドフレーム
（Ｐｒｅ Ｐｌａｔｅｄ Ｆｒａｍｅ：以下、ＰＰＦと
略記する）に関する。
【０００２】
【従来の技術】現在主流の樹脂封止型半導体装置のアセ
ンブリプロセスを図１５（ａ）に示す。このプロセスに
よれば、まずウェハーをダイシングしてチップとする。
次いで得られたチップはダイパッド部及びインナーリー
ド部に銀メッキが施されたリードフレームに銀ペースト
を用いてダイボンドされる。次いで金ワイヤにてインナ
リード部とチップ間がワイヤボンドされ、その後、モー
ルド樹脂にて封止される。モールド樹脂封止工程の後、
アウターリードの表面処理としてハンダメッキ、錫メッ
キ、ハンダディップ等が施される。次いで、フォーミン
グ、マーク工程、電気テスト、外観検査が順次行われ
る。
【０００３】ところで、モールド後の手番短縮を目的と
して、予めリードフレーム段階でインナリード部やダイ
パッド部への銀メッキだけではなく、アウターリード部
にもハンダメッキ等を施したリードフレーム（ＰＰＦ）
を用いたアセンブリプロセスが提案されている。例えば
特開昭５１−１１５７７５号公報にそのようなプロセス
が記載されている。
【０００４】図１５（ｂ）にＰＰＦを用いたアセンブリ
プロセスのフローチャートを示す。
【０００５】ＰＰＦを使用したアセンブリ工程では、モ
ールド工程後に外装メッキとしたハンダメッキ等を施す
必要はない。ＰＰＦは予めリードフレームのインナリー
ドに銀メッキ、アウタリードにハンダメッキを形成した
リードフレームであるためである。
【０００６】このＰＰＦには既にハンダメッキが施して
あるのでアセンブリ工程でアウタリードのハンダメッキ
が熔融すればこの半導体装置を基板に実装する時にハン
ダ付け性が劣化する問題とアウタリードのハンダメッキ
が変色し半導体装置の外観の不良となる問題が発生す
る。従って各工程においてアウタリードのハンダメッキ
が熔融、変色しないような低温アセンブリプロセス（１
８３℃以下）が必要である。
【０００７】特にダイボンド、モールド工程においては
それぞれ１８３℃以下で硬化するダイボンド材、モール
ド樹脂材を開発して導入する必要がある。
【０００８】このようなデメリットはあるが、ＰＰＦを
使用すればモールド後にアウタリードメッキを施す必要
がないので２日ほどの手番短縮になることと外装メッキ
を省略できるのでコストダウンとなることとから近年Ｐ
ＰＦを用いたアセンブリプロセスが注目されている。
【０００９】図５はＰＰＦの一例の上面図である。図
中、７０はアウターリード、７１はアウターリードのハ
ンダメッキ、８０はインナーリード、８１はインナーリ
ードの銀メッキ、９０はダイパッド、９１はダイパッド
上の銀メッキである。
【００１０】ＰＰＦを使用するアセンブリ工程で使用す
るアウタリードのメッキは主にハンダメッキである。
【００１１】図６にアウタリードのメッキ構造を示す。
図においては、リードフレーム材１１上にハンダメッキ
層２０が形成されており、ハンダメッキ層２０には錫２
１及び鉛２２が含まれている。
【００１２】アウタリードメッキとしてはハンダメッキ
の他に錫メッキを実施することもあるが半導体装置実装
時のハンダ付け性が改善される点でほとんどがハンダメ
ッキになっている。またハンダメッキとして使用される
ハンダの錫と鉛の成分比は６：４と９：１があるが後者
を使用することが多い。
【００１３】またハンダには数々の種類があるが半導体
装置のアウタリードメッキとして使用するハンダメッキ
は錫や鉛の元素を使用し鉛や錫以外の金属を混入するこ
とはない。
【００１４】ハンダメッキはリードフレームの素地に直
接施すことが多いが、ハンダメッキハンダメッキ下地と
の密着性を上げるためハンダメッキ下に銅、錫／ニッケ
ル等のストライクメッキを施すこともある。
【００１５】また、ハンダメッキはウェット処理である
ので水洗した後にリードフレームを乾燥する目的で熱風
を吹きかけて（約１００℃、１０秒程度）加熱すること
はあるがリードフレームを乾燥する目的以外で熱を加え
ることはない。
【００１６】図７に従来のＰＰＦを用いた樹脂封止型半
導体装置の断面図を示す。リードフレーム素材として４
２アロイ合金を用いた場合の従来のＰＰＦメッキ仕様と
しては図７に示すようにワイヤボンディング領域の銀メ
ッキ８１とアウタリード部７０のハンダメッキ７１が交
差せず、またモールド樹脂１１６内にハンダメッキ７１
が入り込む構造をとる場合が多い。またハンダメッキ７
１は４２アロイ上に直接施されるか、特開昭６０−７９
７６０に示されるように下地として０．１〜０．３μｍ
程度のＣｕストライク・メッキを施す場合がある。これ
はＰＰＦ作成プロセスとしてインナーリード部及びダイ
パッド部以外をマスクして銀メッキを形成し、その後ア
ウタリード部以外をマスクしてハンダメッキを形成する
場合に、銀メッキ表面に付着するハンダの置換メッキ層
の悪影響を防止する目的で銀メッキ後に全面剥離用仮メ
ッキとして０．３μｍ程度の銅メッキを施してハンダメ
ッキするものであり。この場合は、ハンダメッキ後の銅
メッキ剥離により置換メッキが除去されるものであり、
銀メッキの下地には銅メッキは存在しない構造になる。
【００１７】
【発明が解決しようとする課題】本発明が解決しようと
する課題はモールド後に発生するハンダメッキ変形であ
る。このハンダメッキ変形はモールド後にアウタリード
間に発生する。
【００１８】ハンダメッキ変形はＰＰＦがアウタリード
にハンダメッキを施しているため発生するものでＰＰＦ
を使用しない図１５（ｂ）のアセンブリプロセスでは発
生しない。
【００１９】以下、このハンダメッキ変形について図８
〜図１１に基づいて説明する。
【００２０】図８は図５及び図６に記載のＰＰＦをモー
ルプレスでクランプした後の状態を示す上面図である。
図中、Ｃ、Ｃ’はモールド金型のクランプ境界線であ
る。
【００２１】図９は図８中に示したＡ−Ａ’に沿った側
断面図であり、アウターリード間でのハンダメッキの変
形を示す。
【００２２】図１０は図８中に示したＢ−Ｂ’に沿った
側断面図であり、モールド樹脂を流し込む前のモールド
金型１２０がリードフレームをクランプしている状態を
示す。
【００２３】図１１はフォーミング工程後の半導体装置
の斜視図である。
【００２４】図１０に示すようにモールド工程でアウタ
リード７０のハンダメッキ層２０をモールド金型１２０
でクランプした場合に、モールド金型クランプ部１２１
に存在するハンダメッキが圧延されアウタリード間に入
り込みハンダメッキのバリ状変形１００が発生する（図
８、９）。
【００２５】即ち、モールド工程ではハンダメッキを施
されている部分（ダムバー部分等）が１〜３ｔｏｎ／ｃ
ｍ2の圧力で型締めされるためにクランプ部１２１では
図８、９に示すようにハンダメッキが変形して、変形部
分１００がリード間にはみ出してしまう。この状態で金
型キャビティ内にモールド樹脂１１６が注入され、樹脂
硬化処理後にリードの切断、曲げ加工が実施される。そ
のため、ダムバー内に充填された樹脂部を落とし、さら
にダムバーを切断した時に、はみ出したハンダ変形部分
１００がリード側面に付着し、リード曲げ加工時にその
ヒゲ状の形１０１で残ってしまう。
【００２６】このハンダメッキ変形はリードフレーム素
材が４２ＡｒｒｏｙのようなＦｅ系素材（Ｆｅ：Ｎｉ＝
５８：４２）を使用した場合に多く発生する。これは、
銅フレーム上にハンダメッキされたハンダメッキの方が
熱時硬度が高いことに起因する。
【００２７】大きく発生したハンダメッキ変形はフォー
ミング工程でタイバー部の樹脂バリ取りを実施しても除
去できないことがあり、その場合はアウタリード間にハ
ンダのヒゲ１０１のように残り半導体装置実装後の端子
間ショートやリークの原因になる（図１１）。
【００２８】この問題は特にアウタリードピッチが狭い
（０．６５ｍｍ以下）多ピンＱＦＰの半導体装置で品質
信頼性上重大な問題となる。
【００２９】このハンダメッキ変形はモールド金型の温
度をハンダ熔融温度以下（１８３℃以下）で使用するの
でハンダメッキが熔融して発生するのではなくモールド
金型の大きなクランプ圧力と熱時硬度の低いハンダメッ
キが原因で発生する。
【００３０】モールド工程でのモールド金型温度は１６
０〜１８０℃を使用しているが、この温度でのハンダメ
ッキ硬度は常温に比べ低くなる。本願の発明者によりハ
ンダメッキの硬度は常温で約１６Ｈｋ（ヌープ硬度、重
り１ｇ）であるが１７０℃では約５Ｈｋに下がることが
確認されている。
【００３１】モールド時のハンダメッキの硬度を下げな
いように更にモールド金型の温度を下げていくとトラン
スファーモールドが困難になるのでモールド金型温度を
下げることはできない。
【００３２】また、本願の発明者によりモールド金型の
クランプ圧力を低くすることによってハンダメッキ変形
の程度は良くなることが確認された。
【００３３】実際にモールド金型のクランプ圧力を約２
ｔ／ｃｍ2 から約１ｔ／ｃｍ2 に落とすとハンダメッキ
変形の大きさの程度は改善されたがハンダメッキ変形の
発生数を低減するまでには至らなかった。
【００３４】更にモールド金型のクランプ圧力を下げる
とモールド金型とリードフレームの隙間から樹脂漏れが
発生してモールド成型が不可能になるのでモールド金型
のクランプ圧力を下げてハンダメッキ変形を防止するこ
とはできなかった。
【００３５】また、ハンダメッキ変形はハンダメッキの
厚さを４μｍ以下にすると発生しなくなりハンダメッキ
の厚さが厚い程ハンダメッキ変形の大きさは大きくな
る。
【００３６】ハンダメッキの厚さを７μｍ位まで厚くし
た場合０．４ｍｍ以上のハンダメッキ変形がアウタリー
ド間に発生した。
【００３７】０．８ｍｍアウタリードピッチのＱＦＰを
使用した場合アウタリード間がハンダ変形したハンダで
埋まってしまった。
【００３８】７μｍのハンダメッキ膜厚はモールド金型
によってクランプされると４μｍ位まで膜減りしその膜
減りした分のハンダメッキがハンダメッキ変形としてア
ウタリード間にはみ出す。
【００３９】ハンダメッキ厚を４μｍ以下にすれば対策
できるのだがＰＰＦを作製するハンダメッキ厚の制御が
±１μｍであるためハンダメッキ厚を４μｍ以下にする
にはハンダメッキの平均厚を３±１μｍにしなければな
らない。
【００４０】すなわちハンダメッキの厚さを４μｍ以下
にするにはハンダメッキ厚さのバラツキが２〜４μｍと
なる。
【００４１】しかし、ハンダメッキ厚を３μｍ以下にし
た場合半導体装置の基板への実装時にハンダメッキ付け
性を劣化させるのでハンダメッキ厚を薄くすることはで
きない。
【００４２】従ってハンダメッキ厚の制御によってハン
ダメッキ変形を防止することは困難であった。
【００４３】以上、ハンダメッキ変形を防止するために
モールド金型のクランプ圧力を小さくすることとハンダ
メッキの厚みを薄くすることを試みたが十分な対策とは
ならなかった。
【００４４】また、ハンダメッキ変形を解決すべくクラ
ンプ部１１にハンダメッキを施さないようにすることが
公開特許公報平３−１９１５５７にて提案されている。
【００４５】しかしモールド金型のクランブ部のハンダ
メッキを省こうとした場合ハンダメッキの位置精度が現
状では±０．４ｍｍであるのでアウタリードの短い半導
体装置にはアウタリードにハンダメッキを形成されない
場合もあり、すべての半導体装置に導入できるとは限ら
ないことが分かった。
【００４６】また、この方法では、ハンダメッキが形成
されていないリード部分が樹脂封止外形よりも外側に露
出することになり、耐食性に劣ったり、その部分への樹
脂バリ発生といった問題も発生する。
【００４７】そこで、本発明はモールド時の型締めによ
るハンダメッキ変形及びそれによるリードの切断、曲げ
加工時のハンダヒゲの発生を防ぐことができるリードフ
レームを提供することを目的とする。
【００４８】
【課題を解決するための手段】本発明では上記したハン
ダメッキ変形はハンダメッキの熱時硬度が低いために発
生することに着目し、ハンダメッキの熱時硬度を高めハ
ンダメッキ変形を防止する。
【００４９】ハンダメッキの熱時硬度を高めるため、請
求項１に記載の発明においては、アウタリードのハンダ
メッキの下に錫メッキ層を介在させたことを特徴とす
る。
【００５０】また、請求項２に記載の発明においては、
アウタリードをハンダメッキ浴中にハンダメッキ熱時硬
度を高める元素を含有させてハンダメッキしたことを特
徴とする。
【００５１】また、請求項３に記載の発明においては、
アウタリードのハンダメッキの下にハンダメッキ中に拡
散しやすい金属のメッキを施してハンダメッキの熱時硬
度を高めたことを特徴とする。
【００５２】この場合、請求項４に記載のように、ハン
ダメッキ中に拡散しやすい金属が銅であることが好まし
く、このときの銅メッキの膜厚は請求項５に示すように
１μｍ以上であってもよい。また、請求項６に示すよう
にインナーリード及びダイパッドに形成された銀メッキ
の下にも銅メッキが形成されていてもよい。
【００５３】また、請求項７に記載の発明においては、
アウターリードのハンダメッキ中にハンダに拡散しやす
い金属からなる層を１層または２層形成してハンダメッ
キの熱時硬度を高めたことを特徴とする。
【００５４】
【作用】以下、本発明の作用を図面を用いて説明する。
【００５５】図１に請求項１に記載の発明に係わるアウ
ターリードのハンダメッキの断面図を示した。リードフ
レーム材１１の上に錫メッキ層３０を施し、更にその上
にハンダメッキ層２０を施している。アウターリードの
最表面はハンダメッキとなる。ハンダメッキ層２０には
錫２１と鉛２２とが含まれている。
【００５６】従来のアウタリードメッキとしてハンダメ
ッキを１層施す場合はハンダ付け性を考慮して３μｍ以
上のハンダメッキ膜厚を必要とするが本発明によるアウ
タリードメッキの構造は再表面のハンダメッキ厚（０．
５μｍ以上）とハンダメッキ下地の錫メッキ厚の合計が
３μｍ以上あれば十分なハンダ付け性を確保できた。
【００５７】しかも、ハンダメッキ変形は全く発生しな
かった。
【００５８】本発明は硬度の低いハンダメッキ層２０を
薄くし硬度の高い錫メッキ層３０を厚くした。
【００５９】ハンダ付け性はアウタリードの再表面のハ
ンダメッキに大きく依存するので、ハンダメッキは通常
９：１ハンダが多いが本発明ではアウタリードの再表面
に６：４ハンダを使用すると更にハンダ付けが改善され
ることを確認した。
【００６０】図２に請求項２に記載の発明に係わるハン
ダメッキのアウターリードの断面図を示した。ハンダメ
ッキ中に銅２３のようなハンダメッキの硬度を高くする
元素を含有させる。図中、４０は銅が混入したハンダメ
ッキ層を表し、２１、２２は図１の場合と同様、夫々
錫、鉛を示す。銅以外の金属ではニッケルが良好であっ
た。
【００６１】ハンダメッキ中の銅の含有量は１％（ＥＰ
ＭＡ／Ｅｌｅｔｒｏｎ ＰｒｏｂｅＭｉｃｒｏｓｃｏｐ
ｅ Ａｎａｌｙｓｉｓ 測定結果）を上限とする。
【００６２】銅を１％以上含有させるとハンダメッキの
ハンダ付け性が劣化するからである。
【００６３】含有させる手法としてハンダメッキ浴の中
に銅イオンを含有させて錫、鉛の３元系のハンダメッキ
浴とし、ＰＰＦを製造する時にそのハンダメッキ浴を使
用する。
【００６４】錫の標準酸化還元電位が−０．１４Ｖ鉛の
標準酸化還元電位が−０．１３Ｖであるのに対して銅の
標準酸化還元電位は＋０．３４Ｖであり単純に２元系の
ハンダメッキ浴中に銅イオンを加えて３元系のハンダメ
ッキ浴を作ったのでは銅のメッキ成長スピードが非常に
速くなるので銅の標準酸化還元電位をネガティブ方向に
シフトさせるように銅は錯体の形で混入し、アウタリー
ドのハンダメッキ中の銅含有率が１．０％を越えないよ
うにハンダメッキ浴中の銅濃度を管理する。
【００６５】本発明によるハンダメッキの熱時硬度は約
２０Ｈｋであり、ハンダメッキ変形は発生しなかった。
【００６６】図３に請求項３に記載の発明に係わるアウ
タリードメッキを示す。ハンダメッキ層２０の下地に銅
等のハンダメッキに拡散しやすい金属層５０が形成され
ている。図中、２３は銅等の金属を示す。金属層５０の
銅２３は拡散によりハンダメッキ層中に拡散するが、図
３（ａ）はハンダメッキ層を施した直後を示し、銅２３
はハンダメッキ２０内に十分拡散しておらず、わずかに
ハンダメッキ層と金属層との界面で１μｍ程度発生して
いる。一方、図３（ｂ）は銅２３が十分に拡散したのち
の状態を示し、銅２３が均一に拡散したハンダメッキ層
６０を形成している。
【００６７】銅の十分な拡散は、金属層をハンダメッキ
層に比し十分な厚さとすることにより実現することもで
きるが、より有効にはハンダの熔融温度以下の温度を加
えることにより実現される。この場合、金属層は比較的
薄くすることができる。
【００６８】例えば、ハンダメッキ厚５μｍ、金属層厚
０．２〜０．５μｍ、加熱温度１７５℃にて１Ｈｒでハ
ンダメッキ中に銅が０．１〜０．３％程度拡散してい
く。
【００６９】銅等の金属をより多く拡散させるに従って
ハンダメッキは硬度を増す。
【００７０】１７５℃にて１Ｈｒの加熱処理によってハ
ンダメッキの熱時硬度は約２０Ｈｖとなる。ハンダメッ
キ中に銅を拡散させない場合の熱時硬度が５Ｈｖである
ので大幅な硬度増加となる。
【００７１】しかし更に加熱処理を施して行くと銅の拡
散が進みハンダメッキの硬度は更に高くなるが銅がハン
ダメッキ中に拡散し過ぎてハンダ付け性を劣化させる。
実際に１７５℃にて２４Ｈｒ加熱するとハンダメッキの
変色とハンダ付け性の劣化が見られる。
【００７２】また、６μｍ厚程度のハンダメッキに対し
ては銅メッキの膜厚を１μｍ以上とした場合、加熱処理
を施さなくとも、銅の十分な拡散を期待できる。
【００７３】また、インナーリード及びダイパッドに形
成される銀メッキの下地にも銅メッキ層を形成すること
により銀メッキとリードフレーム素材の密着性を確保す
ることが可能となる。
【００７４】銅メッキの他にニッケルメッキでも同様に
熱時硬度を高めることができるが、ニッケルはハンダと
の密着性に乏しく、リード切断・曲げ加工時に変形部が
部分的に剥離し、ハンダヒゲが発生しやすくなるので、
銅メッキのほうがより好ましいものである。
【００７５】図４に請求項７に記載の発明に係わるアウ
タリードメッキを示す。リードフレーム材１１の上に第
１のハンダメッキ層２０を施した後にハンダに拡散しや
すい銅等の金属層５０を施し更にその上より第２のハン
ダメッキ層２０を形成する。
【００７６】ハンダメッキの間にハンダメッキに拡散し
やすい銅等の金属を形成し、加熱処理なしでハンダメッ
キの熱時硬度を高くすることが可能である。
【００７７】ハンダメッキの厚さによってハンダメッキ
変形防止の効果がことなるがハンダメッキの間に銅等の
金属を０．２〜０．５μｍ程度形成するだけで銅等の金
属がハンダメッキと接している界面近傍（１μｍ程度）
に拡散していくので、ハンダメッキの熱時硬度を高くす
ることができる。
【００７８】しかし、本発明ではハンダメッキが厚い場
合に０．２〜０．５μｍの銅メッキでは効果が低下する
ので銅メッキの厚さを厚くしたり、銅メッキの層の数を
増加させる必要がある。
【００７９】ハンダメッキ中に０．２〜０．５μｍ銅メ
ッキを１層付けるハンダメッキ構造では、約５μｍのハ
ンダメッキ厚のハンダメッキ変形防止に有効である。
【００８０】ハンダメッキ厚が約６μｍになると銅メッ
キ厚を約１．５μｍにするか銅メッキ（０．２〜０．５
μｍ）を２層形成する必要がある。
【００８１】本発明はハンダメッキ厚が厚くなる場合は
ハンダメッキに形成される銅メッキ層の数や厚さを増加
させた方がよりハンダメッキ変形に対して大きな効果が
あるが、加熱することにより更にハンダメッキの熱時硬
度を上げるために十分な効果が現れる。
【００８２】
【実施例】以下、本発明に係わる好適な実施例を説明す
る。
【００８３】使用した半導体装置のリードフレームは４
４ピンのクウァド・フラット・パッケージ（ＱＦＰ）タ
イプでリードフレーム厚は０．１５ｍｍ、アウタリード
ピッチ０．８ｍｍ、リードフレーム材質は４２アロイで
ある。
【００８４】まず、請求項１に記載の発明の実施例につ
いて説明する。
【００８５】ＰＰＦの製造プロセスは、リードフレーム
のインナーリード部及びダイパッド部以外をマスクし
て、銀メッキを行い、インナーリード部及びダイパッド
部に銀メッキ層を形成し、その後、アウターリード部以
外をマスクして、錫メッキ層３０を形成した。次いで錫
メッキ層３０の上から更にハンダメッキ層２０を形成し
た。その結果、図１に示すようにアウタリードメッキの
ハンダメッキ層２０の下に錫メッキ層３０を有するもの
が得られた。
【００８６】アウタリードのハンダメッキ部の構造はリ
ードフレームに錫メッキを４μｍ形成しその錫メッキ上
に更に６：４ハンダメッキを１μｍ施し合計５μｍとし
た。
【００８７】この様に作成されたＰＰＦを用いて半導体
チップ１１１を１６０〜１７０℃で硬化可能なエポキシ
系銀ペーストでダイボンドし、同じく１６０〜１７０℃
で超音波を印加しながらワイヤボンドする。その後、金
型温度１６０℃、型締圧力２ｔｏｎ／ｃｍ2 で半導体チ
ップ１１１を搭載したＰＰＦを型締めし、注入圧力１０
０ｋｇ／ｃｍ2 でモールドした後、金型から取り出し
た。
【００８８】モールド後にハンダメッキ変形はなく、ハ
ンダ付け性も問題ないことを確認した。
【００８９】次に請求項２に記載の発明の実施例につい
て説明する。
【００９０】ＰＰＦの製造プロセスは、リードフレーム
のインナーリード部及びダイパッド部以外をマスクし
て、銀メッキを行い、インナーリード部及びダイパッド
部に銀メッキ層を形成し、その後、アウタリード部以外
をマスクしてハンダメッキを施した。ハンダメッキ浴と
して錫と鉛以外に銅の含有量を０．０１〜０．０５％程
度に調整した。ハンダメッキ浴の温度は常温で電流密度
は２Ａ／ｄｍ2 、メッキ時間は２分で実施した。製造し
たハンダメッキ中の厚さは約５μｍであり銅濃度は約
０．５％になった。
【００９１】この様に作成されたＰＰＦを用いて半導体
チップ１１１を１６０〜１７０℃で硬化可能なエポキシ
系銀ペーストでダイボンドし、同じく１６０〜１７０℃
で超音波を印加しながらワイヤボンドする。その後、金
型温度１６０℃、型締圧力２ｔｏｎ／ｃｍ2 で半導体チ
ップ１１１を搭載したＰＰＦを型締めし、注入圧力１０
０ｋｇ／ｃｍ2 でモールドした後、金型から取り出し
た。
【００９２】銅含有ハンダメッキの熱時硬度（１７０
℃）は２５Ｈｋでありモールド後のハンダメッキ変形は
なく、ハンダ付け性も問題ないことを確認した。
【００９３】次に請求項３から６に記載の発明について
の実施例を説明する。
【００９４】［実施例１］まず、リードフレーム素材１
１上銅メッキ層５０を形成する。次いでその上からニッ
ケルメッキを行い、ニッケルメッキ層５１を形成する。
更に再度銅メッキを行い、ニッケルメッキ層５１上に銅
メッキ層５０を形成する。その後、部分銀メッキを行
い、インナーリード部のみに銀メッキ層８１を形成す
る。次いでアウターリード部のみにハンダメッキを施
し、ハンダメッキ層２０を形成する。最後に銀メッキ層
８１とハンダメッキ層２０をマスクにして上側の銅メッ
キ層をエッチングする。
【００９５】ハンダメッキ層２０の下の銅メッキ層の厚
さは０．２〜０．５μｍである。また、ハンダメッキ層
の厚さは約５．０μｍである。
【００９６】次いで、得られたリードフレームを銅の拡
散を促進するため加熱する。加熱条件はオーブンの中で
ハンダメッキの熔融しないように１７５℃、１Ｈｒとし
た。
【００９７】この様にして得られたＰＰＦを用いて半導
体チップ１１１を１６０〜１７０℃で硬化可能なエポキ
シ系銀ペーストでダイボンドし、同じく１６０〜１７０
℃で超音波を印加しながらワイヤボンドする。その後、
金型温度１６０℃、型締圧力２ｔｏｎ／ｃｍ2 で半導体
チップ１１１を搭載したＰＰＦを型締めし、注入圧力１
００ｋｇ／ｃｍ2 でモールドした後、金型から取り出し
た。
【００９８】モールド後のハンダメッキ変形はなく、ハ
ンダ付け性も問題ないことを確認した。
【００９９】銅メッキの厚さを２μｍに厚くするとハン
ダメッキへの銅の拡散は促進し加熱時間を短くできる。
【０１００】ハンダメッキの熱時硬度（１７０℃）は約
２０Ｈｋであり加熱時間を長くすると更にハンダメッキ
の熱時硬度は高くなる。
【０１０１】銅メッキの他にニッケルメッキでも効果を
確認した。但し、ニッケルはハンダとの密着性に乏し
く、リード切断・曲げ加工時に変形部が部分的に剥離
し、ハンダヒゲが発生しやすくなる。
【０１０２】［実施例２］リードフレームのアウタリー
ド部のハンダメッキ層の下地として１μｍ以上の銅メッ
キ層を施した。先の実施例とは異なり加熱処理はしてい
ない。
【０１０３】本例ではハンダメッキ５の下地として１μ
ｍ以上の銅メッキ層を施した。
【０１０４】銅メッキの膜厚はハンダメッキ中への銅拡
散量に影響を与え、例えばハンダメッキ層厚６μｍとし
た場合、加熱せずに十分な変形抵抗を得るには、１μｍ
以上の膜厚が必要になる（表１参照）。また、下地メッ
キとしては銅以外にニッケルでもモールド型締めでのハ
ンダ変形は抑制できるが、ハンダとの密着性に乏しく、
リード切断・曲げ加工時に変形部が部分的に剥離し、ハ
ンダヒゲが発生しやすくなる。
【０１０５】
【表１】
【０１０６】まず、ＰＰＦの製造プロセスは図１３に示
すようにパターンが形成された４２アロイ素材フレーム
表面を脱脂を行い、銅メッキ層５０を全面に１μｍ厚以
上形成する。次にインナリード部８０およびダイパッド
部９０表面以外をマスクして銀メッキ８１、９１を５μ
ｍ厚形成し、その後、アウタリード部７０以外をマスク
してＳｎ／Ｐｂ＝９０／１０のハンダメッキ２０を６μ
ｍ形成する。次に銀メッキ層８１とハンダメッキ層２０
をマスクにして銅メッキ５０を剥離した後、銀メッキ表
面に付着したハンダの置換メッキ層を剥離して乾燥す
る。ハンダメッキ５の下地に形成される１μｍ以上の銅
メッキ層は銀メッキと４２アロイ素材との密着性を確保
する目的にも適用できる。また、銅メッキ５０を剥離し
ないで残しておいても特に問題はない。
【０１０７】このように作製されたＰＰＦを用いて半導
体チップ１１１を１６０〜１７０℃で硬化可能なエポキ
シ系銀ペーストでダイボンドし、同じく１６０〜１７０
℃で超音波を印加しながらワイヤボンドする。その後、
金型温度１６０℃、型締圧力２ｔｏｎ／ｃｍ2 で半導体
チップ１１１を搭載したＰＰＦを型締めし、注入圧力１
００ｋｇ／ｃｍ2 でモールドした後、金型から取り出
し、１６０℃でポストキュアする。マーク工程を経て、
リード切断・曲げ加工を行い、電気テスト、外観検査を
行って出荷される。本実施例によるＰＰＦを用いた樹脂
封止型半導体装置の断面構造を図１４に示す。
【０１０８】モールド後のハンダメッキ変形はなく、ハ
ンダ付け性も問題ないことを確認した。
【０１０９】次に、請求項７に記載の発明の実施例を示
す。
【０１１０】本発明はハンダメッキの間に銅メッキを施
す。
【０１１１】ＰＰＦの製造プロセスは、リードフレーム
のインナーリード部及びダイパッド部以外をマスクし
て、銀メッキを行い、インナーリード部及びダイパッド
部に銀メッキ層を形成し、その後、アウターリード部以
外をマスクして、第１層目のハンダメッキ層２０を形成
した。その後、ハンダメッキ層２０の上に銅メッキ層を
形成し、更にその上から第２のハンダメッキ層２０を形
成した。
【０１１２】銅メッキの厚さは厚い方がよりハンダメッ
キ中に拡散していくが銅メッキ厚を０．２〜０．５μｍ
にしてハンダメッキ５μｍを形成したＰＰＦはハンダメ
ッキ変形に効果があった。
【０１１３】この様にして得られたＰＰＦを用いて半導
体チップ１１１を１６０〜１７０℃で硬化可能なエポキ
シ系銀ペーストでダイボンドし、同じく１６０〜１７０
℃で超音波を印加しながらワイヤボンドする。その後、
金型温度１６０℃、型締圧力２ｔｏｎ／ｃｍ2 で半導体
チップ１１１を搭載したＰＰＦを型締めし、注入圧力１
００ｋｇ／ｃｍ2 でモールドした後、金型から取り出し
た。
【０１１４】モールド後のハンダメッキ変形はなく、ハ
ンダ付け性も問題ないことを確認した。
【０１１５】５μｍを越えるハンダメッキ厚のハンダメ
ッキ変形を防止するにはハンダメッキ中に形成する銅メ
ッキ厚を厚くするか、銅メッキ層を２層以上にする必要
がある。
【０１１６】実際ハンダメッキ厚約６μｍで銅メッキ厚
を１．５μｍにするとハンダメッキ変形防止に効果があ
った。
【０１１７】銅メッキ１層より更に２層に銅メッキを施
すと更にハンダメッキ変形に効果があることも確認して
いる。
【０１１８】またハンダメッキ厚が約６μｍで、ハンダ
メッキ中の銅メッキ厚を０．２〜０．５μｍ（１層）に
しても加熱処理を実施すればより以上のハンダメッキ変
形防止効果が現れた。
【０１１９】
【発明の効果】以上、詳述したように、請求項１に記載
の発明によれば、ハンダメッキの下に硬度の高い錫メッ
キを設けたので、アウターリードメッキ全体としては硬
度が高まり、従ってモールド時のハンダメッキの変形も
なく、またフォーミング工程後のハンダメッキ変形によ
って生じるハンダメッキのバリもなくなりＰＰＦを使用
した信頼性の高いパッケージを提供できる。
【０１２０】また、請求項２に記載の発明によれば、ハ
ンダメッキ浴中に混入せられた熱時硬度を高める元素が
形成されたハンダメッキ中にも含まれるので、ハンダ膜
質として硬度および融点の上昇により変形抵抗が高くな
り、モールド型締め時のハンダメッキ変形が抑制され、
またフォーミング工程後のハンダメッキ変形によって生
じるハンダメッキのバリもなくなりＰＰＦを使用した信
頼性の高いパッケージを提供できる。
【０１２１】また、請求項３から６に記載の発明によれ
ば、ハンダメッキの下の金属層からの拡散により、ハン
ダメッキ中に、熱時硬度を高める元素が含まれるように
なり、ハンダ膜質として硬度および融点の上昇により変
形抵抗が高くなり、モールド型締め時のハンダメッキ変
形が抑制され、さらにリードフレーム素材とハンダとの
密着性が向上するため、リード切断・曲げ加工時のハン
ダヒゲ発生を抑えることができ、ＰＰＦを使用した信頼
性の高いパッケージを提供できる。
【０１２２】また、請求項７に記載の発明によれば、ハ
ンダメッキ層中に挿入された金属層からの拡散により、
ハンダメッキ中に、熱時硬度を高める元素が含まれるよ
うになり、ハンダ膜質として硬度および融点の上昇によ
り変形抵抗が高くなり、モールド型締め時のハンダメッ
キ変形が抑制され、またフォーミング工程後のハンダメ
ッキ変形によって生じるハンダメッキのバリもなくなり
ＰＰＦを使用した信頼性の高いパッケージを提供でき
る。
【０１２３】また、上記のいずれの発明においてもモー
ルド金型のクランプ部にハンダメッキが施されていても
ハンダメッキ変形が防止できるのですべての半導体装置
に導入可能である。
【図面の簡単な説明】
【図１】第１の発明に係わるＰＰＦのアウタリードメッ
キ構造を示す断面図である。
【図２】第２の発明に係わるＰＰＦのアウタリードメッ
キ構造を示す断面図である。
【図３】第３の発明に係わるＰＰＦのアウタリードメッ
キ構造を示す断面図である。
【図４】第４の発明に係わるＰＰＦのアウタリードメッ
キ構造を示す断面図である。
【図５】現行のＰＰＦの上面図である。
【図６】現行のＰＰＦのアウタリードメッキ構造を示す
断面図である。
【図７】現行のＰＰＦを用いた半導体装置の断面図であ
る。
【図８】図５のＰＰＦをモールドプレスでクランプした
後のＰＰＦの状態を示す上面図である。
【図９】図７に示したＡ−Ａ’線に沿った断面図であ
る。
【図１０】図７に示したＢ−Ｂ’線に沿った断面図であ
る。
【図１１】フォーミング工程後まで残るハンダメッキ変
形を示す斜視図である。
【図１２】ＰＰＦの作成プロセスの一例を示す図であ
る。
【図１３】ＰＰＦの作成プロセスの他の例を示す図であ
る。
【図１４】第３の発明に係わるＰＰＦを用いた半導体装
置の断面図である。
【図１５】半導体装置のアセンブリプロセスを示す図で
ある。
【符号の説明】
１１ リードフレーム材 ２０ ハンダメッキ層 ２１ 錫 ２２ 鉛 ２３ 銅 ３０ 錫メッキ層 ４０ 銅が混入したハンダメッキ層 ５０ 銅メッキ層 ５１ ニッケルメッキ層 ６０ 銅が拡散したハンダメッキ層 ７０ アウタリード ７１ アウタリードのハンダメッキ ８０ インナーリード ８１ インナーリードの銀メッキ ９０ ダイパッド ９１ ダイパッドの銀メッキ ９２ 銀ペースト １００ アウタリード間に入り込んだハンダメッキ変形 １１０ 金ワイヤ １１１ チップ １１６ モールド樹脂 １２０ モールド金型

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置用のリードフレームであっ
    て、アウタリードのハンダメッキの下に錫メッキ層を介
    在させたことを特徴とする半導体装置用リードフレー
    ム。
  2. 【請求項２】 半導体装置用のリードフレームであっ
    て、アウタリードをハンダメッキ浴中にハンダメッキ熱
    時硬度を高める元素を含有させてハンダメッキしたこと
    を特徴とする半導体装置用リードフレーム。
  3. 【請求項３】 半導体装置用のリードフレームであっ
    て、アウタリードのハンダメッキの下にハンダメッキ中
    に拡散しやすい金属のメッキを施してハンダメッキの熱
    時硬度を高めたことを特徴とする半導体装置用リードフ
    レーム。
  4. 【請求項４】 ハンダメッキ中に拡散しやすい金属が銅
    である請求項３に記載の半導体装置用リードフレーム。
  5. 【請求項５】 ハンダメッキの下に形成された銅メッキ
    の膜厚が１μｍ以上である請求項４に記載の半導体装置
    用リードフレーム。
  6. 【請求項６】 インナーリード及びダイパッドに形成さ
    れた銀メッキの下にも銅メッキが形成されている請求項
    ４に記載の半導体装置用リードフレーム。
  7. 【請求項７】 半導体装置用のリードフレームであっ
    て、アウターリードのハンダメッキ中にハンダに拡散し
    やすい金属からなる層を１層または２層形成してハンダ
    メッキの熱時硬度を高めたことを特徴とする半導体装置
    用リードフレーム。
  8. 【請求項８】 請求項１から７のいずれか一項に記載の
    リードフレームを用いた半導体装置。
JP5013145A 1993-01-29 1993-01-29 半導体装置用プリプレーテッドフレーム及びその製造方法 Expired - Lifetime JP2989406B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5013145A JP2989406B2 (ja) 1993-01-29 1993-01-29 半導体装置用プリプレーテッドフレーム及びその製造方法
US08/180,334 US5424578A (en) 1993-01-29 1994-01-12 Lead frame for use in a semiconductor device and a semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5013145A JP2989406B2 (ja) 1993-01-29 1993-01-29 半導体装置用プリプレーテッドフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06232313A true JPH06232313A (ja) 1994-08-19
JP2989406B2 JP2989406B2 (ja) 1999-12-13

Family

ID=11825001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5013145A Expired - Lifetime JP2989406B2 (ja) 1993-01-29 1993-01-29 半導体装置用プリプレーテッドフレーム及びその製造方法

Country Status (2)

Country Link
US (1) US5424578A (ja)
JP (1) JP2989406B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016048A (ko) * 1997-08-12 1999-03-05 윤종용 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608260A (en) * 1994-12-30 1997-03-04 International Business Machines Corporation Leadframe having contact pads defined by a polymer insulating film
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US6037652A (en) * 1997-05-29 2000-03-14 Nec Corporation Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
JP3804747B2 (ja) * 1999-08-24 2006-08-02 ローム株式会社 半導体装置の製造方法
FR2809232A1 (fr) * 2000-05-22 2001-11-23 St Microelectronics Sa Grille de connexion electrique munie d'au moins une puce de circuits integres, pour l'obtention d'un boitier semi- conducteur moule
SE522909C2 (sv) * 2001-09-06 2004-03-16 Ericsson Telefon Ab L M Anordning för skydd av integrerad högfrekvenskrets innefattande en halvledarvaristor
US6713852B2 (en) * 2002-02-01 2004-03-30 Texas Instruments Incorporated Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
CN101546803B (zh) * 2003-01-16 2010-12-08 松下电器产业株式会社 光学半导体器件
CN102130019B (zh) * 2010-01-14 2013-09-11 日月光半导体制造股份有限公司 半导体封装工艺及用于半导体封装工艺的模具
JP6095997B2 (ja) * 2013-02-13 2017-03-15 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置の製造方法
US9607933B2 (en) * 2014-02-07 2017-03-28 Dawning Leading Technology Inc. Lead frame structure for quad flat no-lead package, quad flat no-lead package and method for forming the lead frame structure
CN109478543B (zh) * 2016-07-28 2022-07-05 三菱电机株式会社 半导体装置
JP7321651B2 (ja) * 2019-11-19 2023-08-07 ホシデン株式会社 防水ケーブル、防水ケーブル製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5936954A (ja) * 1982-08-25 1984-02-29 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JPS6142941A (ja) * 1984-08-07 1986-03-01 Hitachi Cable Ltd 半導体用リ−ドフレ−ム
JPH01106454A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 樹脂封止型半導体装置
JPH01223755A (ja) * 1988-03-03 1989-09-06 Hitachi Cable Ltd 半導体装置用リードフレーム
US5138431A (en) * 1990-01-31 1992-08-11 Vlsi Technology, Inc. Lead and socket structures with reduced self-inductance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016048A (ko) * 1997-08-12 1999-03-05 윤종용 솔더가 도금된 리드 프레임 및 그를 사용한 반도체 칩패키지의 제조방법
KR100660889B1 (ko) * 2005-11-14 2006-12-26 삼성전자주식회사 반도체 패키지의 위스커 결함을 억제하는 인쇄회로기판 및이를 이용한 반도체 패키지 탑재방법

Also Published As

Publication number Publication date
JP2989406B2 (ja) 1999-12-13
US5424578A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
CN102859687B (zh) 半导体器件及其制造方法
US7397114B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US6713852B2 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
US6583500B1 (en) Thin tin preplated semiconductor leadframes
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
JP2009526381A (ja) 半導体ｑｆｎ／ｓｏｎデバイス用のアルミニウム・リードフレーム
KR100275381B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임도금방법
KR100702956B1 (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
JP2024024647A (ja) 金属部品
US20040183166A1 (en) Preplated leadframe without precious metal
JPH0445985B2 (ja)
JP6744020B1 (ja) リードフレーム
JPS61140160A (ja) 半導体用リ−ドフレ−ム
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JP3444981B2 (ja) リードフレーム及びリードフレーム用素材
JP2006352175A (ja) 半導体集積回路装置
JPH0216761A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JPH0722559A (ja) リードフレーム
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPH0558259B2 (ja)
JPH04212443A (ja) リードフレーム

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 14