CN102130019B - 半导体封装工艺及用于半导体封装工艺的模具 - Google Patents

半导体封装工艺及用于半导体封装工艺的模具 Download PDF

Info

Publication number
CN102130019B
CN102130019B CN2010100028988A CN201010002898A CN102130019B CN 102130019 B CN102130019 B CN 102130019B CN 2010100028988 A CN2010100028988 A CN 2010100028988A CN 201010002898 A CN201010002898 A CN 201010002898A CN 102130019 B CN102130019 B CN 102130019B
Authority
CN
China
Prior art keywords
substrate
carrier
outer peripheral
semiconductor substrate
peripheral face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010100028988A
Other languages
English (en)
Other versions
CN102130019A (zh
Inventor
彭胜扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2010100028988A priority Critical patent/CN102130019B/zh
Publication of CN102130019A publication Critical patent/CN102130019A/zh
Application granted granted Critical
Publication of CN102130019B publication Critical patent/CN102130019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Packaging Frangible Articles (AREA)

Abstract

本发明关于一种半导体封装工艺及用于半导体封装工艺的模具。该模具用以夹持一半成品，且包括一上模及一下模。该上模具有一第一基底及一压合部，该压合部凸出于该第一基底，且具有一压合表面及至少一模穴。该下模具有一第二基底及一承载部，该承载部凸出于该第二基底，且具有一承载表面。藉此，在进行该半导体封装工艺时，可避免该半成品内的黏胶沾黏至该模具，以提升良率、提升效率并降低成本。

Description

半导体封装工艺及用于半导体封装工艺的模具
技术领域
本发明关于一种半导体封装工艺及用于半导体封装工艺的模具，详言之，关于一种避免黏胶沾黏的半导体封装工艺及用于半导体封装工艺的模具。
背景技术
参考图1，显示已知用于半导体封装工艺的模具的剖面示意图。该已知用于半导体封装工艺的模具1用以夹持一半成品2，且包括一上模11及一下模12。该上模11具有一压合表面111及至少一模穴112，该模穴112开口于该压合表面111。该下模12具有一承载表面121。该半成品2包括一载体21、一黏胶22、一半导体基板23及至少一芯片24。该载体21具有一第一外周面211，该半导体基板23具有一第二外周面231，且利用该黏胶22黏附于该载体21上，该芯片24设置于该半导体基板23上。
该已知用于半导体封装工艺的模具1的缺点如下。参考图2，当进行该半导体封装工艺时，先提供一封胶体25于该半导体基板23上，接着，该模具1夹持该半成品2，以利用该上模11的模穴112定义出该封胶体25的形状，使该封胶体25包覆该芯片24。此时，该上模11的压合表面111接触该半导体基板23的外缘，该下模12的承载表面121接触该载体21的外缘，该模具1的温度约为120℃，使得该半成品2的黏胶22受该模具1夹持的压力及该模具1的温度影响，而呈现流体状态，且溢出该载体21的第一外周面211及该半导体基板23的第二外周面231，进而沾黏该模具1的压合表面111及承载表面121。因此，每次要夹持另一半成品前，要先清洗该模具1，而降低效率并提高成本，否则，该黏胶22会沾黏至另一半成品，而降低良率。
因此，有必要提供一种半导体封装工艺及用于半导体封装工艺的模具，以解决上述问题。
发明内容
本发明提供一种半导体封装工艺，其包括以下步骤：(a)提供一半成品及一模具，该半成品包括一载体、一黏胶、一半导体基板及至少一半导体组件，该载体具有一第一外周面，该半导体基板具有一第二外周面，且利用该黏胶黏附于该载体上，该半导体组件设置于该半导体基板上，该模具包括一上模及一下模，该上模具有一压合部，该压合部具有一压合表面、至少一模穴及一第三外周面，该模穴开口于该压合表面，该下模具有一承载部，该承载部具有一承载表面及一第四外周面；(b)提供一封胶体于该半导体基板上；及(c)利用该下模的承载部及该上模的压合部夹持该半成品，其中该承载部的第四外周面与该载体的第一外周面之间具有一第一距离，该压合部的第三外周面与该半导体基板的第二外周面之间具有一第二距离，该第二距离大于或等于该第一距离，该上模的模穴定义出该封胶体的形状，且该封胶体包覆该半导体组件。
本发明更提供一种用于半导体封装工艺的模具，用以夹持一半成品。该模具包括一上模及一下模。该上模具有一第一基底及一压合部，该压合部凸出于该第一基底，且具有一压合表面及至少一模穴，该模穴开口于该压合表面。该下模具有一第二基底及一承载部，该承载部凸出于该第二基底，且具有一承载表面。
藉此，在进行该半导体封装工艺时，即使该半成品内的黏胶溢出该载体的第一外周面及该半导体基板的第二外周面之外，仍不会沾黏至该模具，以提升良率、提升效率并降低成本。
附图说明
图1显示已知用于半导体封装工艺的模具的剖面示意图；
图2显示已知用于半导体封装工艺的模具的剖面示意图，其中一黏胶沾黏该模具；
图3至图5显示本发明半导体封装工艺的示意图；及
图6显示本发明用于半导体封装工艺的模具的第二实施例的剖面示意图。
具体实施方式
参考图3至图5，显示本发明半导体封装工艺的示意图。参考图3，提供一半成品3及一模具4。该半成品3包括一载体31、一黏胶32、一半导体基板33及至少一半导体组件34，该载体31具有一第一外周面311。该半导体基板33为一晶圆或是一中介板，其具有一第二外周面331，且利用该黏胶32黏附于该载体31上，使该载体31作为该半导体基板33的支撑。该半导体基板33的下表面整个表面为一平直面，该载体31的上表面及下表面整个表面分别皆为一平直面，该半导体基板33的下表面整个表面黏附于该载体31的上表面。该半导体组件34设置于该半导体基板33上。该模具4包括一上模41及一下模42，该上模41具有一压合部411，该压合部411具有一压合表面412、至少一模穴413及一第三外周面414，该模穴413开口于该压合表面412，该下模42具有一承载部421，该承载部421具有一承载表面422及一第四外周面423。该承载部421的承载表面422整个表面为一平直面。
在本实施例中，该载体31的面积等于该半导体基板33的面积，然而在其它应用中，该载体31的面积可大于该半导体基板33的面积。较佳地，该半导体基板33的厚度小于200μm，更佳地，该半导体基板33的厚度小于50μm。在本实施例中，该半导体组件34为一芯片，然而在其它应用中，该半导体组件34更可包括一焊球或一凸块。
在本实施例中，该上模41的压合表面412的面积小于该半导体基板33的面积，该下模42的承载表面422的面积小于该载体31的面积，且该上模41的压合表面412的面积小于该下模42的承载表面422的面积，然而在其它应用中，该上模41的压合表面412的面积可等于该下模42的承载表面422的面积。
该上模41更包括一第一基底415，该压合部411凸出于该第一基底415。该下模42更包括一第二基底424，该承载部421凸出于该第二基底424。在本实施例中，该模具4更包括至少一通气孔43，该通气孔43可开口于该上模41或该下模42，较佳地，该通气孔43开口于该下模42的第二基底424。
较佳地，该承载部421的第四外周面423与该载体31的第一外周面311之间具有一第一距离D1，该压合部411的第三外周面414与该半导体基板33的第二外周面331之间具有一第二距离D2，该第二距离D2大于或等于该第一距离D1。此外，该第一基底415具有一第一表面4151，其与该压合部411的压合表面412之间具有一第三距离D3，且该第二基底424具有一第二表面2421，其与该承载部421的承载表面422之间具有一第四距离D4。
参考图4，提供一封胶体35于该半导体基板33上。参考图5，利用该下模42的承载部421及该上模41的压合部411夹持该半成品3，使得该承载部421的承载表面422的整个表面与该载体31的下表面接触，其中该上模41的模穴413定义出该封胶体35的形状，且该封胶体35包覆该半导体组件34。
此时，该第一基底415具有一第一表面4151，其与该半导体基板33之间的距离等于该第一基底415的第一表面4151与该压合部411的压合表面412之间的距离，亦即该第一基底415的第一表面4151与该半导体基板33之间具有该第三距离D3。该第二基底424具有一第二表面2421，其与该载体31之间的距离等于该第二基底424的第二表面2421与该承载部421的承载表面422之间的距离，亦即该第二基底424的第二表面4241与该载体31之间具有该第四距离D4。在本实施例中，更提供一气体(图中未示)，以冷却该黏胶32，该气体由该通气孔43排出，该通气孔43的出气方向指向该载体31的第一外周面311或该半导体基板33的第二外周面331。
再参考图3，显示本发明用于半导体封装工艺的模具的第一实施例的剖面示意图。该模具4用以夹持一半成品3，包括一上模41及一下模42。该上模41具有一第一基底415及一压合部411，该压合部411凸出于该第一基底415，且具有一压合表面412及至少一模穴413，该模穴413开口于该压合表面412。该下模42具有一第二基底424及一承载部421，该承载部421凸出于该第二基底424，且具有一承载表面422。在本实施例中，该上模41的该第一基底415及该压合部411为一体成形，其材质相同，该下模42的该第二基底424及该承载部421为一体成形，其材质相同。
在本实施例中，该半成品3包括一载体31、一黏胶32、一半导体基板33及至少一半导体组件34。该载体31具有一第一外周面311，该半导体基板33具有一第二外周面331，且利用该黏胶32黏附于该载体31上，该半导体组件34设置于该半导体基板33上。
在本实施例中，该上模41的压合表面412的面积小于该半导体基板33的面积，该下模42的承载表面422的面积小于该载体31的面积，且该上模41的压合表面412的面积小于或等于该下模42的承载表面422的面积。
较佳地，该上模41的压合部411具有一第三外周面414，该第三外周面414与该半导体基板33的第二外周面331之间具有一第二距离D2，该下模42的承载部421具有一第四外周面423，该第四外周面423与该载体31的第一外周面311之间具有一第一距离D1，该第二距离D2大于或等于该第一距离D1。较佳地，该第一基底415具有一第一表面4151，其与该压合部411的压合表面412之间具有一第三距离D3，且该第二基底424具有一第二表面2421，其与该承载部421的承载表面422之间具有一第四距离D4。
在本实施例中，该模具4更包括至少一通气孔43，该通气孔43开口于该上模41或该下模42，较佳地，该通气孔43开口于该下模42的第二基底424。
参考图6，显示本发明用于半导体封装工艺的模具的第二实施例的剖面示意图。本实施例的用于半导体封装工艺的模具5与第一实施例的用于半导体封装工艺的模具4大致相同，其中相同的组件赋予相同的编号。本实施例与第一实施例的不同处在于，在本实施例中，该上模41的该第一基底415及该压合部411分别形成后再结合，其材质不同，该下模42的该第二基底424及该承载部421分别形成后再结合，其材质不同。此外，该模具5不包括该通气孔43。
藉此，在进行该半导体封装工艺时，即使该半成品3内的黏胶32溢出该载体31的第一外周面311及该半导体基板33的第二外周面331之外，仍不会沾黏至该模具4，5，以提升良率、提升效率并降低成本。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如权利要求书所列。

Claims (10)

1.一种半导体封装工艺，包括：
(a)提供一半成品及一模具，该半成品包括一载体、一黏胶、一半导体基板及至少一半导体组件，该载体具有一第一外周面，该半导体基板具有一第二外周面，该半导体基板的下表面整个表面为一平直面，该载体的上表面及下表面整个表面分别皆为一平直面，该半导体基板的下表面整个表面利用该黏胶于该载体的上表面，该半导体组件设置于该半导体基板上，该模具包括一上模及一下模，该上模具有一压合部，该压合部具有一压合表面、至少一模穴及一第三外周面，该模穴开口于该压合表面，该下模具有一承载部，该承载部具有一承载表面及一第四外周面，该承载部的承载表面整个表面为一平直面，其中该上模的压合表面的面积小于该半导体基板的面积，该下模的承载表面的面积小于该载体的面积；
(b)提供一封胶体于该半导体基板上；及
(c)利用该下模的承载部及该上模的压合部夹持该半成品，使得该承载部的承载表面的整个表面与该载体的下表面接触，其中该承载部的第四外周面与该载体的第一外周面之间具有一第一距离，该压合部的第三外周面与该半导体基板的第二外周面之间具有一第二距离，该第二距离大于或等于该第一距离，该上模的模穴定义出该封胶体的形状，且该封胶体包覆该半导体组件。
2.如权利要求1的工艺，其中该步骤(a)中，该上模更包括一第一基底，该第一基底具有一第一表面，该压合部凸出于该第一基底，该步骤(c)中，该第一基底的第一表面与该半导体基板之间具有一第三距离。
3.如权利要求1的工艺，其中该步骤(a)中，该下模更包括一第二基底，该第二基底具有一第二表面，该承载部凸出于该第二基底，该步骤(c)中，该第二基底的第二表面与该载体之间具有一第四距离。
4.如权利要求1的工艺，其中该步骤(a)中，该模具更包括至少一通气孔，该通气孔开口于该上模或该下模。
5.如权利要求4的工艺，其中该步骤(c)中，更包括一提供一气体的步骤，以冷却该黏胶，该气体由该通气孔排出，该通气孔的出气方向指向该载体的第一外周面或该半导体基板的第二外周面。
6.一种用于半导体封装工艺的模具，用以夹持一半成品，其中该半成品包括一载体、一黏胶、一半导体基板及至少一半导体组件，该载体具有一第一外周面，该半导体基板具有一第二外周面，该半导体基板的下表面整个表面为一平直面，该载体的上表面及下表面整个表面分别皆为一平直面，该半导体基板的下表面整个表面利用该黏胶于该载体的上表面，该半导体组件设置于该半导体基板上，该模具包括：
一上模，具有一第一基底及一压合部，该压合部凸出于该第一基底，且具有一压合表面及至少一模穴，该模穴开口于该压合表面，该上模的压合部具有一第三外周面，该第三外周面与该半导体基板的第二外周面之间具有一第二距离，其中该上模的压合表面的面积小于该半导体基板的面积；及
一下模，具有一第二基底及一承载部，该承载部凸出于该第二基底，且具有一承载表面，该承载部的承载表面整个表面为一平直面，该下模的承载部具有一第四外周面，该第四外周面与该载体的第一外周面之间具有一第一距离，该第二距离大于或等于该第一距离，其中该下模的承载表面的面积小于该载体的面积。
7.如权利要求6的模具，其中该第一基底具有一第一表面，其与该压合部的压合表面之间具有一第三距离。
8.如权利要求6的模具，其中该第二基底具有一第二表面，其与该承载部的承载表面之间具有一第四距离。
9.如权利要求6的模具，更包括至少一通气孔，该通气孔开口于该上模或该下模。
10.如权利要求9的模具，其中该通气孔开口于该下模的第二基底。
CN2010100028988A 2010-01-14 2010-01-14 半导体封装工艺及用于半导体封装工艺的模具 Active CN102130019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010100028988A CN102130019B (zh) 2010-01-14 2010-01-14 半导体封装工艺及用于半导体封装工艺的模具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010100028988A CN102130019B (zh) 2010-01-14 2010-01-14 半导体封装工艺及用于半导体封装工艺的模具

Publications (2)

Publication Number Publication Date
CN102130019A CN102130019A (zh) 2011-07-20
CN102130019B true CN102130019B (zh) 2013-09-11

Family

ID=44268043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100028988A Active CN102130019B (zh) 2010-01-14 2010-01-14 半导体封装工艺及用于半导体封装工艺的模具

Country Status (1)

Country Link
CN (1) CN102130019B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102492533B1 (ko) * 2017-09-21 2023-01-30 삼성전자주식회사 지지 기판, 이를 이용한 반도체 패키지의 제조방법 및 이를 이용한 전자 장치의 제조 방법
CN113682819B (zh) * 2021-10-27 2021-12-17 江苏和睿半导体科技有限公司 一种半导体封装用智能输送机系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424578A (en) * 1993-01-29 1995-06-13 Sharp Kabushiki Kaisha Lead frame for use in a semiconductor device and a semiconductor device using the same
CN2502404Y (zh) * 2001-08-30 2002-07-24 南茂科技股份有限公司 半导体封装压模的防止溢胶的压模工具

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424578A (en) * 1993-01-29 1995-06-13 Sharp Kabushiki Kaisha Lead frame for use in a semiconductor device and a semiconductor device using the same
CN2502404Y (zh) * 2001-08-30 2002-07-24 南茂科技股份有限公司 半导体封装压模的防止溢胶的压模工具

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP昭62-69655A 1987.03.30

Also Published As

Publication number Publication date
CN102130019A (zh) 2011-07-20

Similar Documents

Publication Publication Date Title
KR20130114610A (ko) 반도체장치의 제조방법
TW200733324A (en) Microelectronic package having direct contact heat spreader and method of manufacturing same
WO2006031641A3 (en) Method of manufacturing carrier wafer and resulting carrier wafer structures
CN102082103A (zh) 制造电子组件的装置及制造电子组件的方法
WO2009001982A3 (en) Metal-based photonic device package module and manufacturing method thereof
JP2002079547A5 (zh)
CN102130019B (zh) 半导体封装工艺及用于半导体封装工艺的模具
US20110293924A1 (en) Housing structure for electronic device and manufacturing method thereof
TW200640283A (en) Method of manufacturing an organic electronic device
CN202332836U (zh) 一种多重定位的集成电路引线框架版
TW200933855A (en) Electronic assembly manufacturing method
CN206116360U (zh) 一种用于晶圆贴片的装置
WO2005006432A3 (de) Elektronisches bauelement und verfahren zur herstellung
CN106444130A (zh) 显示面板的制造方法
CN109835714B (zh) 搬运用具、搬运方法以及搬运用具单元
EP3756877B1 (en) Housing assembly, method for manufacturing housing assembly, and electronic device
WO2008088069A1 (ja) 微小構造体の集積方法，微小構造体およびマイクロデバイス
US11541505B2 (en) Polishing pad, manufacturing method of polishing pad and polishing method
CN100555591C (zh) 芯片封装载具结构
CN201318285Y (zh) 涡旋盘
JP2017149614A (ja) ガラス成形型および曲面ガラスの製造方法
JP5795272B2 (ja) セラミックス素子の製造方法
JP2000021959A (ja) 真空吸着盤
CN102222628B (zh) 用于半导体工艺的治具
JPH01101386A (ja) ウェーハの接着方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant