JPH0622006B2 - シングルチップ・マイクロコンピュータ - Google Patents
シングルチップ・マイクロコンピュータInfo
- Publication number
- JPH0622006B2 JPH0622006B2 JP58144050A JP14405083A JPH0622006B2 JP H0622006 B2 JPH0622006 B2 JP H0622006B2 JP 58144050 A JP58144050 A JP 58144050A JP 14405083 A JP14405083 A JP 14405083A JP H0622006 B2 JPH0622006 B2 JP H0622006B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- microcomputer
- circuit
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、シリアル伝送を用いた入出力ポート制御を行
なう、シングルチップ・マイクロコンピュータに関する
ものである。
なう、シングルチップ・マイクロコンピュータに関する
ものである。
従来例の構成とその問題点 近年、シングルチップ・マイクロコンピュータは、処理
データのビット幅が増えて16ビット級までも実用化され
始めている。
データのビット幅が増えて16ビット級までも実用化され
始めている。
従来のシングルチップマイクロコンピュータについて第
１図を用いて説明する。１はデータバス、２は入出力ポ
ート回路、３はマイクロコンピュータの内部回路で、こ
の内部回路３は演算処理を行う部分である。マイクロコ
ンピュータ外部から入力されるデータ、及びマイクロコ
ンピュータから外部に出力する信号は、データバス１を
介して入出力ポート回路２に伝送される。しかしながら
このような従来の構成では、データビット長が長くなる
とデータバス１の配線本数が増えるため、ＬＳＩ化する
場合、チップ面積が大きくなる。入出力ポート回路２は
ＬＳＩチップの外周に配置されるのが通例であり、この
ためデータバス１はＬＳＩの外周を一周するように配線
しなければならない。この配線に占める面積は、内部回
路３とくらべて無視できない値になってくる。例えば２
ミクロン線幅で２ミクロンのセパレーションを設けた32
ビットのデータバス１を10mm×10mmのＬＳＩの外周に配
線した場合、およそ外周のデータバス１の配線面積がが
ＬＳＩ全体の面積の４割ぐらいになってしまう。
１図を用いて説明する。１はデータバス、２は入出力ポ
ート回路、３はマイクロコンピュータの内部回路で、こ
の内部回路３は演算処理を行う部分である。マイクロコ
ンピュータ外部から入力されるデータ、及びマイクロコ
ンピュータから外部に出力する信号は、データバス１を
介して入出力ポート回路２に伝送される。しかしながら
このような従来の構成では、データビット長が長くなる
とデータバス１の配線本数が増えるため、ＬＳＩ化する
場合、チップ面積が大きくなる。入出力ポート回路２は
ＬＳＩチップの外周に配置されるのが通例であり、この
ためデータバス１はＬＳＩの外周を一周するように配線
しなければならない。この配線に占める面積は、内部回
路３とくらべて無視できない値になってくる。例えば２
ミクロン線幅で２ミクロンのセパレーションを設けた32
ビットのデータバス１を10mm×10mmのＬＳＩの外周に配
線した場合、およそ外周のデータバス１の配線面積がが
ＬＳＩ全体の面積の４割ぐらいになってしまう。
このように、入出力ポート回路２への配線のためにデー
タバス１を使用すると、ＬＳＩのチップ面積全体に占め
る入出力ポート回路２へのデータバス１の配線面積が増
えるという問題点を残していた。
タバス１を使用すると、ＬＳＩのチップ面積全体に占め
る入出力ポート回路２へのデータバス１の配線面積が増
えるという問題点を残していた。
発明の目的 本発明は上記従来の欠点を解消するもので、入出力ポー
ト回路への配線占有面積を少なくできるシングルチップ
・マイクロコンピュータを提供することを目的とする。
ト回路への配線占有面積を少なくできるシングルチップ
・マイクロコンピュータを提供することを目的とする。
発明の構成 上記目的を達成するため、本発明のシングルチップ・マ
イクロコンピュータは、内部回路外周部に配置された複
数の入出力ポート回路によりマイクロコンピュータ外部
とのデータ入出力を行うシングルチップ・マイクロコン
ピュータであって、前記入出力ポート回路に接続されて
前記内部回路外周部に配線され、入出力ポート用のデー
タをシリアル伝送する共通のシリアルバスと、前記マイ
クロコンピュータの演算処理データビット長と等しいビ
ット幅を有するデータバスと、前記データバスのビット
幅のデータと前記シリアルバスで伝送するビット幅のデ
ータ間を変換する直並列変換回路とを備えた 実施例の説明 以下、本発明の一実施例について、図面に基づいて説明
する。
イクロコンピュータは、内部回路外周部に配置された複
数の入出力ポート回路によりマイクロコンピュータ外部
とのデータ入出力を行うシングルチップ・マイクロコン
ピュータであって、前記入出力ポート回路に接続されて
前記内部回路外周部に配線され、入出力ポート用のデー
タをシリアル伝送する共通のシリアルバスと、前記マイ
クロコンピュータの演算処理データビット長と等しいビ
ット幅を有するデータバスと、前記データバスのビット
幅のデータと前記シリアルバスで伝送するビット幅のデ
ータ間を変換する直並列変換回路とを備えた 実施例の説明 以下、本発明の一実施例について、図面に基づいて説明
する。
第２図は本発明の一実施例におけるシングルチップ・マ
イクロコンピュータのブロック図で、４はデータバス、
５は入出力ポート回路、６は内部回路であり、この内部
回路６は演算処理を行う。７は直並列変換回路、８はシ
リアルバスであり、直並列変換回路７は、データバス４
側を並列入出力とし、シリアルバス８側を直列入出力と
する。
イクロコンピュータのブロック図で、４はデータバス、
５は入出力ポート回路、６は内部回路であり、この内部
回路６は演算処理を行う。７は直並列変換回路、８はシ
リアルバスであり、直並列変換回路７は、データバス４
側を並列入出力とし、シリアルバス８側を直列入出力と
する。
マイクロコンピュータから外部に出力されるデータにつ
いて説明すると、先ず演算結果は内部回路６からデータ
バス４に転送される。次に直並列変換回路７ではシリア
ル変換された後、シリアルバス８に転送される。次に入
出力ポート回路５では対応するビット位置のデータがシ
リアルバス８からラッチされ、マイクロコンピュータ外
部に出力される。
いて説明すると、先ず演算結果は内部回路６からデータ
バス４に転送される。次に直並列変換回路７ではシリア
ル変換された後、シリアルバス８に転送される。次に入
出力ポート回路５では対応するビット位置のデータがシ
リアルバス８からラッチされ、マイクロコンピュータ外
部に出力される。
外部からマイクロコンピュータに入力される場合は、上
記の逆の動作で行なわれる。
記の逆の動作で行なわれる。
マイクロコンピュータから外部へデータを出力あるいは
外部から入力する時は、入出力命令、例えばＭＯＶＥ命
令などを行う。ＭＯした命令が行われた後、直並列変換
してデータ転送されるので、命令実行と実際のデータ移
動との間には遅れが発生する。しかし、入出力のデータ
は命令実行速度に比べると比較的低速である場合がほと
んどであり、マイクロコンピュータの制御対象側では問
題にならない。入出力ポートに入出力されるデータが同
タイミングでないと困る時は、入出力ポート回路５内に
もう一段ラッチを入れておき、全ビットが転送された後
でマイクロコンピュータ外部との転送を行うようにすれ
ばよい。
外部から入力する時は、入出力命令、例えばＭＯＶＥ命
令などを行う。ＭＯした命令が行われた後、直並列変換
してデータ転送されるので、命令実行と実際のデータ移
動との間には遅れが発生する。しかし、入出力のデータ
は命令実行速度に比べると比較的低速である場合がほと
んどであり、マイクロコンピュータの制御対象側では問
題にならない。入出力ポートに入出力されるデータが同
タイミングでないと困る時は、入出力ポート回路５内に
もう一段ラッチを入れておき、全ビットが転送された後
でマイクロコンピュータ外部との転送を行うようにすれ
ばよい。
発明の効果 以上説明したように本発明によれば、内部回路外周部に
配置された複数の入出力ポート回路に共通のシリアルバ
スを接続して内部回路外周部に配線するため、ＬＳＩ全
体の処理能力を低下させることなく、バス幅が小さくな
って内部回路とマイクロコンピュータ外部との信号伝送
のために必要な配線に要する面積を、ＬＳＩ全体の中で
少ない割合に抑えることができ、ＬＳＩチップサイズの
縮小を実現し得、その製造コストの低下を図ることがで
きて経済的効果を得ることができる。特に、32ビットマ
イクロコンピュータなどのように、データバス幅が広
く、かつ、入出力ポートの端子数が100ピンにもおよ
び、ＬＳＩチップの外周全体にまでＣＰＵとの転送バス
を配線しなければならないようなとき、共通のシリアル
バスによりバス幅を小さくすることによって、ＬＳＩチ
ップ面積を削減し、経済的メリットを出すことができる
ものである。また、複数の入出力ポート回路を内部回路
外周部に配置すれば、入出力ポート回路は距離的にもボ
ンディングがし易く配置し易いものである。
配置された複数の入出力ポート回路に共通のシリアルバ
スを接続して内部回路外周部に配線するため、ＬＳＩ全
体の処理能力を低下させることなく、バス幅が小さくな
って内部回路とマイクロコンピュータ外部との信号伝送
のために必要な配線に要する面積を、ＬＳＩ全体の中で
少ない割合に抑えることができ、ＬＳＩチップサイズの
縮小を実現し得、その製造コストの低下を図ることがで
きて経済的効果を得ることができる。特に、32ビットマ
イクロコンピュータなどのように、データバス幅が広
く、かつ、入出力ポートの端子数が100ピンにもおよ
び、ＬＳＩチップの外周全体にまでＣＰＵとの転送バス
を配線しなければならないようなとき、共通のシリアル
バスによりバス幅を小さくすることによって、ＬＳＩチ
ップ面積を削減し、経済的メリットを出すことができる
ものである。また、複数の入出力ポート回路を内部回路
外周部に配置すれば、入出力ポート回路は距離的にもボ
ンディングがし易く配置し易いものである。
第１図は従来のシングルチップ・マイクロコンピュータ
のブロック図、第２図は本発明の一実施例におけるシン
グルチップ・マイクロコンピュータのブロック図であ
る。 ４……データバス、５……入出力ポート回路、６……内
部回路、７……直並列変換回路、８……シリアルバス
のブロック図、第２図は本発明の一実施例におけるシン
グルチップ・マイクロコンピュータのブロック図であ
る。 ４……データバス、５……入出力ポート回路、６……内
部回路、７……直並列変換回路、８……シリアルバス
Claims (1)
- 【請求項１】内部回路外周部に配置された複数の入出力
ポート回路によりマイクロコンピュータ外部とのデータ
入出力を行うシングルチップ・マイクロコンピュータで
あって、前記入出力ポート回路に接続されて前記内部回
路外周部に配線され、入出力ポート用のデータをシリア
ル伝送する共通のシリアルバスと、前記マイクロコンピ
ュータの演算処理データビット長と等しいビット幅を有
するデータバスと、前記データバスのビット幅のデータ
と前記シリアルバスで伝送するビット幅のデータ間を変
換する直並列変換回路とを備えたシングルチップ・マイ
クロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144050A JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144050A JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037054A JPS6037054A (ja) | 1985-02-26 |
| JPH0622006B2 true JPH0622006B2 (ja) | 1994-03-23 |
Family
ID=15353150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58144050A Expired - Lifetime JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622006B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297050A (ja) * | 1985-10-23 | 1987-05-06 | Mitsubishi Electric Corp | １チツプマイクロコンピユ−タ |
| JP3492229B2 (ja) | 1999-03-12 | 2004-02-03 | 富士通株式会社 | 通信制御装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771035A (en) * | 1980-10-22 | 1982-05-01 | Toshiba Corp | Input and output equipment for microcomputer |
| JPS57137921A (en) * | 1981-02-18 | 1982-08-25 | Toshiba Corp | Interface device |
-
1983
- 1983-08-05 JP JP58144050A patent/JPH0622006B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6037054A (ja) | 1985-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467420A (en) | One-chip microcomputer | |
| JPH0622006B2 (ja) | シングルチップ・マイクロコンピュータ | |
| JPS63213014A (ja) | デ−タ処理装置 | |
| KR970006645B1 (ko) | 원칩 마이크로 콤퓨터 | |
| JPS62212860A (ja) | デ−タ転送回路 | |
| JPS6347106Y2 (ja) | ||
| JPS6116357A (ja) | デ−タ転送装置 | |
| KR100340058B1 (ko) | 버스신호전송장치 | |
| JPS6336355A (ja) | シリアル・バス・インタ−フエイス回路 | |
| JPS59123957A (ja) | デジタル信号演算装置 | |
| JPS63215053A (ja) | 半導体集積回路 | |
| JPS61193523A (ja) | 半導体論理集積装置 | |
| JPS62107362A (ja) | システム構成用ｌｓｉ | |
| JPH0778778B2 (ja) | マイクロコンピュータ | |
| JPS61214622A (ja) | アイソレ−シヨン用集積回路 | |
| JPH0285950A (ja) | バス間転送方式 | |
| JPS58117530U (ja) | アナログ／デイジタル変換機能診断回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPS62299144A (ja) | シリアルデ−タの送信装置 | |
| JPS6379441A (ja) | シリアルデ−タの送受信装置 | |
| JPH01196653A (ja) | データ処理装置 | |
| JPH0247716A (ja) | キャリー伝達回路 | |
| JPS6146623U (ja) | キ−ボ−ドインタ−フエ−ス装置 | |
| JPS59117627A (ja) | デ−タ転送装置 | |
| JPS6260048A (ja) | デ−タ処理装置のバス回路 |