KR970006645B1 - 원칩 마이크로 콤퓨터 - Google Patents

원칩 마이크로 콤퓨터

Info

Publication number
KR970006645B1
KR970006645B1 KR1019880004477A KR880004477A KR970006645B1 KR 970006645 B1 KR970006645 B1 KR 970006645B1 KR 1019880004477 A KR1019880004477 A KR 1019880004477A KR 880004477 A KR880004477 A KR 880004477A KR 970006645 B1 KR970006645 B1 KR 970006645B1
Authority
KR
South Korea
Prior art keywords
data bus
internal
function register
chip microcomputer
fet
Prior art date
Application number
KR1019880004477A
Other languages
English (en)
Other versions
KR880014472A (ko
Inventor
노부히사 와타나베
Original Assignee
소니 가부시키가이샤
오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시키가이샤, 오가 노리오 filed Critical 소니 가부시키가이샤
Publication of KR880014472A publication Critical patent/KR880014472A/ko
Application granted granted Critical
Publication of KR970006645B1 publication Critical patent/KR970006645B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G06F13/4077—Precharging or discharging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)

Abstract

내용없음.

Description

원칩 마이크로 콤퓨터
제1도는 본원 발명 원칩 마이크로 콤퓨터의 일실시예를 나타내는 구성도.
제2도는 종래의 원칩 마이크로 콤퓨터의 예를 나타내는 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 중앙처리장치 1a : 제어용 리드온리메모리
2 : 내부기능 레지스터 3 : 내부데이터버스
5 : 외부데이터버스 6 : 주변기능레지스터
7, 8 : 트랜스미션게이트
본원 발명은 예를 들면 가전기기 등의 제어용으로 사용되는 원칩 마이크로 콤퓨터에 관한 것이다.
본원 발명은 예를 들면 가전기기 등의 제어용을 사용되는 원칩 마이크로 콤퓨터에 있어서, 중앙처리장치를 구성하는 내부기능레지스터를 내부데이터버스에 접속하고 이 내부데이터버스의 양끝을 각각 제1 및 제2의 트랜스미션게이트를 통해서 주변기기레지스터에 접속된 외부데이터버스에 접속하므로써 신호처리속도를 향상하도록 한 것이다.
일반적으로 예를 들면 가전기기 등의 제어용으로 사용되는 원칩 마이크로 콤퓨터는 중앙처리장치(CPU)외에 랜덤액세스메모리(RAM), CPU 제어용 마이크로 프로그램이 기억된 제어용 리드온리메모리(ROM), 입출력(I/O)제어, 중간개입제어, 타이머 등의 기능을 하나의 실리콘칩위에 구성한 것이다.
제2도는 이 종래의 원칩 마이크로 콤퓨터에 있어서의 기능블록을 나타내며, (1a)는 CPU 제어용의 마이크로 프로그램이 기억된 제어용 리드온리메모리를 나타내며, (2a),(2b),(2c),(2d)는 CPU(1)를 구성하는 프로그램카운터, 범용(汎用) 레지스터, 스택포인터, 아큠레이터, 프로그램 스테이터스워드 등의 내부기능 레지스터를 나타내며, 이 내부기능 레지스터(2a),(2b),(2c),(2d)를 내부데이터버스(3)에 접속하는 동시에, 이 내부데이터버스(3)를 데이터버스버퍼(4)를 통해서 주변기능 레지스터(6)에 접속된 외부데이터버스(5)에 접속되어 있다. 이 내부기능 레지스터(2a),(2b),(2c),(2d)의 데이터를 내부데이터버스(3), 데이터버스버퍼(4) 및 외부데이터버스(5)를 통해서 주변기능 레지스터(6)에 공급하고, 반대로 주변기능 레지스터(6)의 데이터를 외부데이터버스(5), 데이터버스버퍼(4) 및 내부데이터버스(3)를 통해서 내부기능 레지스터(2a),(2b),(2c),(2d)에 공급하도록 되어 있다.
이러한 원칩 마이크로 콤퓨터에 있어서는 최근 시스템의 고집적화에 따라 버스구동능력의 향상이 요청되고 있다.
본원 발명은 이러한 점을 감안하여 신호처리속도의 향상을 도모하는 것을 목적으로 한다.
본원 발명 원칩 마이크로 콤퓨터는 예를 들면 제1도에 나타내는 바와 같이 중앙처리장치(1)를 구성하는 내부기능 레지스터(2)를 내부데이터버스(3)에 접속하고, 이 내부데이터버스(3)의 양끝을 각각 제1 및 제2의 트랜스미션게이트(7) 및(8)을 통해서 주변기능 레지스터(6)에 접속된 외부데이터버스(5)에 접속한 것이다.
본원 발명은 상기와 같이 내부기능 레지스터(2)와 주변기능 레지스터(6)와의 사이가 데이터버스에 의해 병렬로 접속되어 있으므로, 데이터버스의 저항치가 작으며, 예를 들면 1/2이 되고 그만큼 데이터를 빨리 전파할 수 있으며, 신호처리속도를 향상시킬 수가 있다.
다음에 제1도를 참조하면서 본원 발명의 원칩 마이크로 콤퓨터의 일실시예에 대해서 설명한다.
제1도에 있어서, 제2도에 대응하는 부분에는 동일부호를 붙이고, 그 설명을 생략한다.
제1도에 있어서, (2)는 프로그램카운터, 범용 레지스터, 스택포인터, 아큠레이터, 프로그램 스테이터스위드 등의 내부기능 레지스터를 나타내고, 이 내부기능 레지스터(2)의 입력축을 내부데이터버스(3)에 접속하는 동시에, 이 내부기능 레지스터(2)의 출력단자를 N채널 MOS-FET(9)의 게이트에 접속하고, 이 MOS-FET(9)의 소스를 접지하고, 이 MOS-FET(9)의 드레인을 게이트회로를 구성하는 N채널 MOS-FET(9a)의 소스에 접속하고, 이 MOS-FET(9a)의 드레인을 내부데이터버스(3)에 접속하고, 이 MOS-FET(9a)의 게이트에 제어용 리드온리메모리(1a)에서 소정의 제어신호를 공급하도록 한다. 즉, MOS-FET(9a)가 온으로 되었을 때에 내부기능 레지스터(2)의 데이터가 네부데이터버스(3)에 공급된다. 이 제1도에 있어서, (2i)는 내부기능 레지스터(2)의 입력지령신호 입력단자를 나타내고, 이 지령신호 입력단자(2i)에는 제어용 리드온리메모리(1a)에서 소정의 입력지령신호가 공급된다.
본예에 있어서는 내부데이터버스(3)의 일단을 트랜스미션게이트를 구성하는 N채널 MOS-FET(7)의 드레인에 접속하는 동시에, 이 내부데이터버스(3)의 타단을 트랜스미션게이트를 구성하는 N채널 MOS-FET(8)의 소스에 접속하고, 이 MOS-FET(7)의 소스 및 MOS-FET(8)의 드레인을 주변기능 레지스터(6)가 접속된 외부데이터버스(5)의 일단 및 타단에 각각 접속한다. 이 주변기능 레지스터(6)에 있어서, (6a)는 제어용 리드온리메모리(1a)로부터의 입력지령신호가 공급되는 지령신호 입력단자를 나타내고, 또한 (6b)는 판독지령신호가 공급되는 지령신호 입력단자를 나타낸다. 이 제1도에 있어서는 간단히 하기 위해 내부데이터버스(3) 및 외부데이터버스(5)를 한개의 선으로 표시하였으나, 8비트 원칩 마이크로 콤퓨터의 경우는 8개의 신호선을 사용하는 것은 물론이다. 기타는 종래의 원칩 마이크로 콤퓨터와 같이 구성한다.
본 예에 있어서 내부기능 레지스터(2)로부터 주변기능 레지스터(6)의 데이터를 전송하는 경우(내부데이터버스(3) 및 외부데이터버스(5)는 미리 프라차지되어 있는 것으로 함) 제어용 리드온리메모리(1a)로부터 제어신호가 MOS-FET(9a)의 게이트에 공급되고, 이 MOS-FET(9a)를 온으로 하고, 내부기능 레지스터(2)의 데이터를 내부데이터버스(3)에 싣고, 이 내부데이터버스(3)에 실린 데이터를 이 내부데이터버스(3)의 양단의 제어용 리드온리메모리(1a)로부터의 제어신호에 의해 온으로 된 트랜스미션게이트(7) 및 (8)을 통해서, 외부데이터버스(5)에 싣고, 이 외부데이터버스(5)에 실린 데이터는 주변기능 레지스터(6)의 지령신호 입력단자(6a)에 공급되는 제어용 리드온리메모리(1a)로부터의 입력지령신호와 함께 주변기능 레지스터(6)에 입력된다. 이 경우, 내부기능 레지스터(2)로부터의 데이터는 내부데이터버스(3) 및 외부데이터버스(5)의 각각의 두방향으로부터 병열로 주변기능 레지스터(6)에 공급되므로, 한쪽 방향 및 다른쪽 방향의 각각의 데이터버스의 저항치를 각각 R1및 R2로 했을 때, 이 내부기능 레지스터(2)와 주변기능 레지스터(6)와의 사이의 저항치 R은
Figure kpo00001
가 되고, 이 데이터버스의 저항치는 한쪽 방향뿐일때에 비해 작으며, 예를 들면 R1= R2인때는 그 저항치가 1/2이 되고, 그만큼 데이터가 빨리 전파된다. 또한 주변기능 레지스터(6)로부터 내부기능 레지스터(2)에 데이터를 전송하는 경우도 있다.
본예는 상기와 같이 내부기능 레지스터(2)와 주변기능 레지스터(6)와의 사이가 데이터버스에 의해 병열로 접속되어 있으므로, 데이터버스의 저항치가 작으며, 예를 들면 1/2이 되고, 그만큼 데이터를 빨리 전파할 수가 있으며, 신호처리속도를 향상시킬 수가 있다. 따라서 시스템의 고집적화에 따르는 내부데이터버스의 부하증대에 대해서 버스구동능력을 향상시키고, 시스템의 고속데이터의 송수신을 실현할 수 있는 이익이 있다.
또한 본원 발명의 상기 실시예에 한정되지 않으며, 본원 발명의 요지를 벗어나는 일없이 기타 여러가지의 구성을 취할 수 있음은 물론이다.
본원 발명에 의하면 내부기능 레지스터(2)와 주변기능 레지스터(6)와의 사이가 데이터버스에 의해 병열로 접속되어 있으므로, 데이터버스의 저항치가 작으며, 예를 들면 1/2이 되고, 그것만으로 데이터를 빨리 전파할 수가 있으며, 신호처리속도를 향상시킬 수 있다. 따라서, 시스템의 고집적화에 따르는 내부데이터버스의 부하증대에 대해서 버스구동능력을 향상시키고, 시스템의 고속데이터의 송수신을 실현할 수 있는 이익이 있다.

Claims (1)

  1. 중앙처리장치를 구성하는 내부기능 레지스터를 내부데이터버스에 접속하고, 이 내부데이터버스의 양끝을 각각 제1 및 제2의 트랜스미션게이트를 통해서 주변기능 레지스터에 접속된 외부데이터버스에 접속한 것을 특징으로 하는 원칩 마이크로 콤퓨터.
KR1019880004477A 1987-05-14 1988-04-20 원칩 마이크로 콤퓨터 KR970006645B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62117509A JP2621176B2 (ja) 1987-05-14 1987-05-14 ワンチツプマイクロコンピユータ
JP87-117509 1987-05-14

Publications (2)

Publication Number Publication Date
KR880014472A KR880014472A (ko) 1988-12-23
KR970006645B1 true KR970006645B1 (ko) 1997-04-29

Family

ID=14713519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880004477A KR970006645B1 (ko) 1987-05-14 1988-04-20 원칩 마이크로 콤퓨터

Country Status (7)

Country Link
US (1) US5157772A (ko)
EP (1) EP0291353B1 (ko)
JP (1) JP2621176B2 (ko)
KR (1) KR970006645B1 (ko)
CA (1) CA1308814C (ko)
DE (1) DE3851460T2 (ko)
HK (1) HK1006756A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2561167B2 (ja) * 1989-04-18 1996-12-04 三菱電機株式会社 バス回路
ATE175043T1 (de) * 1992-03-27 1999-01-15 Siemens Ag Integrierter mikroprozessor
US5838936A (en) * 1997-03-10 1998-11-17 Emulex Corporation Elastic bus interface data buffer
US7386639B2 (en) * 2003-01-15 2008-06-10 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Switch for coupling one bus to another bus

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3765002A (en) * 1971-04-20 1973-10-09 Siemens Ag Accelerated bit-line discharge of a mosfet memory
US3938094A (en) * 1971-08-31 1976-02-10 Texas Instruments Incorporated Computing system bus
US4314353A (en) * 1978-03-09 1982-02-02 Motorola Inc. On chip ram interconnect to MPU bus
US4222103A (en) * 1978-09-25 1980-09-09 Motorola, Inc. Real time capture registers for data processor
US4503494A (en) * 1980-06-26 1985-03-05 Texas Instruments Incorporated Non-volatile memory system
US4556961A (en) * 1981-05-26 1985-12-03 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor memory with delay means to reduce peak currents
US4545038A (en) * 1982-04-05 1985-10-01 Texas Instruments Incorporated Precharged discharge sensing for EPROM
FR2560410B1 (fr) * 1984-02-24 1986-06-06 Efcis Circuit de precharge de bus de transfert de donnees logiques
JPS61283092A (ja) * 1985-06-06 1986-12-13 Mitsubishi Electric Corp リセツトあるいはセツト付記憶回路を有した半導体集積回路
US4686396A (en) * 1985-08-26 1987-08-11 Xerox Corporation Minimum delay high speed bus driver
KR890003488B1 (ko) * 1986-06-30 1989-09-22 삼성전자 주식회사 데이터 전송회로
US4945267A (en) * 1989-01-10 1990-07-31 Actel Corporation Integrated circuit bus switching circuit

Also Published As

Publication number Publication date
US5157772A (en) 1992-10-20
CA1308814C (en) 1992-10-13
DE3851460D1 (de) 1994-10-20
EP0291353A3 (en) 1990-08-01
DE3851460T2 (de) 1995-02-09
EP0291353A2 (en) 1988-11-17
JP2621176B2 (ja) 1997-06-18
KR880014472A (ko) 1988-12-23
HK1006756A1 (en) 1999-03-12
EP0291353B1 (en) 1994-09-14
JPS63282555A (ja) 1988-11-18

Similar Documents

Publication Publication Date Title
US4697107A (en) Four-state I/O control circuit
US6311249B1 (en) Bus arbitration system having both round robin and daisy chain arbiters
US5652870A (en) Microcomputer having multiplexable input-output port
JPS6116088B2 (ko)
JPS5844558A (ja) Ｎチヤンネルｍｏｓ半導体プロセツサ
WO1981000473A1 (en) Cmos microprocessor architecture
KR940005203B1 (ko) 반도체 집적 회로
KR940012160A (ko) 확장가능한 중앙 처리 장치
KR970006645B1 (ko) 원칩 마이크로 콤퓨터
US4306163A (en) Programmable single chip MOS computer
EP0082980A1 (en) Signal transfer arrangement using a bus as a storage device
KR960042413A (ko) 데이터 처리 시스템
KR900005284B1 (ko) 마이크로 컴퓨터
JPH0257377B2 (ko)
KR880011656A (ko) 레지스터 회로
US5179678A (en) Address/control signal input circuit for a cache controller which clamps the address/control signals to predetermined logic level clamp signal is received
JPH0324677A (ja) Ｃｐｕコア
US4514802A (en) Integrated program counter memory management register and incrementer
JPH0784940A (ja) マイクロ・コントローラ
US6202113B1 (en) Bank register circuit for a multiply accumulate circuit
JPS6215954B2 (ko)
JPS6242359B2 (ko)
KR900005798B1 (ko) Cpu 공유회로
KR900008883Y1 (ko) 버스 싸이클 신호 발생기
KR0179856B1 (ko) 레지스터 화일의 기초셀 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110718

Year of fee payment: 15

EXPY Expiration of term