JPS6037054A - シングルチツプ・マイクロコンピユ−タ - Google Patents
シングルチツプ・マイクロコンピユ−タInfo
- Publication number
- JPS6037054A JPS6037054A JP58144050A JP14405083A JPS6037054A JP S6037054 A JPS6037054 A JP S6037054A JP 58144050 A JP58144050 A JP 58144050A JP 14405083 A JP14405083 A JP 14405083A JP S6037054 A JPS6037054 A JP S6037054A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- serial
- input
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌｔ業十の利用分野
本発明は、シリアル伝送を用いた入出力ボート制御を行
なう、シングルチップ・マイクロコンピュータに関する
ものである。
なう、シングルチップ・マイクロコンピュータに関する
ものである。
従来例の構成とイの問題点
近年、シングルチップ・マイクロコンビコークは、処理
データのヒツト幅が増えて１６ピツ１−級Ｊ、でも実用
化され始めている。
データのヒツト幅が増えて１６ピツ１−級Ｊ、でも実用
化され始めている。
従来のシングルチップマイクロ」ンピーｌ−タ（ごつい
て第１図を用いて説明する。１はデータバス、２は入出
力ボート回路、３はマイク［」ミｌント′２りの内部回
路で、この内部回路３は演咋処理４行う６１；分である
。マイクロコンピュータ外部から人力されるデータ、及
びマイクロコンビコークから外部に出力する信号は、デ
ータバス１を介しく人出カポ−］−１回路に伝送される
。しかじながｌ二）このような従来の構成では、データ
ピッ１−艮かｆ＜ ’−。
て第１図を用いて説明する。１はデータバス、２は入出
力ボート回路、３はマイク［」ミｌント′２りの内部回
路で、この内部回路３は演咋処理４行う６１；分である
。マイクロコンピュータ外部から人力されるデータ、及
びマイクロコンビコークから外部に出力する信号は、デ
ータバス１を介しく人出カポ−］−１回路に伝送される
。しかじながｌ二）このような従来の構成では、データ
ピッ１−艮かｆ＜ ’−。
なるとデータパスコの配線本数が増えるため、ＬＳＩ化
Ｊる場合、チップ面積が人さく ｆＪる１１人出力ボー
ト回路２はＬＳＩチップの外周に配回されるのが通例で
あり、このためデータバス１ ｉ、ｔ Ｉ ：’。
Ｊる場合、チップ面積が人さく ｆＪる１１人出力ボー
ト回路２はＬＳＩチップの外周に配回されるのが通例で
あり、このためデータバス１ ｉ、ｔ Ｉ ：’。
■の外周を一周するように配線しな１プればならない。
この配線に占める面積は、内部回路３とくらべて無視で
きない値になってくる。例えば２ミクロン線幅で２ミク
ロンのヒバレーションを段重ノアｊ３２ピッ１−のデー
タバス１を１０ｍｍ×１０ｍのＬＳＩの外周に配線した
場合、おＪ：そ外周のデータバス１の配線面積がＬＳＩ
全体の面積の４割ぐらいになってしＪ：う。
きない値になってくる。例えば２ミクロン線幅で２ミク
ロンのヒバレーションを段重ノアｊ３２ピッ１−のデー
タバス１を１０ｍｍ×１０ｍのＬＳＩの外周に配線した
場合、おＪ：そ外周のデータバス１の配線面積がＬＳＩ
全体の面積の４割ぐらいになってしＪ：う。
このにうに、入出力ボート回路２への配線のためにデー
タバス１を使用すると、ＬＳＩのチップ面積全体に占め
る入出力ボート回路２へのデータバス１の配線面積が増
えるという問題点を残してい１〔。
タバス１を使用すると、ＬＳＩのチップ面積全体に占め
る入出力ボート回路２へのデータバス１の配線面積が増
えるという問題点を残してい１〔。
発明の目的
４（発明は上記従来の欠点を解消するもので、入出カポ
−（・回路への配線占有面積を少なくできるシングルチ
ップ・マイクロコンピュータを提供することを目的とす
る。
−（・回路への配線占有面積を少なくできるシングルチ
ップ・マイクロコンピュータを提供することを目的とす
る。
発明の構成
上記目的を達成Ｊるため、本発明のシングルチップ・マ
イクロコンピュータは、マイクロコンピュータの演算処
理データビット長と等しいビット幅を有するデータバス
と、入出力ボート用のデータをシリアル伝送覆るシリア
ルパルスと、６ζＩ ｎｌ、’＋ 、、、＋−タバスの
ビット幅のデータを前記シリアルバスで伝送するビット
幅に変換する直並列変換回路と、前記シリアルバスに接
続されてマイクロコンビ］。
イクロコンピュータは、マイクロコンピュータの演算処
理データビット長と等しいビット幅を有するデータバス
と、入出力ボート用のデータをシリアル伝送覆るシリア
ルパルスと、６ζＩ ｎｌ、’＋ 、、、＋−タバスの
ビット幅のデータを前記シリアルバスで伝送するビット
幅に変換する直並列変換回路と、前記シリアルバスに接
続されてマイクロコンビ］。
−タ外部とのデータ入出ノＪを行う入出カポ−１−Ｆｉ
ｔ路とを備え、シリアル伝送によって入出力ボート回路
とデータバスどの間のデータ伝送を１ｊう構成としたも
のである。
ｔ路とを備え、シリアル伝送によって入出力ボート回路
とデータバスどの間のデータ伝送を１ｊう構成としたも
のである。
実施例の説明
以下、本発明の一実施例についＣ，図面に阜づいて説明
する。
する。
第２図は本発明の一実施例におけるシングルデツプ・マ
イクロコンピュータのブロック図で、４はデータバス、
５は入出力ボート回路、６（よ内部回路であり、この内
部回路６は演算処理を１ｊう。
イクロコンピュータのブロック図で、４はデータバス、
５は入出力ボート回路、６（よ内部回路であり、この内
部回路６は演算処理を１ｊう。
７は直並列変換回路、８はシリアルバスで（１リリ、直
並列変換回路７は、データバス４側を並列人出力とし、
シリアルバス８側を直列入出力とする。
並列変換回路７は、データバス４側を並列人出力とし、
シリアルバス８側を直列入出力とする。
マイクロコンピュータから外部に出力されるデータにつ
いて説明すると、先ず演算結果は内部回路６からデータ
バス４に転送される。次に直並列変換回路７でシリアル
変換された後、シリアルバス８に転送される。次に入出
力ボート回路５ではヌリ応するビット位置のデータがシ
リアルバス８からラッチされ、マイクロコンピュータ外
部に出力される。
いて説明すると、先ず演算結果は内部回路６からデータ
バス４に転送される。次に直並列変換回路７でシリアル
変換された後、シリアルバス８に転送される。次に入出
力ボート回路５ではヌリ応するビット位置のデータがシ
リアルバス８からラッチされ、マイクロコンピュータ外
部に出力される。
外部からマイク［１Ｉンピコータに入力される場合は、
上記の逆の動作で行なわれる。
上記の逆の動作で行なわれる。
マイクロコンピュータから外部へデータを出力あるいは
外部から入力する時は、入出力命令、例えばＭＯＶＥ命
令などを行う。ＭＯＬ、た命令が行われた後、直並列変
換してデータ転送されるので、命令実行と実際のデータ
移動との間には遅れが発生ηる。しかし、入出力のデー
タｔよ命令実行速度に比べると比較的低速である場合が
ほとんどであり、マイクロコンピュータの制御対象側で
は問題にならない。人出力ボートに入出力されるデータ
が同タイミングでないと困る時は、人出力ボート回路５
内にもう一段ラッチを入れておき、全ビットが転送され
た後でマイクロコンピュータ外部との転送をｈうように
１′ればＪ：い。
外部から入力する時は、入出力命令、例えばＭＯＶＥ命
令などを行う。ＭＯＬ、た命令が行われた後、直並列変
換してデータ転送されるので、命令実行と実際のデータ
移動との間には遅れが発生ηる。しかし、入出力のデー
タｔよ命令実行速度に比べると比較的低速である場合が
ほとんどであり、マイクロコンピュータの制御対象側で
は問題にならない。人出力ボートに入出力されるデータ
が同タイミングでないと困る時は、人出力ボート回路５
内にもう一段ラッチを入れておき、全ビットが転送され
た後でマイクロコンピュータ外部との転送をｈうように
１′ればＪ：い。
発明の詳細
な説明したように本発明によれば、入出カポ−１−回路
と演算処理を行う内部回路との間庖白並列変挽回路を介
してシリアルバスで辻Ｌ’ｔ １．’ ／、（ｈ’ｉ、
内部回路とマイクロコンピュータ外部とのｆｊｉ ＳＪ
ｂ、送のために必要な配線に要Ｊる面積を、Ｌ ’、
、’＋ ｌ ’ｌ’休の中で少ない割合に抑えることが
でき、１−８１４ノイズの縮小を実現し得、その１業的
１１１１＋ １ｉｆｉ １．Ｌ ｐｉめて大である。
と演算処理を行う内部回路との間庖白並列変挽回路を介
してシリアルバスで辻Ｌ’ｔ １．’ ／、（ｈ’ｉ、
内部回路とマイクロコンピュータ外部とのｆｊｉ ＳＪ
ｂ、送のために必要な配線に要Ｊる面積を、Ｌ ’、
、’＋ ｌ ’ｌ’休の中で少ない割合に抑えることが
でき、１−８１４ノイズの縮小を実現し得、その１業的
１１１１＋ １ｉｆｉ １．Ｌ ｐｉめて大である。
第１図は従来のシングルチップ・マイク１１１ンピユー
タのブロック図、第２図は本発明の 実部・例における
シングルチップ・マイク［に１ンピ１−タのブ【コック
図である。 ４・・・データバス、５・・・入出ツノボート回路、６
・・・内部回路、７・・・直並列変換回路、８・・・シ
リアルバス 代理人 森 木 義 弘
タのブロック図、第２図は本発明の 実部・例における
シングルチップ・マイク［に１ンピ１−タのブ【コック
図である。 ４・・・データバス、５・・・入出ツノボート回路、６
・・・内部回路、７・・・直並列変換回路、８・・・シ
リアルバス 代理人 森 木 義 弘
Claims (1)
- １、マイクロコンピュータの演算処理データピッ］−艮
と等しいピッ１〜幅を有するデータバスと、人出カポ−
１〜用のデータをシリアル伝送するシリアルバスと、前
記データバスのビット幅のデータを前記シリアルバスで
伝送するどット幅に変換する直並列変換回路と、前記シ
リアルバスに接続されてマイクロコンピュータ外部との
データ入出力を行う人出ノコボート回路とを備え、シリ
アス伝送によって入出力ボート回路とデータバスとの間
のデータ伝送を行う構成としたシングルチップ・マイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144050A JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58144050A JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6037054A true JPS6037054A (ja) | 1985-02-26 |
| JPH0622006B2 JPH0622006B2 (ja) | 1994-03-23 |
Family
ID=15353150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58144050A Expired - Lifetime JPH0622006B2 (ja) | 1983-08-05 | 1983-08-05 | シングルチップ・マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0622006B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297050A (ja) * | 1985-10-23 | 1987-05-06 | Mitsubishi Electric Corp | １チツプマイクロコンピユ−タ |
| US6865687B1 (en) | 1999-03-12 | 2005-03-08 | Fujitsu Limited | Communication control device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771035A (en) * | 1980-10-22 | 1982-05-01 | Toshiba Corp | Input and output equipment for microcomputer |
| JPS57137921A (en) * | 1981-02-18 | 1982-08-25 | Toshiba Corp | Interface device |
-
1983
- 1983-08-05 JP JP58144050A patent/JPH0622006B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5771035A (en) * | 1980-10-22 | 1982-05-01 | Toshiba Corp | Input and output equipment for microcomputer |
| JPS57137921A (en) * | 1981-02-18 | 1982-08-25 | Toshiba Corp | Interface device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6297050A (ja) * | 1985-10-23 | 1987-05-06 | Mitsubishi Electric Corp | １チツプマイクロコンピユ−タ |
| US6865687B1 (en) | 1999-03-12 | 2005-03-08 | Fujitsu Limited | Communication control device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0622006B2 (ja) | 1994-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6037054A (ja) | シングルチツプ・マイクロコンピユ−タ | |
| JP2645183B2 (ja) | 半導体集積回路装置 | |
| JPS6016984Y2 (ja) | インタフエイス回路 | |
| JPS59133639A (ja) | デ−タ転送方式 | |
| JPS63215053A (ja) | 半導体集積回路 | |
| JP2975638B2 (ja) | 半導体集積回路 | |
| JPS6383844A (ja) | マイクロプロセツサシステム | |
| JP2563807B2 (ja) | ダイレクトメモリアクセス制御回路 | |
| JPS62297916A (ja) | デ−タ入力回路 | |
| JPS61173519A (ja) | 出力回路 | |
| JPS63265323A (ja) | ビット配列変換方式 | |
| JPS59108421A (ja) | シリアル・パラレル変換方式 | |
| JPS5953927A (ja) | 制御装置 | |
| JPS6048775B2 (ja) | 物理機番の認識方法 | |
| JPS599639U (ja) | コ−ド変換回路 | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPH05100778A (ja) | 半導体出力回路 | |
| JPS60215266A (ja) | 情報処理装置 | |
| JPS61852A (ja) | デ−タ送出方式 | |
| JPS58117530U (ja) | アナログ／デイジタル変換機能診断回路 | |
| JPH02127750A (ja) | １６ビットｄｍａデータ転送回路 | |
| JPS59104248U (ja) | 伝達冗長回路 | |
| KR19980083459A (ko) | 데이터버스 사이즈 조정 장치 | |
| JPH0659968A (ja) | ビット・バイト変換回路 | |
| JPH06274441A (ja) | Ｃｐｕのシリアルインタフェース |