JPS6146623U - キ−ボ−ドインタ−フエ−ス装置 - Google Patents
キ−ボ−ドインタ−フエ−ス装置Info
- Publication number
- JPS6146623U JPS6146623U JP13031584U JP13031584U JPS6146623U JP S6146623 U JPS6146623 U JP S6146623U JP 13031584 U JP13031584 U JP 13031584U JP 13031584 U JP13031584 U JP 13031584U JP S6146623 U JPS6146623 U JP S6146623U
- Authority
- JP
- Japan
- Prior art keywords
- output ports
- state
- keyboard interface
- interface device
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は本考案の一実施例を示すキーボードインターフ
ェースの回路図、第２図は同上キースイッチ部の回路図
、第３図は他の実施例を示すキーボードインターフェー
スの回路図である。 １１・・・ＩＯ装！、１ ２・・・バッファ、１３・・
・マトリックス回路、１４．１５・・・信号線、１６・
・・キースイッチ。
ェースの回路図、第２図は同上キースイッチ部の回路図
、第３図は他の実施例を示すキーボードインターフェー
スの回路図である。 １１・・・ＩＯ装！、１ ２・・・バッファ、１３・・
・マトリックス回路、１４．１５・・・信号線、１６・
・・キースイッチ。
Claims (2)
- （１）複数の出力ポートを有しキースキャンルーチンに
おいて上記複数の出力ボートが順次ｒ″Ｌヨレベルにな
る１０装置と、このＩＯ装置の複数の出力ポート毎に設
けられ制御端子が対応する出力ボートにそれぞれ接続さ
れるとともにこの制Ｆ４子が１Ｌヨレベルになると出力
端子が１ＬＪレベルとなり常時はスリーステート状態に
保持されるスリーステート素子力）らなるバツファと、
このバツファの出力端子からそれぞれ導出された一方の
信号線およびこの一方の信号線と交差する他方の信号線
とを有しこれら両信号線の交差部にそれぞれキースイッ
チを設けたマトリックス回路を備えたことを特徴とする
キーボードインターフェース装ｔ。 - （２）スリーステート素子のバッファの入力端子を入力
端子と共通接続し、■０装置の対応する出力ポートにそ
れぞれ接続したことを特徴とする実用新案登録請求の範
囲第１項記載のキーボードインターフェース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031584U JPS6146623U (ja) | 1984-08-28 | 1984-08-28 | キ−ボ−ドインタ−フエ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13031584U JPS6146623U (ja) | 1984-08-28 | 1984-08-28 | キ−ボ−ドインタ−フエ−ス装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6146623U true JPS6146623U (ja) | 1986-03-28 |
Family
ID=30688930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13031584U Pending JPS6146623U (ja) | 1984-08-28 | 1984-08-28 | キ−ボ−ドインタ−フエ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6146623U (ja) |
-
1984
- 1984-08-28 JP JP13031584U patent/JPS6146623U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6146623U (ja) | キ−ボ−ドインタ−フエ−ス装置 | |
| JPS60111132U (ja) | デイジタルデ−タ入力回路 | |
| JPS5885229U (ja) | キ−マトリクス回路 | |
| JPS6076448U (ja) | 割込み入力回路 | |
| JPS585122U (ja) | キ−識別回路 | |
| JPS585120U (ja) | インタ−フェ−ス回路 | |
| JPS6013591U (ja) | 表示制御回路 | |
| JPS5863636U (ja) | スイツチ入力回路 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS60141027U (ja) | 信号切替装置 | |
| JPS59119734U (ja) | 静止形継電器の出力回路 | |
| JPS5950173U (ja) | 平衡形回線切換回路 | |
| JPS58166066U (ja) | 制御装置の入出力基板 | |
| JPS6184953U (ja) | ||
| JPS6017461U (ja) | 試験配線切換器 | |
| JPS6039164U (ja) | 入出力装置 | |
| JPS5929843U (ja) | 電子スイツチ制御回路 | |
| JPS6021123U (ja) | キ−ボ−ド用インタ−フエイス回路 | |
| JPS60163820U (ja) | リミツタ装置 | |
| JPS5953446U (ja) | 分散形キ−ボ−ド | |
| JPS5927633U (ja) | デイジタルｉｃ | |
| JPS596237U (ja) | 情報処理装置 | |
| JPS5854137U (ja) | ２進変換回路 | |
| JPS619902U (ja) | 単極双投スイツチ | |
| JPS5899947U (ja) | 人力切換回路 |