JPH06187778A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH06187778A JPH06187778A JP5229215A JP22921593A JPH06187778A JP H06187778 A JPH06187778 A JP H06187778A JP 5229215 A JP5229215 A JP 5229215A JP 22921593 A JP22921593 A JP 22921593A JP H06187778 A JPH06187778 A JP H06187778A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- sense amplifier
- folded
- cell array
- open
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000003491 array Methods 0.000 claims abstract description 21
- 238000013461 design Methods 0.000 abstract description 15
- 230000002040 relaxant effect Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 34
- 238000010586 diagram Methods 0.000 description 26
- 230000003321 amplification Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 208000003580 polydactyly Diseases 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 フォールデッドＢＬ方式に比べてメモリセル
面積を縮小することができ、かつオープンＢＬ方式に比
べてセンスアンプの設計ルールを緩和することができる
ＤＲＡＭを提供すること。 【構成】 複数本のワード線ＷＬと複数本のビット線Ｂ
Ｌが配置され、これらビット線ＢＬとワード線ＷＬの交
点位置に選択的にメモリセルＭＣが配置されたメモリセ
ルアレイ構成を有するＤＲＡＭにおいて、１つのセルア
レイ内の複数のビット線の一部は、複数のビット線対を
形成してアレイＢの右端，アレイＡの左端のセンスアン
プＳＡとつながり、フォールデッド・ビットライン構成
をなし、１つのセルアレイ内の複数のビット線の残り
は、セルアレイの隣の他のセルアレイ内の複数のビット
線と２本で組を形成して２つのアレイＡ，Ｂ間にあるセ
ンスアンプＳＡとつながり、オープン・ビットライン構
成をなすことを特徴とする。
面積を縮小することができ、かつオープンＢＬ方式に比
べてセンスアンプの設計ルールを緩和することができる
ＤＲＡＭを提供すること。 【構成】 複数本のワード線ＷＬと複数本のビット線Ｂ
Ｌが配置され、これらビット線ＢＬとワード線ＷＬの交
点位置に選択的にメモリセルＭＣが配置されたメモリセ
ルアレイ構成を有するＤＲＡＭにおいて、１つのセルア
レイ内の複数のビット線の一部は、複数のビット線対を
形成してアレイＢの右端，アレイＡの左端のセンスアン
プＳＡとつながり、フォールデッド・ビットライン構成
をなし、１つのセルアレイ内の複数のビット線の残り
は、セルアレイの隣の他のセルアレイ内の複数のビット
線と２本で組を形成して２つのアレイＡ，Ｂ間にあるセ
ンスアンプＳＡとつながり、オープン・ビットライン構
成をなすことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミック型半導体
記憶装置（ＤＲＡＭ）に係わり、特にセンスアンプ方式
の改良をはかったＤＲＡＭに関する。
記憶装置（ＤＲＡＭ）に係わり、特にセンスアンプ方式
の改良をはかったＤＲＡＭに関する。
【０００２】
【従来の技術】近年、１トランジスタ／１キャパシタの
メモリセル構造を持つＤＲＡＭは、メモリセル構造の改
良と微細加工技術の進歩により著しく高集積化が進んで
おり、ビット線やワード線等の配線，トランジスタの設
計ルールも縮小している。このＤＲＡＭにおけるセンス
アンプ方式としては、１６Ｋビットまではオープン・ビ
ットライン方式（Open Bit Line:以後オープンＢＬ方式
と記す）が用いられ、１６Ｋビット〜現在の６４Ｍビッ
トまでの世代ではフォールデッド・ビットライン方式
（Folded Bit Line:以後フォールデッドＢＬ方式と記
す）が用いられているのが現状である。
メモリセル構造を持つＤＲＡＭは、メモリセル構造の改
良と微細加工技術の進歩により著しく高集積化が進んで
おり、ビット線やワード線等の配線，トランジスタの設
計ルールも縮小している。このＤＲＡＭにおけるセンス
アンプ方式としては、１６Ｋビットまではオープン・ビ
ットライン方式（Open Bit Line:以後オープンＢＬ方式
と記す）が用いられ、１６Ｋビット〜現在の６４Ｍビッ
トまでの世代ではフォールデッド・ビットライン方式
（Folded Bit Line:以後フォールデッドＢＬ方式と記
す）が用いられているのが現状である。
【０００３】従来のオープンＢＬ方式とフォールデッド
ＢＬ方式の構成を、図１０に示す。図１０において、
（ａ）はオープンＢＬ方式、（ｂ）はフォールデッドＢ
Ｌ方式であり、ＳＡはセンスアンプ、ＷＬはワード線、
ＢＬはビット線、ＭＣはメモリセルを示している。
ＢＬ方式の構成を、図１０に示す。図１０において、
（ａ）はオープンＢＬ方式、（ｂ）はフォールデッドＢ
Ｌ方式であり、ＳＡはセンスアンプ、ＷＬはワード線、
ＢＬはビット線、ＭＣはメモリセルを示している。
【０００４】オープンＢＬ方式は、ビット線とワード線
の交点の全てにメモリセルを配置できるため、メモリセ
ル部の面積を縮小できる利点があるが、ビット線が２つ
のセルアレイ間に渡るため、センスアンプをビット線幅
に１個配置する必要があり、センスアンプ部のレイアウ
トが非常に困難である。図１０（ａ）に示すように、セ
ルアレイ間で交互にセンスアンプを配置しても（リラッ
クス・オープンＢＬ方式）、ビット線２本に１個のセン
スアンプが必要となり、センスアンプ部の設計ルールが
厳しくなる問題点があった。
の交点の全てにメモリセルを配置できるため、メモリセ
ル部の面積を縮小できる利点があるが、ビット線が２つ
のセルアレイ間に渡るため、センスアンプをビット線幅
に１個配置する必要があり、センスアンプ部のレイアウ
トが非常に困難である。図１０（ａ）に示すように、セ
ルアレイ間で交互にセンスアンプを配置しても（リラッ
クス・オープンＢＬ方式）、ビット線２本に１個のセン
スアンプが必要となり、センスアンプ部の設計ルールが
厳しくなる問題点があった。
【０００５】これに対して６４ＫビットＤＲＡＭ時代か
ら現在まで主流のフォールデッドＢＬ方式は、ワード線
とビット線の交点のうちの半分にしかメモリセルがな
く、１つのセルアレイ内でビット線対を構成するため、
図１０（ｂ）に示すようにセルアレイの両端に交互にセ
ンスアンプを配置することにより（ダブル・フォールデ
ッドＢＬ方式）、ビット線４本に１個のセンスアンプが
あればよい。このため、センスアンプピッチを大幅に改
善でき、設計ルールのきついセンスアンプ部を容易にレ
イアウトすることができ、広くＤＲＡＭに用いられてき
た。
ら現在まで主流のフォールデッドＢＬ方式は、ワード線
とビット線の交点のうちの半分にしかメモリセルがな
く、１つのセルアレイ内でビット線対を構成するため、
図１０（ｂ）に示すようにセルアレイの両端に交互にセ
ンスアンプを配置することにより（ダブル・フォールデ
ッドＢＬ方式）、ビット線４本に１個のセンスアンプが
あればよい。このため、センスアンプピッチを大幅に改
善でき、設計ルールのきついセンスアンプ部を容易にレ
イアウトすることができ、広くＤＲＡＭに用いられてき
た。
【０００６】しかしながら、フォールデッドＢＬ方式で
は、ワード線とビット線の交点の半分にしかメモリセル
を配置できず、メモリセル部の面積が大きくなってチッ
プサイズが拡大する問題がある。特に、６４Ｍビット，
２５６Ｍビット以上のＤＲＡＭにおいて、ＤＲＡＭの製
造での困難さから容易に設計ルールを縮小することが不
可能となってきており、現在のフォールデッドＢＬ方式
では、オープンＢＬ方式に比べてメモリセル部の縮小が
困難であることが大きな問題となっている。
は、ワード線とビット線の交点の半分にしかメモリセル
を配置できず、メモリセル部の面積が大きくなってチッ
プサイズが拡大する問題がある。特に、６４Ｍビット，
２５６Ｍビット以上のＤＲＡＭにおいて、ＤＲＡＭの製
造での困難さから容易に設計ルールを縮小することが不
可能となってきており、現在のフォールデッドＢＬ方式
では、オープンＢＬ方式に比べてメモリセル部の縮小が
困難であることが大きな問題となっている。
【０００７】
【発明が解決しようとする課題】このように従来のＤＲ
ＡＭにおいては、オープンＢＬ方式はメモリセル面積は
小さいがセンスアンプの設計ルールが非常に厳しく、セ
ンスアンプの配置が困難である問題点があり、一方フォ
ールデッドＢＬ方式はセンスアンプの設計ルールは大幅
に緩和できるが、メモリセル面積が大きくチップサイズ
が大きくなる問題点があった。
ＡＭにおいては、オープンＢＬ方式はメモリセル面積は
小さいがセンスアンプの設計ルールが非常に厳しく、セ
ンスアンプの配置が困難である問題点があり、一方フォ
ールデッドＢＬ方式はセンスアンプの設計ルールは大幅
に緩和できるが、メモリセル面積が大きくチップサイズ
が大きくなる問題点があった。
【０００８】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、フォールデッドＢＬ方
式に比べメモリセル面積を縮小することができ、かつオ
ープンＢＬ方式に比べセンスアンプの設計ルールを緩和
することができ、メモリセル面積の縮小，センスアンプ
設計ルールの緩和という２つの要望を同時に達成し得る
半導体記憶装置を提供することにある。
ので、その目的とするところは、フォールデッドＢＬ方
式に比べメモリセル面積を縮小することができ、かつオ
ープンＢＬ方式に比べセンスアンプの設計ルールを緩和
することができ、メモリセル面積の縮小，センスアンプ
設計ルールの緩和という２つの要望を同時に達成し得る
半導体記憶装置を提供することにある。
【０００９】
【課題を解決するための手段】本発明の骨子は、オープ
ンＢＬ方式とフォールデッドＢＬ方式とを最適に組み合
わせることによって、それぞれの特徴を生かしたＤＲＡ
Ｍを構成することにある。
ンＢＬ方式とフォールデッドＢＬ方式とを最適に組み合
わせることによって、それぞれの特徴を生かしたＤＲＡ
Ｍを構成することにある。
【００１０】即ち本発明は、複数本のワード線と複数本
のビット線との交点位置に選択的にメモリセルを配置し
たセルアレイを複数個配設してなるダイナミック型の半
導体記憶装置において、第１のセルアレイの複数のビッ
ト線の一部は、複数のビット線対を形成して第１のセル
アレイ端で第１のセンスアンプ部と接続されて、フォー
ルデッド・ビットライン構成をなし、第１のセルアレイ
の複数のビット線の残りは、第１のセルアレイに第２の
センスアンプ部を介して隣接する第２のセルアレイの複
数のビット線の一部と２本で組を形成して、第２のセン
スアンプを用いたオープン・ビットライン構成をなすこ
とを特徴とする。
のビット線との交点位置に選択的にメモリセルを配置し
たセルアレイを複数個配設してなるダイナミック型の半
導体記憶装置において、第１のセルアレイの複数のビッ
ト線の一部は、複数のビット線対を形成して第１のセル
アレイ端で第１のセンスアンプ部と接続されて、フォー
ルデッド・ビットライン構成をなし、第１のセルアレイ
の複数のビット線の残りは、第１のセルアレイに第２の
センスアンプ部を介して隣接する第２のセルアレイの複
数のビット線の一部と２本で組を形成して、第２のセン
スアンプを用いたオープン・ビットライン構成をなすこ
とを特徴とする。
【００１１】また本発明は、複数本のワード線と複数本
のビット線との交点位置に選択的にメモリセルを配置し
たセルアレイを複数個配設してなるダイナミック型の半
導体記憶装置において、第１のセルアレイの複数のビッ
ト線の一部は、複数のビット線対を形成して第１のセル
アレイ端でセンスアンプ部と接続され、フォールデッド
・ビットライン構成をなし、第１のセルアレイの複数の
ビット線の残りは、フォールデッド・ビットライン構成
をなすビット線対のうちのリファレンス側のビット線と
共用してビット線対を形成し、センスアンプ動作前まで
フォールデッド・ビットライン構成をなし、センスアン
プ動作後のメモリセルにデータを再書込みするリストア
動作時には、第１のセルアレイにセンスアンプ部を介し
て隣接する第２のセルアレイの複数のビット線の一部と
２本で組を形成してオープン・ビットライン構成をなす
ことを特徴とする。
のビット線との交点位置に選択的にメモリセルを配置し
たセルアレイを複数個配設してなるダイナミック型の半
導体記憶装置において、第１のセルアレイの複数のビッ
ト線の一部は、複数のビット線対を形成して第１のセル
アレイ端でセンスアンプ部と接続され、フォールデッド
・ビットライン構成をなし、第１のセルアレイの複数の
ビット線の残りは、フォールデッド・ビットライン構成
をなすビット線対のうちのリファレンス側のビット線と
共用してビット線対を形成し、センスアンプ動作前まで
フォールデッド・ビットライン構成をなし、センスアン
プ動作後のメモリセルにデータを再書込みするリストア
動作時には、第１のセルアレイにセンスアンプ部を介し
て隣接する第２のセルアレイの複数のビット線の一部と
２本で組を形成してオープン・ビットライン構成をなす
ことを特徴とする。
【００１２】また、本発明の望ましい実施態様として
は、次のものが上げられる。 (1) フォールデッドＢＬ構成及びオープンＢＬ構成をな
すビット線の位置が、選択したワ―ド線の位置により変
化すること。 (2) フォールデッドＢＬ構成及びオープンＢＬ構成をな
すビット線の位置が、予め固定であること。 (3) 各セルアレイ間に挟まれるセンスアンプ部は、フォ
ールデッドＢＬ構成のセンスアンプとオープンＢＬ構成
のセンスアンプがセルアレイ間毎に交互に配置されるこ
と。 (4) 各セルアレイ間に挟まれるセンスアンプ部は、その
センスアンプ部内でフォールデッドＢＬ構成のセンスア
ンプとオープンＢＬ構成のセンスアンプが混合している
こと。 (5) 複数のビット線のうち、２／３はフォールデッド・
ビット線をなし、１／３はオープン・ビット線をなすこ
と。 (6) ビット線とワ―ド線の交点のうちの２／３はメモリ
セルが配置されていること。 (7) フォールデッド・ビット線対の間に、常にオープン
・ビット線が位置すること。 (8) ビット線３本が組をなし、２本でフォールデッド・
ビット線対を構成し，残り１本と他のセルアレイの１本
でオープン・ビット線対を構成すること。 (9) ビット線のうち１／３より大きい数がオープン・ビ
ット線のビット線であること。 (10) 複数桁からなる２進数を入力とし、これを３で割
った時の余り（２進−３進変換して得られる３進数の最
下位ビット）を出力する論理回路を備え、この論理回路
の出力をメモリセルアレイを駆動する信号（ダミーセル
の選択、センスアンプとセルアレイのビット線の切り換
え）として用いること。 (11) 論理回路を、複数ビットの２進数を最下位ビット
から２又は４桁毎に分割し、分割した各桁毎に３で割っ
た余りを出力する第１の回路と、第１の回路の出力を足
し算して得られる３進数の最下位ビットを出力する第２
の回路とから構成すること。
は、次のものが上げられる。 (1) フォールデッドＢＬ構成及びオープンＢＬ構成をな
すビット線の位置が、選択したワ―ド線の位置により変
化すること。 (2) フォールデッドＢＬ構成及びオープンＢＬ構成をな
すビット線の位置が、予め固定であること。 (3) 各セルアレイ間に挟まれるセンスアンプ部は、フォ
ールデッドＢＬ構成のセンスアンプとオープンＢＬ構成
のセンスアンプがセルアレイ間毎に交互に配置されるこ
と。 (4) 各セルアレイ間に挟まれるセンスアンプ部は、その
センスアンプ部内でフォールデッドＢＬ構成のセンスア
ンプとオープンＢＬ構成のセンスアンプが混合している
こと。 (5) 複数のビット線のうち、２／３はフォールデッド・
ビット線をなし、１／３はオープン・ビット線をなすこ
と。 (6) ビット線とワ―ド線の交点のうちの２／３はメモリ
セルが配置されていること。 (7) フォールデッド・ビット線対の間に、常にオープン
・ビット線が位置すること。 (8) ビット線３本が組をなし、２本でフォールデッド・
ビット線対を構成し，残り１本と他のセルアレイの１本
でオープン・ビット線対を構成すること。 (9) ビット線のうち１／３より大きい数がオープン・ビ
ット線のビット線であること。 (10) 複数桁からなる２進数を入力とし、これを３で割
った時の余り（２進−３進変換して得られる３進数の最
下位ビット）を出力する論理回路を備え、この論理回路
の出力をメモリセルアレイを駆動する信号（ダミーセル
の選択、センスアンプとセルアレイのビット線の切り換
え）として用いること。 (11) 論理回路を、複数ビットの２進数を最下位ビット
から２又は４桁毎に分割し、分割した各桁毎に３で割っ
た余りを出力する第１の回路と、第１の回路の出力を足
し算して得られる３進数の最下位ビットを出力する第２
の回路とから構成すること。
【００１３】
【作用】本発明によれば、ビット線とワード線の交点の
数とメモリセルの数が等しいオープンＢＬ方式と、交点
の数の半分のメモリセル数のフォールデッドＢＬ方式の
組み合わせにより、メモリセルの数はオープンＢＬ方式
よりは少ないものの、フォールデッドＢＬ方式よりも多
くできるので、従来のフォールデッドＢＬ方式よりセル
面積が大幅に縮小できる。さらに、センスアンプ部のビ
ット線間方向のピッチに関しては、最大でビット線２本
に１個しか配置できないオープンＢＬ方式よりもピッチ
が緩和でき、最大でビット線４本に１個しか配置しなく
てもよいフォールデッドＢＬ方式より厳しいが、オープ
ンＢＬ方式と比べると大幅にセンスアンプ部の設計ルー
ルは緩和できる。
数とメモリセルの数が等しいオープンＢＬ方式と、交点
の数の半分のメモリセル数のフォールデッドＢＬ方式の
組み合わせにより、メモリセルの数はオープンＢＬ方式
よりは少ないものの、フォールデッドＢＬ方式よりも多
くできるので、従来のフォールデッドＢＬ方式よりセル
面積が大幅に縮小できる。さらに、センスアンプ部のビ
ット線間方向のピッチに関しては、最大でビット線２本
に１個しか配置できないオープンＢＬ方式よりもピッチ
が緩和でき、最大でビット線４本に１個しか配置しなく
てもよいフォールデッドＢＬ方式より厳しいが、オープ
ンＢＬ方式と比べると大幅にセンスアンプ部の設計ルー
ルは緩和できる。
【００１４】また、ビット線２本に１個のセンスアンプ
を配置するオープンＢＬ方式（リラックス・オープンＢ
Ｌ方式）は、元来のビット線１本に１個のセンスアンプ
を配置する非常にセンスアンプピッチの厳しいオープン
ＢＬ方式に比べ、セルアレイの数が増大する欠点があっ
たが、本方式はセルアレイ数の増加もなしにリラックス
・オープンＢＬ方式より大きいセンスアンプピッチとな
る。このように本発明では、従来のオープンＢＬ方式と
フォールデッドＢＬ方式の各々の最大の欠点を克服し、
かつ各々の最大の長所を生かすことが可能となる。
を配置するオープンＢＬ方式（リラックス・オープンＢ
Ｌ方式）は、元来のビット線１本に１個のセンスアンプ
を配置する非常にセンスアンプピッチの厳しいオープン
ＢＬ方式に比べ、セルアレイの数が増大する欠点があっ
たが、本方式はセルアレイ数の増加もなしにリラックス
・オープンＢＬ方式より大きいセンスアンプピッチとな
る。このように本発明では、従来のオープンＢＬ方式と
フォールデッドＢＬ方式の各々の最大の欠点を克服し、
かつ各々の最大の長所を生かすことが可能となる。
【００１５】また、本発明のようにオープンＢＬ方式と
フォールデッドＢＬ方式を組み合わせた場合、ダミーセ
ルの選択と、センスアンプとセルアレイのビット線の切
り換えに３相クロックが必要となり、このクロックを生
成するのが面倒である。そこで本発明では、２進数から
３進数の最下位ビットを作り出す回路を構成する。具体
的には、２進数を３で割った余りを出力する論理回路を
構成している。そしてこの論理回路を、複数ビットの２
進数を最下位ビットから２又は４桁毎に分割し、分割し
た各桁毎に３で割った余りを出力する第１の回路と、第
１の回路の出力を足し算して得られる３進数の最下位ビ
ットを出力する第２の回路とから構成することにより、
３相クロックを簡易な回路構成で作成することが可能と
なる。
フォールデッドＢＬ方式を組み合わせた場合、ダミーセ
ルの選択と、センスアンプとセルアレイのビット線の切
り換えに３相クロックが必要となり、このクロックを生
成するのが面倒である。そこで本発明では、２進数から
３進数の最下位ビットを作り出す回路を構成する。具体
的には、２進数を３で割った余りを出力する論理回路を
構成している。そしてこの論理回路を、複数ビットの２
進数を最下位ビットから２又は４桁毎に分割し、分割し
た各桁毎に３で割った余りを出力する第１の回路と、第
１の回路の出力を足し算して得られる３進数の最下位ビ
ットを出力する第２の回路とから構成することにより、
３相クロックを簡易な回路構成で作成することが可能と
なる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （実施例１）図１は、本発明の第１の実施例に係わるＤ
ＲＡＭの回路構成を示す図であり、２つのアレイ（Ａ，
Ｂ）の例を示している。Ｗ0 〜Ｗ2 はワード線，／ＤＷ
0 〜／ＤＷ2 はダミーワード線、ＳＡはセンスアンプ、
φ0,1 ，φ2 ，φE はＭＯＳトランジスタＴA ，ＴB ，
ＴC ，ＴD ，ＴE のオン・オフを制御するクロック、Ｂ
Ｌ0 〜ＢＬ2 はアレイＢのビット線、ＢＬ3 〜Ｂ5 はア
レイＡのビット線を示す。また、図中の○印がメモリセ
ルであり、ＳＡ（センスアンプ）を前記ＭＯＳトランジ
スタ（ＴA ，ＴB ，ＴC ，ＴD ，ＴE …）とでセンスア
ンプ部を構成する。
する。 （実施例１）図１は、本発明の第１の実施例に係わるＤ
ＲＡＭの回路構成を示す図であり、２つのアレイ（Ａ，
Ｂ）の例を示している。Ｗ0 〜Ｗ2 はワード線，／ＤＷ
0 〜／ＤＷ2 はダミーワード線、ＳＡはセンスアンプ、
φ0,1 ，φ2 ，φE はＭＯＳトランジスタＴA ，ＴB ，
ＴC ，ＴD ，ＴE のオン・オフを制御するクロック、Ｂ
Ｌ0 〜ＢＬ2 はアレイＢのビット線、ＢＬ3 〜Ｂ5 はア
レイＡのビット線を示す。また、図中の○印がメモリセ
ルであり、ＳＡ（センスアンプ）を前記ＭＯＳトランジ
スタ（ＴA ，ＴB ，ＴC ，ＴD ，ＴE …）とでセンスア
ンプ部を構成する。
【００１７】アレイＢの右端，アレイＡの左端はフォー
ルデッドＢＬ方式のセンスアンプ（ＳＡ）で、アレイＢ
の右端のセンスアンプはさらに右のセルアレイとセンス
アンプを共有しているシェアドＳＡ方式であるし、アレ
イＡの左端のセンスアンプは、さらに左のセルアレイと
センスアンプを共有しているシェアドＳＡ方式である。
アレイＡ，Ｂ間のセンスアンプ（ＳＡ）は、アレイＡ，
Ｂのビット間の電位差を増幅するオープンＢＬ方式であ
る。
ルデッドＢＬ方式のセンスアンプ（ＳＡ）で、アレイＢ
の右端のセンスアンプはさらに右のセルアレイとセンス
アンプを共有しているシェアドＳＡ方式であるし、アレ
イＡの左端のセンスアンプは、さらに左のセルアレイと
センスアンプを共有しているシェアドＳＡ方式である。
アレイＡ，Ｂ間のセンスアンプ（ＳＡ）は、アレイＡ，
Ｂのビット間の電位差を増幅するオープンＢＬ方式であ
る。
【００１８】セルアレイは、ワード線とビット線の交点
の数の２／３にメモリセルを配置したもので、従来の交
点の数とメモリセルの数の等しいオープンＢＬ方式より
はメモリセル数が少ないが、交点の数の半分のメモリセ
ルの数のフォールデッドＢＬ方式よりメモリセルの数が
多いため、フォールデッドＢＬ方式に比べ大幅にメモリ
セルの面積を縮小できる。
の数の２／３にメモリセルを配置したもので、従来の交
点の数とメモリセルの数の等しいオープンＢＬ方式より
はメモリセル数が少ないが、交点の数の半分のメモリセ
ルの数のフォールデッドＢＬ方式よりメモリセルの数が
多いため、フォールデッドＢＬ方式に比べ大幅にメモリ
セルの面積を縮小できる。
【００１９】次に、本実施例におけるセンスアンプのピ
ッチについて考える。本実施例では図１に示すように、
ビット線（ＢＬ）の３本に１個のセンスアンプ（ＳＡ）
を配置すればよく、従来の設計ルールの余裕のある、ビ
ット線４本に１個のＳＡ配置のフォールデッドＢＬ方式
より少しきついが、従来の設計ルールが非常に厳しいリ
ラックス・オープンＢＬ方式でもビット線２本に１個の
ＳＡを配置しなくてはならないオープンＢＬ方式に比
べ、大幅にＳＡの設計ルールを緩和できる。
ッチについて考える。本実施例では図１に示すように、
ビット線（ＢＬ）の３本に１個のセンスアンプ（ＳＡ）
を配置すればよく、従来の設計ルールの余裕のある、ビ
ット線４本に１個のＳＡ配置のフォールデッドＢＬ方式
より少しきついが、従来の設計ルールが非常に厳しいリ
ラックス・オープンＢＬ方式でもビット線２本に１個の
ＳＡを配置しなくてはならないオープンＢＬ方式に比
べ、大幅にＳＡの設計ルールを緩和できる。
【００２０】次に、本実施例の動作を説明する。例え
ば、アレイＢのワード線Ｗ0 が選択された場合、ビット
線ＢＬ0 〜ＢＬ2 のうち、ＢＬ0 ，ＢＬ1 とＷ0 の交点
に存在するメモリセルデータがＢＬ0 ，ＢＬ1 に読み出
される。このとき、アレイＢのクロックφ0,1 ，φ2 ，
φE のうちφ0,1 ，φE のみ“Ｈ”レベルを保ち、φ2
は“Ｌ”レベルを保つ。アレイＡに関しても、φ2 のみ
“Ｌ”レベルでφ0,1 ，φE は“Ｈ”となる。
ば、アレイＢのワード線Ｗ0 が選択された場合、ビット
線ＢＬ0 〜ＢＬ2 のうち、ＢＬ0 ，ＢＬ1 とＷ0 の交点
に存在するメモリセルデータがＢＬ0 ，ＢＬ1 に読み出
される。このとき、アレイＢのクロックφ0,1 ，φ2 ，
φE のうちφ0,1 ，φE のみ“Ｈ”レベルを保ち、φ2
は“Ｌ”レベルを保つ。アレイＡに関しても、φ2 のみ
“Ｌ”レベルでφ0,1 ，φE は“Ｈ”となる。
【００２１】従って、ＢＬ0 ，ＢＬ2 がフォールデッド
ＢＬを構成し、φE ，φ0.1 の制御クロックでＯＮ・Ｏ
ＦＦするトランジスタＴA ，ＴC がＯＮし、アレイＢの
右側のフォールデッドＢＬ方式のＳＡでＢＬ0 ，ＢＬ2
の差を増幅する。このとき、ＢＬ2 はリファレンスのビ
ット線となる。
ＢＬを構成し、φE ，φ0.1 の制御クロックでＯＮ・Ｏ
ＦＦするトランジスタＴA ，ＴC がＯＮし、アレイＢの
右側のフォールデッドＢＬ方式のＳＡでＢＬ0 ，ＢＬ2
の差を増幅する。このとき、ＢＬ2 はリファレンスのビ
ット線となる。
【００２２】また、ＢＬ1 に読み出されるセルデータ
は、アレイＢの左のφ0,1 、アレイＡの右のφ0,1 が
“Ｈ”レベルとなり、トランジスタＴD ，ＴE がＯＮす
ることによりビット線ＢＬ4 とペアを組み、アレイＢの
ＢＬ1 とアレイＡのＢＬ4 でオープンＢＬを構成し、Ｂ
Ｌ4 がリファレンスＢＬとなり、アレイＡ，Ｂの間のＳ
Ａでセンスし増幅する。
は、アレイＢの左のφ0,1 、アレイＡの右のφ0,1 が
“Ｈ”レベルとなり、トランジスタＴD ，ＴE がＯＮす
ることによりビット線ＢＬ4 とペアを組み、アレイＢの
ＢＬ1 とアレイＡのＢＬ4 でオープンＢＬを構成し、Ｂ
Ｌ4 がリファレンスＢＬとなり、アレイＡ，Ｂの間のＳ
Ａでセンスし増幅する。
【００２３】同様にＷ1 が選択された時、φE ＝φ0,1
＝“Ｈ”、φ2 ＝“Ｌ”で、同様の動作をする。また、
Ｗ2 が選択された時は、ＢＬ0 とＢＬ2 にセルデータが
読み出され、φ2 ＝φE ＝“Ｈ”でφ0,1 ＝“Ｌ”とな
り、ＢＬ0 とＢＬ1 でフォールデッドＢＬを構成し、ア
レイＢの右側のＳＡで増幅し、ＢＬ2 とアレイＡのＢＬ
3 でオープンＢＬを構成し、アレイＡ，Ｂ間のＳＡで増
幅する。
＝“Ｈ”、φ2 ＝“Ｌ”で、同様の動作をする。また、
Ｗ2 が選択された時は、ＢＬ0 とＢＬ2 にセルデータが
読み出され、φ2 ＝φE ＝“Ｈ”でφ0,1 ＝“Ｌ”とな
り、ＢＬ0 とＢＬ1 でフォールデッドＢＬを構成し、ア
レイＢの右側のＳＡで増幅し、ＢＬ2 とアレイＡのＢＬ
3 でオープンＢＬを構成し、アレイＡ，Ｂ間のＳＡで増
幅する。
【００２４】このように本実施例は、選択したワード線
の位置によりフォールデッドＢＬとオープンＢＬの位置
が変わる。そして、上記動作により本実施例は、前述し
たフォールデッドＢＬ方式とオープンＢＬ方式の各々の
欠点を克服するすることができる。
の位置によりフォールデッドＢＬとオープンＢＬの位置
が変わる。そして、上記動作により本実施例は、前述し
たフォールデッドＢＬ方式とオープンＢＬ方式の各々の
欠点を克服するすることができる。
【００２５】なお、ダミーワード線／ＤＷ0 〜／ＤＷ2
は、各々Ｗ0 ＝“Ｈ”のとき／ＤＷ0 ＝“Ｌ”となり、
Ｗ1 ＝“Ｈ”のとき／ＤＷ1 ＝“Ｌ”となり、Ｗ2 ＝
“Ｈ”のとき／ＤＷ2 ＝“Ｌ”となる逆相ＤＷＬ方式の
例を示している。このダミーワード線は無くてもよい
し、順相ＤＷＬでもよい。
は、各々Ｗ0 ＝“Ｈ”のとき／ＤＷ0 ＝“Ｌ”となり、
Ｗ1 ＝“Ｈ”のとき／ＤＷ1 ＝“Ｌ”となり、Ｗ2 ＝
“Ｈ”のとき／ＤＷ2 ＝“Ｌ”となる逆相ＤＷＬ方式の
例を示している。このダミーワード線は無くてもよい
し、順相ＤＷＬでもよい。
【００２６】図２は本実施例に用いられるメモリセルの
一例を示す平面図で、図３は図２の矢視Ａ−Ａ′断面図
である。図中１０は基板、１１は拡散層、１２はワード
線（１２′は通過ワード線）、１３はストレージノー
ド、１４はプレート電極、１５はビット線、１６はビッ
ト線コンタクト、１７はストレージノードコンタクトを
示している。
一例を示す平面図で、図３は図２の矢視Ａ−Ａ′断面図
である。図中１０は基板、１１は拡散層、１２はワード
線（１２′は通過ワード線）、１３はストレージノー
ド、１４はプレート電極、１５はビット線、１６はビッ
ト線コンタクト、１７はストレージノードコンタクトを
示している。
【００２７】通常のフォールデッドＢＬ用メモリセル
は、図中のビット線コンタクト１６と左右の次のビット
線コンタクト１６間にはワード線１２が４本通るのであ
るが、本実施例はそれを３本にすればよい。このセルは
スタック型のメモリセルで、プレート電極形成後にビッ
ト線を形成する方式の例である。このセルばかりでな
く、他のセルに代用しても同様であるが、ワード線の本
数が少ない分だけ、メモリセル面積は縮小できる。ま
た、ストレージノード１３の形状は、これに限らずどの
形でもよいし、ＢＬ形成後にプレート形成するセルでも
よいし、トレンチの穴を掘るセルでもよい。 （実施例２）図４は、本発明の第２の実施例の回路構成
を示す図である。基本動作は、第１の実施例とほぼ同じ
である。第１の実施例との違いは、フォールデッドＢＬ
用のビット線とオープンＢＬ用のビット線の位置が異な
る点である。
は、図中のビット線コンタクト１６と左右の次のビット
線コンタクト１６間にはワード線１２が４本通るのであ
るが、本実施例はそれを３本にすればよい。このセルは
スタック型のメモリセルで、プレート電極形成後にビッ
ト線を形成する方式の例である。このセルばかりでな
く、他のセルに代用しても同様であるが、ワード線の本
数が少ない分だけ、メモリセル面積は縮小できる。ま
た、ストレージノード１３の形状は、これに限らずどの
形でもよいし、ＢＬ形成後にプレート形成するセルでも
よいし、トレンチの穴を掘るセルでもよい。 （実施例２）図４は、本発明の第２の実施例の回路構成
を示す図である。基本動作は、第１の実施例とほぼ同じ
である。第１の実施例との違いは、フォールデッドＢＬ
用のビット線とオープンＢＬ用のビット線の位置が異な
る点である。
【００２８】即ち本実施例では、例えばアレイＢのＷ0
又はＷ1 選択時、φ0,1 が“Ｈ”，φ2 が“Ｌ”のた
め、ＢＬ0 とＢＬ2 でフォールデッドＢＬを構成し、Ｂ
Ｌ1 とアレイＡのＢＬ6 でオープンＢＬを構成する。ま
た、Ｗ2 選択時、φ2 が“Ｈ”，φ0,1 が“Ｌ”のた
め、ＢＬ1 とＢＬ3 でフォールデッドＢＬを構成し、Ｂ
Ｌ5 とＢＬ2 でオープンＢＬを構成する。
又はＷ1 選択時、φ0,1 が“Ｈ”，φ2 が“Ｌ”のた
め、ＢＬ0 とＢＬ2 でフォールデッドＢＬを構成し、Ｂ
Ｌ1 とアレイＡのＢＬ6 でオープンＢＬを構成する。ま
た、Ｗ2 選択時、φ2 が“Ｈ”，φ0,1 が“Ｌ”のた
め、ＢＬ1 とＢＬ3 でフォールデッドＢＬを構成し、Ｂ
Ｌ5 とＢＬ2 でオープンＢＬを構成する。
【００２９】このように本実施例では、Ｗ0 ，Ｗ1 とＷ
2 でビット線の位置が１つシフトする形となり、常にフ
ォールデッドＢＬ対の間にオープンＢＬのＢＬが挟まれ
るようになる。これは、フォールデッドＢＬ対から見る
と、２つのＢＬの間に他のオープンのＢＬが入るために
イントラノイズがなくなることになる。さらに、オープ
ンＢＬからみると、両側にフォールデッドＢＬ対がくる
ので、フォールデッドＢＬ対の信号がＳＡで増幅される
ノイズはこの対が互いに“Ｈ”，“Ｌ”又は“Ｌ”，
“Ｈ”のどちらかとなり、これによりオープンＢＬのＢ
Ｌに受けるＳＡ増幅時のノイズδ2 はキャンセルでき
る。
2 でビット線の位置が１つシフトする形となり、常にフ
ォールデッドＢＬ対の間にオープンＢＬのＢＬが挟まれ
るようになる。これは、フォールデッドＢＬ対から見る
と、２つのＢＬの間に他のオープンのＢＬが入るために
イントラノイズがなくなることになる。さらに、オープ
ンＢＬからみると、両側にフォールデッドＢＬ対がくる
ので、フォールデッドＢＬ対の信号がＳＡで増幅される
ノイズはこの対が互いに“Ｈ”，“Ｌ”又は“Ｌ”，
“Ｈ”のどちらかとなり、これによりオープンＢＬのＢ
Ｌに受けるＳＡ増幅時のノイズδ2 はキャンセルでき
る。
【００３０】従って本実施例では、先に説明した第１の
実施例と同様の効果が得られるのは勿論のこと、ノイズ
を有効に低減できる利点がある。 （実施例３）図５は、本発明の第３の実施例の回路構成
を示す図である。この実施例は、第２の実施例におい
て、アレイＢの右，アレイＡの左はフォールデッドＢＬ
方式用のＳＡで、アレイＡ，Ｂ間のＳＡはオープンＢＬ
方式用のＳＡとフォールデッドとオープンのＢＬ方式の
ＳＡが各々別の位置に集まっていたものを、２つのアレ
イ間にオープンＢＬとフォールデッドＢＬ用のＳＡを一
個づつ、交互に配置したものである。
実施例と同様の効果が得られるのは勿論のこと、ノイズ
を有効に低減できる利点がある。 （実施例３）図５は、本発明の第３の実施例の回路構成
を示す図である。この実施例は、第２の実施例におい
て、アレイＢの右，アレイＡの左はフォールデッドＢＬ
方式用のＳＡで、アレイＡ，Ｂ間のＳＡはオープンＢＬ
方式用のＳＡとフォールデッドとオープンのＢＬ方式の
ＳＡが各々別の位置に集まっていたものを、２つのアレ
イ間にオープンＢＬとフォールデッドＢＬ用のＳＡを一
個づつ、交互に配置したものである。
【００３１】このような構成であれば、第２の実施例で
はフォールデッドＢＬ側のφ2 ，φ0,1 のクロックが入
るトランジスタの数がビット線４個と５個を多いのに対
して、本実施例ではビット線１本に１個のトランジスタ
とすることができる。またこの実施例例では、オープン
とフォールデッド各々のセンス動作を分けるために、φ
0,1 とφ2 をφF0,1，φF2とφOP0,1 ，φOP2 とのクロ
ックに分けてある。なお、他の効果は第２の実施例と同
じである。 （実施例４）第６図は、本発明の第４の実施例の回路構
成を示す図である。この実施例は、第１〜第３の実施例
とは異なり、選択したワード線の位置に拘らず、フォー
ルデッドＢＬ用のビット線とオープンＢＬ用のビット線
の位置を固定としたものである。即ち、ＢＬ0 ，ＢＬ2
はフォールデッドＢＬ対となり、ＢＬ1 とＢＬ4 はオー
プンＢＬ対となる。
はフォールデッドＢＬ側のφ2 ，φ0,1 のクロックが入
るトランジスタの数がビット線４個と５個を多いのに対
して、本実施例ではビット線１本に１個のトランジスタ
とすることができる。またこの実施例例では、オープン
とフォールデッド各々のセンス動作を分けるために、φ
0,1 とφ2 をφF0,1，φF2とφOP0,1 ，φOP2 とのクロ
ックに分けてある。なお、他の効果は第２の実施例と同
じである。 （実施例４）第６図は、本発明の第４の実施例の回路構
成を示す図である。この実施例は、第１〜第３の実施例
とは異なり、選択したワード線の位置に拘らず、フォー
ルデッドＢＬ用のビット線とオープンＢＬ用のビット線
の位置を固定としたものである。即ち、ＢＬ0 ，ＢＬ2
はフォールデッドＢＬ対となり、ＢＬ1 とＢＬ4 はオー
プンＢＬ対となる。
【００３２】このような構成であっても、メモリセルの
縮小及びセンスアンプピッチの緩和が可能で、しかもフ
ォールデッドＢＬ対の間にオープンＢＬが入るため、ノ
イズが低下する。他の実施例と異なる点は図に示すよう
に、オープンＢＬ上はＷＬの交点に必ずセルが存在し、
フォールデッドＢＬ上はＷＬの交点の半分にメモリセル
が存在することである。このようなアレイ構成でも、従
来のフォールデッドＢＬのメモリセルに比べメモリセル
面積の縮小が可能となる。 （実施例５）図７は、本発明の第５の実施例の回路構成
を示す図である。この実施例は、第１〜第４の実施例よ
りも、ＷＬとＢＬの交点に対するメモリセルの数を増加
させた例である。その分、ＢＬ８本に３個のＳＡが必要
となるが、従来のリラックス・オープンＢＬ方式よりＳ
Ａピッチが緩和できる。 （実施例６）図８は、本発明の第６の実施例に係わるＤ
ＲＡＭの回路構成を示す図であり、２つのアレイ（Ａ，
Ｂ）の例を示している。ＷA0〜ＷA2，ＷB0〜ＷB2はワー
ド線、／ＤＷA0〜／ＤＷA2，／ＤＷB0〜／ＤＷB2はダミ
ーワード線、ＳＡはセンスアンプ、φA1，φA0,2，
φAE，φBE，φB1,2，φB0，φC0，φC1,2，φCE，
φDE，φD0,2，φD1，φY1，φY0,2，φYE，φX1，φ
X0,2，φXEはクロック、ＢＬA ，／ＢＬA ，ＢＬB ，／
ＢＬB ，ＢＬ0 〜ＢＬ5 はビット線である。
縮小及びセンスアンプピッチの緩和が可能で、しかもフ
ォールデッドＢＬ対の間にオープンＢＬが入るため、ノ
イズが低下する。他の実施例と異なる点は図に示すよう
に、オープンＢＬ上はＷＬの交点に必ずセルが存在し、
フォールデッドＢＬ上はＷＬの交点の半分にメモリセル
が存在することである。このようなアレイ構成でも、従
来のフォールデッドＢＬのメモリセルに比べメモリセル
面積の縮小が可能となる。 （実施例５）図７は、本発明の第５の実施例の回路構成
を示す図である。この実施例は、第１〜第４の実施例よ
りも、ＷＬとＢＬの交点に対するメモリセルの数を増加
させた例である。その分、ＢＬ８本に３個のＳＡが必要
となるが、従来のリラックス・オープンＢＬ方式よりＳ
Ａピッチが緩和できる。 （実施例６）図８は、本発明の第６の実施例に係わるＤ
ＲＡＭの回路構成を示す図であり、２つのアレイ（Ａ，
Ｂ）の例を示している。ＷA0〜ＷA2，ＷB0〜ＷB2はワー
ド線、／ＤＷA0〜／ＤＷA2，／ＤＷB0〜／ＤＷB2はダミ
ーワード線、ＳＡはセンスアンプ、φA1，φA0,2，
φAE，φBE，φB1,2，φB0，φC0，φC1,2，φCE，
φDE，φD0,2，φD1，φY1，φY0,2，φYE，φX1，φ
X0,2，φXEはクロック、ＢＬA ，／ＢＬA ，ＢＬB ，／
ＢＬB ，ＢＬ0 〜ＢＬ5 はビット線である。
【００３３】アレイＢの右端，アレイＡの左端はフォー
ルデッドＢＬ方式のセンスアンプ（ＳＡ）で、アレイＢ
の右端のＳＡはさらに右のセルアレイとＳＡを共有して
いるシェアドＳＡ方式であり、アレイＡの左端のＳＡは
さらに左のセルアレイとＳＡを共有しているシェアドＳ
Ａ方式である。
ルデッドＢＬ方式のセンスアンプ（ＳＡ）で、アレイＢ
の右端のＳＡはさらに右のセルアレイとＳＡを共有して
いるシェアドＳＡ方式であり、アレイＡの左端のＳＡは
さらに左のセルアレイとＳＡを共有しているシェアドＳ
Ａ方式である。
【００３４】アレイＡ，Ｂ間のセンスアンプは、アレイ
Ｂのワード線が選択された場合は、３本１組のビット線
のうちメモリセルがある１本のビット線と、残りフォー
ルデッドＢＬを組むビット線対のうちリファレンス側の
ビット線を同時にリファレンスＢＬとして対を組み、フ
ォールデッドＢＬとしてＳＡ動作し、メモリセルにデー
タを再書込みする場合、リファレンスＢＬを切り離し、
アレイＡの３本のビット線対のうちの１本と逆にペアを
組みオープンＢＬ方式として動作する。この動作によ
り、読み出し時にはオープンＢＬ特有のワード線を介し
たノイズは起こらず、フォールデッドＢＬの長所である
非選択ＷＬを介したノイズをキャンセルできる方式と同
じになりノイズの低減がはかれる。
Ｂのワード線が選択された場合は、３本１組のビット線
のうちメモリセルがある１本のビット線と、残りフォー
ルデッドＢＬを組むビット線対のうちリファレンス側の
ビット線を同時にリファレンスＢＬとして対を組み、フ
ォールデッドＢＬとしてＳＡ動作し、メモリセルにデー
タを再書込みする場合、リファレンスＢＬを切り離し、
アレイＡの３本のビット線対のうちの１本と逆にペアを
組みオープンＢＬ方式として動作する。この動作によ
り、読み出し時にはオープンＢＬ特有のワード線を介し
たノイズは起こらず、フォールデッドＢＬの長所である
非選択ＷＬを介したノイズをキャンセルできる方式と同
じになりノイズの低減がはかれる。
【００３５】さらに、オープンＢＬ方式でリストアする
ために、通常のリストア，ビット線のイコライズが可能
となる。同様に、アレイＡのワード線が選択されても、
読み出し時はアレイＡのビット線をリファレンスとし
て、書き込み時はアレイＢのビット線とアレイＡのビッ
ト線が対となり、オープンＢＬ方式と同様にリストアで
きる。
ために、通常のリストア，ビット線のイコライズが可能
となる。同様に、アレイＡのワード線が選択されても、
読み出し時はアレイＡのビット線をリファレンスとし
て、書き込み時はアレイＢのビット線とアレイＡのビッ
ト線が対となり、オープンＢＬ方式と同様にリストアで
きる。
【００３６】セルアレイは、第１の実施例と同様に、ワ
ード線とビット線の交点の数の２／３にメモリセルを配
置したもので、従来の交点の数とメモリセルの数の等し
いオープンＢＬ方式よりはメモリセル数が少ないが、交
点の数の半分のメモリセルの数のフォールデッドＢＬ方
式よりメモリセルの数が多いため、フォールデッドＢＬ
方式に比べ大幅にメモリセルの面積を縮小できる。ま
た、本実施例におけるセンスアンプのピッチは、第１の
実施例と同様にビット線（ＢＬ）の３本に１個のセンス
アンプ（ＳＡ）を配置すればよく、オープンＢＬ方式に
比べ、大幅にＳＡの設計ルールを緩和できる。
ード線とビット線の交点の数の２／３にメモリセルを配
置したもので、従来の交点の数とメモリセルの数の等し
いオープンＢＬ方式よりはメモリセル数が少ないが、交
点の数の半分のメモリセルの数のフォールデッドＢＬ方
式よりメモリセルの数が多いため、フォールデッドＢＬ
方式に比べ大幅にメモリセルの面積を縮小できる。ま
た、本実施例におけるセンスアンプのピッチは、第１の
実施例と同様にビット線（ＢＬ）の３本に１個のセンス
アンプ（ＳＡ）を配置すればよく、オープンＢＬ方式に
比べ、大幅にＳＡの設計ルールを緩和できる。
【００３７】このように本実施例においては、従来のフ
ォールデッドＢＬ方式のセルサイズが大きい問題点と、
従来のオープンＢＬ方式の問題点であるセンスアンプの
ピッチが厳しいこととノイズが大きいことの２点の計３
点の互いの最大の欠点を克服することができる。
ォールデッドＢＬ方式のセルサイズが大きい問題点と、
従来のオープンＢＬ方式の問題点であるセンスアンプの
ピッチが厳しいこととノイズが大きいことの２点の計３
点の互いの最大の欠点を克服することができる。
【００３８】次に、本実施例の動作を説明する。図８の
回路に対して図９（ａ）（ｂ）（ｃ）は各々、アレイＢ
内の３種類のワード線ＷA0，ＷA1，ＷA2が選択された時
のタイミングチャートを示している。
回路に対して図９（ａ）（ｂ）（ｃ）は各々、アレイＢ
内の３種類のワード線ＷA0，ＷA1，ＷA2が選択された時
のタイミングチャートを示している。
【００３９】図９（ａ）において、ＷA0が選択されたケ
ースを考える。このとき、３本で１組のビット線におい
て、ＢＬ0 ，ＢＬ1 にはデータが読み出され、ＢＬ2 は
リファレンスＢＬとなる。このとき、φA1，φB1,2は
“Ｌ”でφAE，φA0,2，φBE，φB0は“Ｈ”であるた
め、ＢＬ1 とＢＬ2 の電位が（アレイＢ）の右側のＳＡ
と接続されたフォールデッドＢＬのＳＡを構成する。こ
のとき、ＢＬ1 はセルデータ，ＢＬ2 はリファレンスデ
ータとなる。同時に、ＢＬ0 とＢＬ2 のデータが（アレ
イＢ）の左側のＳＡと接続され、フォールデッドＢＬの
ＳＡを構成し、ＢＬ0 はセルデータ、ＢＬ2 は右のＳＡ
と共用したリファレンスデータとなる。
ースを考える。このとき、３本で１組のビット線におい
て、ＢＬ0 ，ＢＬ1 にはデータが読み出され、ＢＬ2 は
リファレンスＢＬとなる。このとき、φA1，φB1,2は
“Ｌ”でφAE，φA0,2，φBE，φB0は“Ｈ”であるた
め、ＢＬ1 とＢＬ2 の電位が（アレイＢ）の右側のＳＡ
と接続されたフォールデッドＢＬのＳＡを構成する。こ
のとき、ＢＬ1 はセルデータ，ＢＬ2 はリファレンスデ
ータとなる。同時に、ＢＬ0 とＢＬ2 のデータが（アレ
イＢ）の左側のＳＡと接続され、フォールデッドＢＬの
ＳＡを構成し、ＢＬ0 はセルデータ、ＢＬ2 は右のＳＡ
と共用したリファレンスデータとなる。
【００４０】セルデータが十分読み出された後、φAE，
φA0,2，φBE，φB0は“Ｌ”レベルとなり左右のＳＡは
活性化され、ＢＬA ，／ＢＬA ，ＢＬB ，／ＢＬB の電
位差が増幅される。ある程度増幅した後に読み出したデ
ータをメモリセルにリストア（再書込み）するために、
右のフォールデッドＢＬ方式のＳＡのデータは、φAE，
φA0,2が再度“Ｈ”レベルとなり、ＢＬ1 ，ＢＬ2 が再
びビット線対を構成し、ＷA0とＢＬ1 の交点のメモリセ
ルにデータが再書込みされる。その後、ＷA0が下がりＢ
Ｌ1 ，ＢＬ2 をソートすることによりＢＬはイコライズ
される。
φA0,2，φBE，φB0は“Ｌ”レベルとなり左右のＳＡは
活性化され、ＢＬA ，／ＢＬA ，ＢＬB ，／ＢＬB の電
位差が増幅される。ある程度増幅した後に読み出したデ
ータをメモリセルにリストア（再書込み）するために、
右のフォールデッドＢＬ方式のＳＡのデータは、φAE，
φA0,2が再度“Ｈ”レベルとなり、ＢＬ1 ，ＢＬ2 が再
びビット線対を構成し、ＷA0とＢＬ1 の交点のメモリセ
ルにデータが再書込みされる。その後、ＷA0が下がりＢ
Ｌ1 ，ＢＬ2 をソートすることによりＢＬはイコライズ
される。
【００４１】次に、左のフォールデッドＢＬを構成した
ＳＡのデータは、ＢＬ2 が右のＳＡで利用されていて右
のＳＡと同様なことはできないので、左のＳＡのアレイ
Ｂ側のφBEとアレイＡ側のφCEが“Ｈ”レベルとなり、
左右のアレイのビット線ＢＬ0 ，ＢＬ5 で対をなすオー
プンＢＬのＳＡを構成し、ＳＡのＢＬB のデータをＢＬ
0 に通し、／ＢＬB のデータをＢＬ5 に通し、ＷA0とＢ
Ｌ0 の交点のメモリセルにデータを再書込みする。その
後、ＷA0が下がり、ＢＬ0 とＢＬ5 をソートしてＢＬを
イコライズする。
ＳＡのデータは、ＢＬ2 が右のＳＡで利用されていて右
のＳＡと同様なことはできないので、左のＳＡのアレイ
Ｂ側のφBEとアレイＡ側のφCEが“Ｈ”レベルとなり、
左右のアレイのビット線ＢＬ0 ，ＢＬ5 で対をなすオー
プンＢＬのＳＡを構成し、ＳＡのＢＬB のデータをＢＬ
0 に通し、／ＢＬB のデータをＢＬ5 に通し、ＷA0とＢ
Ｌ0 の交点のメモリセルにデータを再書込みする。その
後、ＷA0が下がり、ＢＬ0 とＢＬ5 をソートしてＢＬを
イコライズする。
【００４２】このように読み出し時は、リファレンスＢ
Ｌ共用のフォールデッドＢＬとフォールデッドＢＬ構成
を取り、読み出し時のノイズをフォールデッドＢＬレベ
ルにし、リストア時はフォールデッドＢＬとオープンＢ
Ｌ構成をとり、再書込みとイコライズを実現する。図９
（ｂ）（ｃ）は他のＷＬであるＷA1，ＷA2を選択した場
合だが、メモリセルの位置がＷA0と異なるため、それに
応じてフォールデッドとオープンとなるＢＬの位置が、
ＢＬ0 ，ＢＬ1 ，ＢＬ2 ，ＢＬ3 ，ＢＬ4 ，ＢＬ5 の間
で変わるだけで、他の動作は同じとなる。 （実施例７）次に、本発明の別の実施例について説明す
る。
Ｌ共用のフォールデッドＢＬとフォールデッドＢＬ構成
を取り、読み出し時のノイズをフォールデッドＢＬレベ
ルにし、リストア時はフォールデッドＢＬとオープンＢ
Ｌ構成をとり、再書込みとイコライズを実現する。図９
（ｂ）（ｃ）は他のＷＬであるＷA1，ＷA2を選択した場
合だが、メモリセルの位置がＷA0と異なるため、それに
応じてフォールデッドとオープンとなるＢＬの位置が、
ＢＬ0 ，ＢＬ1 ，ＢＬ2 ，ＢＬ3 ，ＢＬ4 ，ＢＬ5 の間
で変わるだけで、他の動作は同じとなる。 （実施例７）次に、本発明の別の実施例について説明す
る。
【００４３】前述したようにオープンＢＬ方式とフォー
ルデッドＢＬ方式を組み合わせた場合、ダミーセルの選
択と、ＳＡとセルアレイのビット線の切り換えに３相ク
ロックが必要であり、単純に２進数の信号で制御するこ
とはできない。これらの制御を行うには、３進数の最下
位ビットを利用すればよい。そこで本実施例では、２進
数から３進数の最下位ビットを作り出す回路を構成し
た。
ルデッドＢＬ方式を組み合わせた場合、ダミーセルの選
択と、ＳＡとセルアレイのビット線の切り換えに３相ク
ロックが必要であり、単純に２進数の信号で制御するこ
とはできない。これらの制御を行うには、３進数の最下
位ビットを利用すればよい。そこで本実施例では、２進
数から３進数の最下位ビットを作り出す回路を構成し
た。
【００４４】従来、２進数を入力としてこれを３で割っ
た時の余りを３進数で出力するような論理回路は存在し
ない。これを実現するには、例えばｎ桁の２進数を３で
割った余りは３進数で表されるが２と３は素数であるた
め、ｎ桁全部の信号データがないと出力が分からない。
４桁の２進数Ａ3 Ａ2 Ａ1 Ａ0 （２）を考えると、３進
数｛０，１，２｝をＸ0 ，Ｘ1 ，Ｘ2 のいずれかが
“１”となると表すと、下記の（表１）のように対応す
る。
た時の余りを３進数で出力するような論理回路は存在し
ない。これを実現するには、例えばｎ桁の２進数を３で
割った余りは３進数で表されるが２と３は素数であるた
め、ｎ桁全部の信号データがないと出力が分からない。
４桁の２進数Ａ3 Ａ2 Ａ1 Ａ0 （２）を考えると、３進
数｛０，１，２｝をＸ0 ，Ｘ1 ，Ｘ2 のいずれかが
“１”となると表すと、下記の（表１）のように対応す
る。
【００４５】
【表１】 例えばＸ0 ＝１、即ち３で割った余りが０となる式は下
記の（式１）となり、その回路図は図２０のように複雑
となる。
記の（式１）となり、その回路図は図２０のように複雑
となる。
【００４６】
【数１】
【００４７】そして、このような回路がＸ1 ，Ｘ2 に対
しても必要となる。従って、２進数の桁数が大きい場
合、回路は益々複雑になり、その実現が難しいという問
題があった。なお、従来のＤＲＡＭには勿論このような
回路は不用であった。
しても必要となる。従って、２進数の桁数が大きい場
合、回路は益々複雑になり、その実現が難しいという問
題があった。なお、従来のＤＲＡＭには勿論このような
回路は不用であった。
【００４８】ところが、前述した実施例の図１，図４，
図５，図８の回路において、選択したワード線がＷＬ
0 ，ＷＬ1 ，ＷＬ2 ，〜，ＷＬ256 あったとして、ＷＬ
i （ｉ＝０〜２５６）のｉを３で割った余りが０，１の
時は、例えば図１のφ0,1 を”Ｈ”レベル、余りが２の
時はφ2 を”Ｈ”レベルにする必要があったが、従来の
方式では２５６＝２8 で入力が８ビットあり、この３で
割った余りを出す回路は複雑すぎて問題があるので現実
的ではない。
図５，図８の回路において、選択したワード線がＷＬ
0 ，ＷＬ1 ，ＷＬ2 ，〜，ＷＬ256 あったとして、ＷＬ
i （ｉ＝０〜２５６）のｉを３で割った余りが０，１の
時は、例えば図１のφ0,1 を”Ｈ”レベル、余りが２の
時はφ2 を”Ｈ”レベルにする必要があったが、従来の
方式では２５６＝２8 で入力が８ビットあり、この３で
割った余りを出す回路は複雑すぎて問題があるので現実
的ではない。
【００４９】そこで本実施例では、複数ビットの２進数
を最下位ビットから最上位ビットの中で最下位ビットか
ら２桁毎に分割し、各桁毎に３で割った時の余りを出す
回路を持ち、その出力であるを３進数をそのまま３進数
で足し算し、その３進数の最下位ビットを出力するよう
にしている。
を最下位ビットから最上位ビットの中で最下位ビットか
ら２桁毎に分割し、各桁毎に３で割った時の余りを出す
回路を持ち、その出力であるを３進数をそのまま３進数
で足し算し、その３進数の最下位ビットを出力するよう
にしている。
【００５０】図１１は、本実施例に係わる論理回路を示
す回路構成図である。この回路は、２進数Ａ7 Ａ6 Ａ5
Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２）を入力として、２桁毎に３
で割った余りを出力する回路Ａと、各々の回路Ａの３進
の出力（Ｂi0，Ｂi1，Ｂi2）の和を取りその結果の最下
位の出力を出す回路Ｂを用いて、まず多数桁の２進数を
２桁毎にグループ化して４つの３進数の出力 Ｂ0(3)（Ｂ02Ｂ01Ｂ00），Ｂ2(3)（Ｂ22Ｂ21Ｂ20） Ｂ4(3)（Ｂ42Ｂ41Ｂ40），Ｂ6(3)（Ｂ62Ｂ61Ｂ60） さらにその総和Ｂ0 ＋Ｂ2 ＋Ｂ4 ＋Ｂ6 を取り、その最下位ビットＹ2 （Ｙ22Ｙ21Ｙ20）を出し
ている。
す回路構成図である。この回路は、２進数Ａ7 Ａ6 Ａ5
Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２）を入力として、２桁毎に３
で割った余りを出力する回路Ａと、各々の回路Ａの３進
の出力（Ｂi0，Ｂi1，Ｂi2）の和を取りその結果の最下
位の出力を出す回路Ｂを用いて、まず多数桁の２進数を
２桁毎にグループ化して４つの３進数の出力 Ｂ0(3)（Ｂ02Ｂ01Ｂ00），Ｂ2(3)（Ｂ22Ｂ21Ｂ20） Ｂ4(3)（Ｂ42Ｂ41Ｂ40），Ｂ6(3)（Ｂ62Ｂ61Ｂ60） さらにその総和Ｂ0 ＋Ｂ2 ＋Ｂ4 ＋Ｂ6 を取り、その最下位ビットＹ2 （Ｙ22Ｙ21Ｙ20）を出し
ている。
【００５１】これにより、２進数Ａ7 Ａ6 Ａ5 Ａ4 Ａ3
Ａ2 Ａ1 Ａ0 （２）を３で割った余りとなる。これは、
２進数Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２）を１０
進に直し、２桁毎にグループに分けると、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝Ａ7 ・２7 ＋Ａ6 ・２6 ＋Ａ5 ・２5 ＋Ａ4 ・２4 ＋Ａ3 ・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ・２0 （10） ＝（Ａ7 ・２＋Ａ6 ）・２6 ＋（Ａ5 ・２＋Ａ4 ）・２4 ＋（Ａ3 ・２＋Ａ2 ）・２2 ＋Ａ1 ・２＋Ａ0 （10） …（式２） のようになり、各グループ内の２進数の値を３進数に直
すと、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝（Ｂ7 ・３＋Ｂ6 ）・４3 ＋（Ｂ5 ・３＋Ｂ4 ）・４2 ＋（Ｂ3 ・３＋Ｂ2 ）・４＋Ｂ1 ・３＋Ｂ0 …（式３） のようになる。
Ａ2 Ａ1 Ａ0 （２）を３で割った余りとなる。これは、
２進数Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２）を１０
進に直し、２桁毎にグループに分けると、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝Ａ7 ・２7 ＋Ａ6 ・２6 ＋Ａ5 ・２5 ＋Ａ4 ・２4 ＋Ａ3 ・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ・２0 （10） ＝（Ａ7 ・２＋Ａ6 ）・２6 ＋（Ａ5 ・２＋Ａ4 ）・２4 ＋（Ａ3 ・２＋Ａ2 ）・２2 ＋Ａ1 ・２＋Ａ0 （10） …（式２） のようになり、各グループ内の２進数の値を３進数に直
すと、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝（Ｂ7 ・３＋Ｂ6 ）・４3 ＋（Ｂ5 ・３＋Ｂ4 ）・４2 ＋（Ｂ3 ・３＋Ｂ2 ）・４＋Ｂ1 ・３＋Ｂ0 …（式３） のようになる。
【００５２】ここで、各グループ内の２進数を３進数に
直す時の関係は、 Ａ7 ・２＋Ａ6 ＝Ｂ7 ・３＋Ｂ6 Ａ5 ・２＋Ａ4 ＝Ｂ5 ・３＋Ｂ4 Ａ3 ・２＋Ａ2 ＝Ｂ3 ・３＋Ｂ2 Ａ1 ・２＋Ａ0 ＝Ｂ1 ・３＋Ｂ0 但し、Ｂｉ（ｉ＝０〜２）＝｛０，１，２｝ …（式４） と表される。よって、この２進数は、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝（Ｂ7 ・３＋Ｂ6 ）（３＋１）3 ＋（Ｂ5 ・３＋Ｂ4 ）（３＋１）2 +(B3 ・３＋Ｂ2 ）（３＋１）1 ＋（Ｂ1 ・３＋Ｂ0 ） …（式５） のように表される。ここで、 （３＋１）n ＝３n ＋ nＣn-1 ３n ＋……＋ nＣ1 ３n ＋１ ＝３Ｋ＋１（Ｋ＝整数） …（式６） である。（式６）の関係より結果として、 （３＋１）n ＝３Ｋ’＋（Ｂ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 ） …（式７） となり、２進数を３で割った余りは（式７）に示すよう
にＢ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 の和の下１桁に等しくなる。
つまり、２進数Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0
（２）を３で割った余りは、３進数の和Ｂ6 ＋Ｂ4 ＋Ｂ
2 ＋Ｂ0 （３）を３で割った余りとなる。（式４）にお
いて、Ａ1 ＋Ａ0 ＝Ｂ1 ・３＋Ｂ0 の関係は、下記の
（表２）のようになり、さらにＢ00，Ｂ01，Ｂ02は下記
の（式８）のようになる。
直す時の関係は、 Ａ7 ・２＋Ａ6 ＝Ｂ7 ・３＋Ｂ6 Ａ5 ・２＋Ａ4 ＝Ｂ5 ・３＋Ｂ4 Ａ3 ・２＋Ａ2 ＝Ｂ3 ・３＋Ｂ2 Ａ1 ・２＋Ａ0 ＝Ｂ1 ・３＋Ｂ0 但し、Ｂｉ（ｉ＝０〜２）＝｛０，１，２｝ …（式４） と表される。よって、この２進数は、 Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝（Ｂ7 ・３＋Ｂ6 ）（３＋１）3 ＋（Ｂ5 ・３＋Ｂ4 ）（３＋１）2 +(B3 ・３＋Ｂ2 ）（３＋１）1 ＋（Ｂ1 ・３＋Ｂ0 ） …（式５） のように表される。ここで、 （３＋１）n ＝３n ＋ nＣn-1 ３n ＋……＋ nＣ1 ３n ＋１ ＝３Ｋ＋１（Ｋ＝整数） …（式６） である。（式６）の関係より結果として、 （３＋１）n ＝３Ｋ’＋（Ｂ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 ） …（式７） となり、２進数を３で割った余りは（式７）に示すよう
にＢ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 の和の下１桁に等しくなる。
つまり、２進数Ａ7 Ａ6 Ａ5 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0
（２）を３で割った余りは、３進数の和Ｂ6 ＋Ｂ4 ＋Ｂ
2 ＋Ｂ0 （３）を３で割った余りとなる。（式４）にお
いて、Ａ1 ＋Ａ0 ＝Ｂ1 ・３＋Ｂ0 の関係は、下記の
（表２）のようになり、さらにＢ00，Ｂ01，Ｂ02は下記
の（式８）のようになる。
【００５３】
【表２】
【００５４】
【数２】
【００５５】従って（式４）に示す関係は、図１２に示
すように（これは図１１の回路Ａに等しい）２進数を３
進数に変えた時の最下位ビットを出力する回路となる。
さらに、Ｂ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 の足し算の最下位ビッ
トを出力する回路は、（Ｂ6 ＋Ｂ4 ）＋（Ｂ2 ＋Ｂ0 ）
の２つの３進数の足し算の足し算、即ち図１３に示す回
路（これも図１１の回路Ｂに等しい）を２段組合せたも
のとなる。
すように（これは図１１の回路Ａに等しい）２進数を３
進数に変えた時の最下位ビットを出力する回路となる。
さらに、Ｂ6 ＋Ｂ4 ＋Ｂ2 ＋Ｂ0 の足し算の最下位ビッ
トを出力する回路は、（Ｂ6 ＋Ｂ4 ）＋（Ｂ2 ＋Ｂ0 ）
の２つの３進数の足し算の足し算、即ち図１３に示す回
路（これも図１１の回路Ｂに等しい）を２段組合せたも
のとなる。
【００５６】また、３進数の足し算結果の１の位を出力
する回路において、 Ｂ2(3)（Ｂ22Ｂ21Ｂ20）＋Ｂ0(3)（Ｂ02Ｂ01Ｂ00） の和の１の位の出力Ｙ0(3)（Ｙ02Ｙ01Ｙ00）の真理値表
は下記の（表３）のようになり、Ｙ02，Ｙ01，Ｙ00は下
記の（式９）のようになる。
する回路において、 Ｂ2(3)（Ｂ22Ｂ21Ｂ20）＋Ｂ0(3)（Ｂ02Ｂ01Ｂ00） の和の１の位の出力Ｙ0(3)（Ｙ02Ｙ01Ｙ00）の真理値表
は下記の（表３）のようになり、Ｙ02，Ｙ01，Ｙ00は下
記の（式９）のようになる。
【００５７】
【表３】
【００５８】
【数３】
【００５９】また、２進数が奇数桁の場合は、図１４に
示すように上位側の３桁の２進数の３で割った余りを出
す回路を用いればよい。ここで、Ａ8 Ａ7 Ａ6 とＢ60Ｂ
61Ｂ60の関係を示す真理値表を下記の（表４）に示し、
さらにＢ60，Ｂ61，Ｂ60の計算式を下記の（式１０）に
示す。
示すように上位側の３桁の２進数の３で割った余りを出
す回路を用いればよい。ここで、Ａ8 Ａ7 Ａ6 とＢ60Ｂ
61Ｂ60の関係を示す真理値表を下記の（表４）に示し、
さらにＢ60，Ｂ61，Ｂ60の計算式を下記の（式１０）に
示す。
【００６０】
【表４】
【００６１】
【数４】
【００６２】そして、例えば９桁の２進数では、図１４
の回路Ｃを用いて図１５に示すような構成としてもよい
し、図１６に示すようにダミーの桁を利用して前述の回
路Ａ，Ｂだけで構成してもよい。
の回路Ｃを用いて図１５に示すような構成としてもよい
し、図１６に示すようにダミーの桁を利用して前述の回
路Ａ，Ｂだけで構成してもよい。
【００６３】図１７は、前述した第１の実施例に示した
回路のクロックφ0,1 ，φ2 を作る回路の入力として、
この第７の実施例の３で割った余りを出す論理回路を適
用した場合の例を示す。ここで、ＢＬＯＣＫｉは各クロ
ックφ0,1 ，φ2 毎に異ならせることができる。このよ
うにすることにより、より小さな回路で容易に第１の実
施例が実現できる。勿論これは、他の実施例である図
４，図５，図８等にも利用できる。さらに、この３進回
路はダミーワード線の選択にも用いる。
回路のクロックφ0,1 ，φ2 を作る回路の入力として、
この第７の実施例の３で割った余りを出す論理回路を適
用した場合の例を示す。ここで、ＢＬＯＣＫｉは各クロ
ックφ0,1 ，φ2 毎に異ならせることができる。このよ
うにすることにより、より小さな回路で容易に第１の実
施例が実現できる。勿論これは、他の実施例である図
４，図５，図８等にも利用できる。さらに、この３進回
路はダミーワード線の選択にも用いる。
【００６４】ここまでの説明では、２進数を２桁毎に分
けていたが、図１８に示すように、３で割った余りを４
桁の２進数の入力で実現した回路でも実現できる。さら
に、図１８に示すように通常のＣＭＯＳではなく、Ｘ
0 ，Ｘ1 ，Ｘ2 を各々他の回路（例えば、Ｘ0 は他のＸ
1 ，Ｘ2 ）にフィードバックさせラッチさせることによ
り、更に小さい回路で実現することもできる。
けていたが、図１８に示すように、３で割った余りを４
桁の２進数の入力で実現した回路でも実現できる。さら
に、図１８に示すように通常のＣＭＯＳではなく、Ｘ
0 ，Ｘ1 ，Ｘ2 を各々他の回路（例えば、Ｘ0 は他のＸ
1 ，Ｘ2 ）にフィードバックさせラッチさせることによ
り、更に小さい回路で実現することもできる。
【００６５】図１９の例は図１８の出力の和の下１桁を
出力する例で、通常の図１３の回路Ｂでなく、シフタを
用いて実現している。図１９において、（ａ）（ｂ）は
図１８と同様の回路で、（ｃ）はｐＭＯＳバレルシフ
タ、（ｄ）は（ｃ）の具体的回路構成を示している。ま
た、先の説明では２進数を２桁毎に分割していたが、 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝Ａ4 ・２4 ＋Ａ3 ・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝（Ａ4 ・２＋Ａ3 ）・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝２（Ａ4 ・２＋Ａ3 ）（３＋１）＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝２（Ｂ4 ・３＋Ｂ3 ）（３＋１）＋Ｂ2 ・９＋Ｂ1 ・３＋Ｂ0 ＝３Ｋ’＋（Ｂ3 ＋Ｂ3 ＋Ｂ0 ） …（式１１） になるように各々分割した最下位ビットが２2n-2（ｎは
自然数）の時は出力である３進数をそのまま３進数で足
し算し、２2n-1の時は出力を３進で２倍するか、又は出
力を２回３進数で足し算した合計の３進数の最下位とし
て求めることもできる。なお、下記の（表５）に、バレ
ルシフタの入力Ｘｉ，Ｙｉと出力とのＺ0 ，Ｚ1 ，Ｚ2
の関係を示しておく。
出力する例で、通常の図１３の回路Ｂでなく、シフタを
用いて実現している。図１９において、（ａ）（ｂ）は
図１８と同様の回路で、（ｃ）はｐＭＯＳバレルシフ
タ、（ｄ）は（ｃ）の具体的回路構成を示している。ま
た、先の説明では２進数を２桁毎に分割していたが、 Ａ4 Ａ3 Ａ2 Ａ1 Ａ0 （２） ＝Ａ4 ・２4 ＋Ａ3 ・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝（Ａ4 ・２＋Ａ3 ）・２3 ＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝２（Ａ4 ・２＋Ａ3 ）（３＋１）＋Ａ2 ・２2 ＋Ａ1 ・２1 ＋Ａ0 ＝２（Ｂ4 ・３＋Ｂ3 ）（３＋１）＋Ｂ2 ・９＋Ｂ1 ・３＋Ｂ0 ＝３Ｋ’＋（Ｂ3 ＋Ｂ3 ＋Ｂ0 ） …（式１１） になるように各々分割した最下位ビットが２2n-2（ｎは
自然数）の時は出力である３進数をそのまま３進数で足
し算し、２2n-1の時は出力を３進で２倍するか、又は出
力を２回３進数で足し算した合計の３進数の最下位とし
て求めることもできる。なお、下記の（表５）に、バレ
ルシフタの入力Ｘｉ，Ｙｉと出力とのＺ0 ，Ｚ1 ，Ｚ2
の関係を示しておく。
【００６６】
【表５】
【００６７】このように本実施例によれば、容易に２進
数を３で割った余りを出す回路が実現でき、その用途が
広げられる。特に、ＤＲＡＭの１つのセルアレイ内にオ
ープンＢＬ方式とフォールデッドＢＬ方式が混合する方
式に用いることができる。多数桁の２進数を３で割った
余りを出す場合、多数桁の入力全部から論理積の和を取
るのでは回路構成が複雑大規模化する。これに対し本実
施例では、最上位桁から最下位桁までを複数に分割し、
各々の桁の群内で３で割った余りを出し、その出力を３
進数の足し算することにより得られた値の最下位の３進
数が結果となるので、桁数が多くても簡易な回路構成で
３で割った余りが得られる。なお、本発明は上述した各
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で、種々変形して実施することができる。
数を３で割った余りを出す回路が実現でき、その用途が
広げられる。特に、ＤＲＡＭの１つのセルアレイ内にオ
ープンＢＬ方式とフォールデッドＢＬ方式が混合する方
式に用いることができる。多数桁の２進数を３で割った
余りを出す場合、多数桁の入力全部から論理積の和を取
るのでは回路構成が複雑大規模化する。これに対し本実
施例では、最上位桁から最下位桁までを複数に分割し、
各々の桁の群内で３で割った余りを出し、その出力を３
進数の足し算することにより得られた値の最下位の３進
数が結果となるので、桁数が多くても簡易な回路構成で
３で割った余りが得られる。なお、本発明は上述した各
実施例に限定されるものではなく、その要旨を逸脱しな
い範囲で、種々変形して実施することができる。
【００６８】
【発明の効果】以上詳述したように本発明によれば、オ
ープンビットＢＬ方式とフォールデッドＢＬ方式を最適
に組み合わせることにより、フォールデッドＢＬ方式に
比べメモリセル面積を縮小することができ、かつオープ
ンＢＬ方式に比べセンスアンプの設計ルールを緩和する
ことができ、メモリセル面積の縮小，センスアンプ設計
ルールの緩和という２つの要望を同時に達成し得る半導
体記憶装置を実現することが可能となる。
ープンビットＢＬ方式とフォールデッドＢＬ方式を最適
に組み合わせることにより、フォールデッドＢＬ方式に
比べメモリセル面積を縮小することができ、かつオープ
ンＢＬ方式に比べセンスアンプの設計ルールを緩和する
ことができ、メモリセル面積の縮小，センスアンプ設計
ルールの緩和という２つの要望を同時に達成し得る半導
体記憶装置を実現することが可能となる。
【図１】本発明の第１の実施例に係わるＤＲＡＭの回路
構成を示す図。
構成を示す図。
【図２】第１の実施例のＤＲＡＭの素子構造を示す平面
図。
図。
【図３】図２の矢視Ａ−Ａ′断面図。
【図４】第２の実施例に係わるＤＲＡＭの回路構成を示
す図。
す図。
【図５】第３の実施例に係わるＤＲＡＭの回路構成を示
す図。
す図。
【図６】第４の実施例に係わるＤＲＡＭの回路構成を示
す図。
す図。
【図７】第５の実施例に係わるＤＲＡＭの回路構成を示
す図。
す図。
【図８】第６の実施例に係わるＤＲＡＭの回路構成を示
す図。
す図。
【図９】第６の実施例の動作を説明するための信号波形
図。
図。
【図１０】従来のＤＲＡＭセル方式を説明するための模
式図。
式図。
【図１１】第７の実施例に係わる論理回路の構成を示す
回路図。
回路図。
【図１２】図１１の回路Ａを示す回路図。
【図１３】図１１の回路Ｂを示す回路図。
【図１４】２進数が奇数桁の場合の上位側の３桁（回路
Ｃ）の構成を示す回路図。
Ｃ）の構成を示す回路図。
【図１５】図１４の回路Ｃを用いた論理回路の構成を示
す回路図。
す回路図。
【図１６】ダミーの桁を利用した論理回路の構成を示す
回路図。
回路図。
【図１７】第１の実施例の半導体記憶装置に第７の実施
例の論理回路を適用した例を示す図。
例の論理回路を適用した例を示す図。
【図１８】３で割った余りを４桁の２進数の入力で実現
した構成を示す回路図。
した構成を示す回路図。
【図１９】図１８の出力の和の下１桁を出力する例を示
す回路図。
す回路図。
【図２０】２進数を３で割った余りを出力する論理回路
の従来例を示す回路図。
の従来例を示す回路図。
１０…基板、 １１…拡散層、１
２…ワード線、 １３…ストレージノ
ード、１４…プレート電極、 １５…ビッ
ト線、１６…ビット線コンタクト、 １７…スト
レージノードコンタクト ＳＡ…センスアンプ ＭＣ…メモリセル ＢＬ，ＢＬ0 〜ＢＬ5 …ビット線 ＷＬ，Ｗ0 〜Ｗ3
…ワード線 ／ＤＷ0 〜／ＤＷ3 …ダミーワード線 φ0,1 ，φ2 ，φE ，φF0,1，φF2，φOP0,1 ，φOP2
…クロック ＶBL…ビット線充電電源
２…ワード線、 １３…ストレージノ
ード、１４…プレート電極、 １５…ビッ
ト線、１６…ビット線コンタクト、 １７…スト
レージノードコンタクト ＳＡ…センスアンプ ＭＣ…メモリセル ＢＬ，ＢＬ0 〜ＢＬ5 …ビット線 ＷＬ，Ｗ0 〜Ｗ3
…ワード線 ／ＤＷ0 〜／ＤＷ3 …ダミーワード線 φ0,1 ，φ2 ，φE ，φF0,1，φF2，φOP0,1 ，φOP2
…クロック ＶBL…ビット線充電電源
Claims (7)
- 【請求項１】複数本のワード線と複数本のビット線との
交点位置に選択的にメモリセルを配置したセルアレイを
複数個配設してなるダイナミック型の半導体記憶装置に
おいて、 第１のセルアレイの複数のビット線の一部は、複数のビ
ット線対を形成して第１のセルアレイ端で第１のセンス
アンプ部に接続され、フォールデッド・ビットライン構
成をなし、 第１のセルアレイの複数のビット線の残りは、第１のセ
ルアレイに第２のセンスアンプ部を介して隣接する第２
のセルアレイの複数のビット線の一部と２本で組を形成
し、第２のセンスアンプを用いたオープン・ビットライ
ン構成をなすことを特徴とする半導体記憶装置。 - 【請求項２】フォールデッド・ビットライン構成及びオ
ープン・ビットライン構成をなすビット線の位置は、選
択したワード線の位置により変化するか、又は予め固定
であることを特徴とする請求項１記載の半導体記憶装
置。 - 【請求項３】第１及び第２のセンスアンプ部は・フォー
ルデッド・ビットライン構成のセンスアンプとオープン
・ビットライン構成のセンスアンプとが、セルアレイ間
毎に交互に配置されることを特徴とする請求項１記載の
半導体記憶装置。 - 【請求項４】第１のセルアレイのビット線３本が組をな
し、２本でフォールデッド・ビット線対を、残り１本と
第２のセルアレイの１本でオープン・ビット線対を構成
することを特徴とする請求項１記載の半導体記憶装置。 - 【請求項５】複数本のワード線と複数本のビット線との
交点位置に選択的にメモリセルを配置したセルアレイを
複数個配設してなるダイナミック型の半導体記憶装置に
おいて、 第１のセルアレイの複数のビット線の一部は、複数のビ
ット線対を形成して第１のセルアレイ端でセンスアンプ
部に接続されて、フォールデッド・ビットライン構成を
なし、 第１のセルアレイの複数のビット線の残りは、前記フォ
ールデッド・ビットライン構成をなすビット線対のうち
のリファレンス側のビット線と共用してビット線対を形
成し、センスアンプ動作前までフォールデッド・ビット
ライン構成をなし、センスアンプ動作後のメモリセルに
データを再書込みするリストア動作時には、第１のセル
アレイにセンスアンプ部を介して隣接する第２のセルア
レイの複数のビット線の一部と２本で組を形成してオー
プン・ビットライン構成をなすことを特徴とする半導体
記憶装置。 - 【請求項６】複数桁からなる２進数を入力とし、これを
３で割った時の余りを出力する論理回路を備え、この論
理回路の出力を前記メモリセルアレイを駆動する信号と
して用いることを特徴とする請求項１記載の半導体記憶
装置。 - 【請求項７】前記論理回路は、複数ビットの２進数を最
下位ビットから２又は４桁毎に分割し、分割した各桁毎
に３で割った余りを出力する第１の回路と、第１の回路
の出力を足し算して得られる３進数の最下位ビットを出
力する第２の回路とからなるものであることを特徴とす
る請求項６記載の半導体記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22921593A JP3302796B2 (ja) | 1992-09-22 | 1993-09-14 | 半導体記憶装置 |
| US08/123,466 US5396450A (en) | 1992-09-22 | 1993-09-20 | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US08/348,068 US5555519A (en) | 1992-09-22 | 1994-11-23 | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US08/478,620 US5838038A (en) | 1992-09-22 | 1995-06-07 | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US08/612,443 USRE36993E (en) | 1992-09-22 | 1996-03-07 | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US08/771,434 US5732010A (en) | 1992-09-22 | 1996-12-20 | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25327092 | 1992-09-22 | ||
| JP4-253270 | 1992-09-22 | ||
| JP22921593A JP3302796B2 (ja) | 1992-09-22 | 1993-09-14 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187778A true JPH06187778A (ja) | 1994-07-08 |
| JP3302796B2 JP3302796B2 (ja) | 2002-07-15 |
Family
ID=26528693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22921593A Expired - Fee Related JP3302796B2 (ja) | 1992-09-22 | 1993-09-14 | 半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US5396450A (ja) |
| JP (1) | JP3302796B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135004A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 半導体記憶装置 |
| US7251174B2 (en) | 2004-10-30 | 2007-07-31 | Hynix Semiconductor Inc. | Semiconductor memory device for low power system |
| JP2007220245A (ja) * | 2005-06-22 | 2007-08-30 | Seiko Epson Corp | 強誘電体メモリ装置及び表示用駆動ｉｃ |
| KR100869555B1 (ko) * | 2001-03-23 | 2008-11-21 | 엘피다 메모리, 아이엔씨. | 반도체기억장치 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838038A (en) * | 1992-09-22 | 1998-11-17 | Kabushiki Kaisha Toshiba | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US5732010A (en) * | 1992-09-22 | 1998-03-24 | Kabushiki Kaisha Toshiba | Dynamic random access memory device with the combined open/folded bit-line pair arrangement |
| US5864181A (en) | 1993-09-15 | 1999-01-26 | Micron Technology, Inc. | Bi-level digit line architecture for high density DRAMs |
| KR100215595B1 (ko) * | 1993-09-21 | 1999-08-16 | 니시무로 타이죠 | 다이나믹형 반도체 기억장치 |
| JP2638487B2 (ja) * | 1994-06-30 | 1997-08-06 | 日本電気株式会社 | 半導体記憶装置 |
| JP3304635B2 (ja) * | 1994-09-26 | 2002-07-22 | 三菱電機株式会社 | 半導体記憶装置 |
| US5499205A (en) * | 1995-01-31 | 1996-03-12 | Goldstar Electron Co., Ltd. | Bit line structure |
| JP3281215B2 (ja) * | 1995-03-16 | 2002-05-13 | 株式会社東芝 | ダイナミック型半導体記憶装置 |
| KR0166505B1 (ko) * | 1995-08-18 | 1999-02-01 | 김주용 | 분리된 다수의 내부 전원전압을 사용하는 디램 및 감지증폭기 어레이 |
| US6480407B1 (en) * | 1995-08-25 | 2002-11-12 | Micron Technology, Inc. | Reduced area sense amplifier isolation layout in a dynamic RAM architecture |
| US7705383B2 (en) * | 1995-09-20 | 2010-04-27 | Micron Technology, Inc. | Integrated circuitry for semiconductor memory |
| US6967369B1 (en) | 1995-09-20 | 2005-11-22 | Micron Technology, Inc. | Semiconductor memory circuitry |
| US5687114A (en) | 1995-10-06 | 1997-11-11 | Agate Semiconductor, Inc. | Integrated circuit for storage and retrieval of multiple digital bits per nonvolatile memory cell |
| US6043562A (en) * | 1996-01-26 | 2000-03-28 | Micron Technology, Inc. | Digit line architecture for dynamic memory |
| US5696803A (en) * | 1996-08-07 | 1997-12-09 | Motorola, Inc. | Barrel shifter and method of making same |
| US5870335A (en) | 1997-03-06 | 1999-02-09 | Agate Semiconductor, Inc. | Precision programming of nonvolatile memory cells |
| US6487116B2 (en) | 1997-03-06 | 2002-11-26 | Silicon Storage Technology, Inc. | Precision programming of nonvolatile memory cells |
| US5917744A (en) * | 1997-12-18 | 1999-06-29 | Siemens Aktiengesellschaft | Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines |
| JP3670139B2 (ja) * | 1998-07-30 | 2005-07-13 | 沖電気工業株式会社 | 半導体記憶装置 |
| US6034900A (en) * | 1998-09-02 | 2000-03-07 | Micron Technology, Inc. | Memory device having a relatively wide data bus |
| US6333866B1 (en) * | 1998-09-28 | 2001-12-25 | Texas Instruments Incorporated | Semiconductor device array having dense memory cell array and heirarchical bit line scheme |
| KR100464947B1 (ko) | 1998-12-30 | 2005-05-20 | 주식회사 하이닉스반도체 | 디램의리프레시방법 |
| US6282145B1 (en) * | 1999-01-14 | 2001-08-28 | Silicon Storage Technology, Inc. | Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system |
| DE19903198C1 (de) * | 1999-01-27 | 2000-05-11 | Siemens Ag | Integrierter Speicher und entsprechendes Betriebsverfahren |
| JP2001084785A (ja) * | 1999-09-17 | 2001-03-30 | Nec Corp | センスアンプ回路及び半導体記憶装置 |
| TW503396B (en) * | 1999-12-03 | 2002-09-21 | Hitachi Ltd | Semiconductor device |
| US6339239B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | DRAM cell layout for node capacitance enhancement |
| US6396742B1 (en) | 2000-07-28 | 2002-05-28 | Silicon Storage Technology, Inc. | Testing of multilevel semiconductor memory |
| US6327169B1 (en) * | 2000-10-31 | 2001-12-04 | Lsi Logic Corporation | Multiple bit line memory architecture |
| JP4329919B2 (ja) | 2001-03-13 | 2009-09-09 | Ｏｋｉセミコンダクタ株式会社 | 半導体メモリおよび半導体メモリの駆動方法 |
| JP2003242773A (ja) * | 2002-02-14 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
| EP1359588A3 (en) * | 2002-04-30 | 2005-11-30 | STMicroelectronics Pvt. Ltd | Memory architecture for increased speed and reduced power consumption |
| US20050117429A1 (en) * | 2003-04-28 | 2005-06-02 | Chin-Hsi Lin | Nonvolatile memory structure with high speed high bandwidth and low voltage |
| KR100538883B1 (ko) * | 2003-04-29 | 2005-12-23 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100634165B1 (ko) * | 2003-06-17 | 2006-10-16 | 삼성전자주식회사 | 칩 면적의 증가없이 입출력 라인들의 수를 증가시킬 수있는 반도체 메모리 장치 |
| JP2005260092A (ja) | 2004-03-12 | 2005-09-22 | Elpida Memory Inc | 半導体装置 |
| US8050127B2 (en) * | 2009-02-06 | 2011-11-01 | Hynix Semiconductor Inc. | Semiconductor memory device |
| US8351285B2 (en) * | 2009-07-02 | 2013-01-08 | Micron Technology, Inc. | Systems, memories, and methods for repair in open digit memory architectures |
| TWI520273B (zh) | 2011-02-02 | 2016-02-01 | 半導體能源研究所股份有限公司 | 半導體儲存裝置 |
| US8477526B2 (en) * | 2011-04-27 | 2013-07-02 | Robert Newton Rountree | Low noise memory array |
| WO2013049920A1 (en) | 2011-10-04 | 2013-04-11 | Mosaid Technologies Incorporated | Reduced noise dram sensing |
| US10734080B2 (en) | 2018-12-07 | 2020-08-04 | Sandisk Technologies Llc | Three-dimensional memory device containing bit line switches |
| US10854619B2 (en) | 2018-12-07 | 2020-12-01 | Sandisk Technologies Llc | Three-dimensional memory device containing bit line switches |
| US10741535B1 (en) | 2019-02-14 | 2020-08-11 | Sandisk Technologies Llc | Bonded assembly containing multiple memory dies sharing peripheral circuitry on a support die and methods for making the same |
| US10879260B2 (en) | 2019-02-28 | 2020-12-29 | Sandisk Technologies Llc | Bonded assembly of a support die and plural memory dies containing laterally shifted vertical interconnections and methods for making the same |
| US11631690B2 (en) | 2020-12-15 | 2023-04-18 | Sandisk Technologies Llc | Three-dimensional memory device including trench-isolated memory planes and method of making the same |
| CN116564375B (zh) * | 2023-07-12 | 2023-12-01 | 长鑫存储技术有限公司 | 存储器及其配置方法和读取控制方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4319342A (en) * | 1979-12-26 | 1982-03-09 | International Business Machines Corporation | One device field effect transistor (FET) AC stable random access memory (RAM) array |
| JPS63104296A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | 半導体記憶装置 |
| JP2590171B2 (ja) * | 1988-01-08 | 1997-03-12 | 株式会社日立製作所 | 半導体記憶装置 |
| US5107459A (en) * | 1990-04-20 | 1992-04-21 | International Business Machines Corporation | Stacked bit-line architecture for high density cross-point memory cell array |
| JP3159496B2 (ja) * | 1991-01-14 | 2001-04-23 | 松下電子工業株式会社 | 半導体メモリ装置 |
| JPH04271086A (ja) * | 1991-02-27 | 1992-09-28 | Nec Corp | 半導体集積回路 |
| US5276641A (en) * | 1991-12-12 | 1994-01-04 | International Business Machines Corporation | Hybrid open folded sense amplifier architecture for a memory device |
| JP2806676B2 (ja) * | 1992-02-19 | 1998-09-30 | シャープ株式会社 | ダイナミックランダムアクセスメモリ |
| US5432735A (en) * | 1993-07-08 | 1995-07-11 | Dellusa, L.P. | Ternary storage dynamic RAM |
-
1993
- 1993-09-14 JP JP22921593A patent/JP3302796B2/ja not_active Expired - Fee Related
- 1993-09-20 US US08/123,466 patent/US5396450A/en not_active Ceased
-
1994
- 1994-11-23 US US08/348,068 patent/US5555519A/en not_active Expired - Lifetime
-
1996
- 1996-03-07 US US08/612,443 patent/USRE36993E/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09135004A (ja) * | 1995-11-10 | 1997-05-20 | Nec Corp | 半導体記憶装置 |
| KR100869555B1 (ko) * | 2001-03-23 | 2008-11-21 | 엘피다 메모리, 아이엔씨. | 반도체기억장치 |
| US7251174B2 (en) | 2004-10-30 | 2007-07-31 | Hynix Semiconductor Inc. | Semiconductor memory device for low power system |
| JP2007220245A (ja) * | 2005-06-22 | 2007-08-30 | Seiko Epson Corp | 強誘電体メモリ装置及び表示用駆動ｉｃ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5396450A (en) | 1995-03-07 |
| USRE36993E (en) | 2000-12-19 |
| JP3302796B2 (ja) | 2002-07-15 |
| US5555519A (en) | 1996-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06187778A (ja) | 半導体記憶装置 | |
| US5732010A (en) | Dynamic random access memory device with the combined open/folded bit-line pair arrangement | |
| JP2900451B2 (ja) | メモリ装置 | |
| KR100236215B1 (ko) | 반도체 메모리장치 | |
| JP2004327011A (ja) | 半導体メモリ装置 | |
| TW594977B (en) | Semiconductor integrated circuit device | |
| JP3058431B2 (ja) | 半導体記憶装置 | |
| KR20000037849A (ko) | 서로 다른 크기의 서브 어레이들을 구비한 반도체메모리 장치및 서브 어레이의 수를 줄이는 방법 | |
| JPH08273364A (ja) | 共有される電源線を具備する５トランジスタメモリセル | |
| JPS6177194A (ja) | 半導体読み出し書込みメモリデバイス | |
| JP3067866B2 (ja) | 半導体記憶装置 | |
| JPH09171684A (ja) | 半導体メモリ装置 | |
| JP2982902B2 (ja) | 半導体メモリ | |
| KR0135737B1 (ko) | 반도체 기억장치 | |
| JP3231931B2 (ja) | 半導体記憶装置 | |
| JPH07114794A (ja) | 半導体記憶装置 | |
| JPS59132489A (ja) | 半導体記憶装置 | |
| JPH0713860B2 (ja) | 半導体記憶装置 | |
| JPH06101231B2 (ja) | 半導体多値記憶装置 | |
| JPS60239998A (ja) | 前拡散集積回路により構成される読出し専用メモリ | |
| US20030128617A1 (en) | Semiconductor memory device and a method for generating a block selection signal of the same | |
| US6870398B2 (en) | Distributed memory and logic circuits | |
| JPS62149097A (ja) | 半導体メモリ装置 | |
| JPH0370320B2 (ja) | ||
| CN115565579A (zh) | 存内计算电路、多逻辑存内运算电路及其芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080426 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |