JPH0572136U - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0572136U JPH0572136U JP3962891U JP3962891U JPH0572136U JP H0572136 U JPH0572136 U JP H0572136U JP 3962891 U JP3962891 U JP 3962891U JP 3962891 U JP3962891 U JP 3962891U JP H0572136 U JPH0572136 U JP H0572136U
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- semiconductor chip
- pads
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】本考案は、半導体チップの外周に沿って、比較
的多数のパッドが並んでいる場合であっても、ワイヤボ
ンディングの際に、容易に１ピンに対応するパッドが識
別され得るようにした、半導体装置を提供することを目
的とする。 【構成】外部のリード１３とワイヤボンディングされる
べき電極部を構成する複数個のパッド１４を上面に備え
ている半導体チップ１２から成る、半導体装置１０にお
いて、該パッド１４のうち、少なくとも一つのパッド１
４ａに隣接して、当該パッドを示すマーク，文字等の標
識１５，１６が、該パッド１４と同様に形成されるよう
に、半導体装置１０を構成する。
的多数のパッドが並んでいる場合であっても、ワイヤボ
ンディングの際に、容易に１ピンに対応するパッドが識
別され得るようにした、半導体装置を提供することを目
的とする。 【構成】外部のリード１３とワイヤボンディングされる
べき電極部を構成する複数個のパッド１４を上面に備え
ている半導体チップ１２から成る、半導体装置１０にお
いて、該パッド１４のうち、少なくとも一つのパッド１
４ａに隣接して、当該パッドを示すマーク，文字等の標
識１５，１６が、該パッド１４と同様に形成されるよう
に、半導体装置１０を構成する。
Description
【０００１】
本考案は、半導体装置に関し、特に外部のリードとワイヤボンディングされる べき電極部を構成する複数個のパッドを上面に備えている半導体チップから成る 、半導体装置に関するものである。
【０００２】
従来、このような半導体装置は、例えば、図６に示すように、構成されている 。即ち、図６において、半導体装置１は、タブ２上に固定された半導体チップ３ から構成されており、さらに該タブ２の周縁に沿って放射状に配設された複数個 のリード４を有している。
【０００３】 該リード４のうち、少なくとも一つのリード４ａは、タブ２に一体に連結され ていて、電気的に接続されている。該半導体チップ３は、その外周縁に沿って、 複数個の電極部としてのパッド５を備えており、ワイヤボンディング６によって 、それぞれ対応するリード４に対して電気的に接続されるようになっている。
【０００４】 このように構成された半導体装置１においては、上記ワイヤボンディングの作 業は、例えば、作業位置に持ち来された半導体装置１の半導体チップ３の各パッ ド５のうち、１ピンに対応するパッド５ａを、半導体チップ３上のパッド５のパ ターン形状に基づいて判別することにより、所定のワイヤボンディング６を行な うようになっている。
【０００５】
しかしながら、このような構成の半導体装置１によれば、最近の多ピン化及び パッド位置の外周化によって、多数のパッド５が、半導体チップ３の外周に沿っ て、比較的狭い間隔で並ぶことになるため、１ピンに対応するパッド５ａの位置 が、パターン形状に基づいて、容易に判別できなくなってしまい、ワイヤボンデ ィング開始までに時間が掛かってしまうと共に、場合によっては、結線ミスが起 こってしまうという問題があった。
【０００６】 本考案は、以上の点に鑑み、半導体チップの外周に沿って、比較的多数のパッ ドが並んでいる場合であっても、ワイヤボンディングの際に、容易に１ピンに対 応するパッドが識別され得ることにより、結線ミスが確実に回避され得るように した、半導体装置を提供することを目的としている。
【０００７】
上記目的は、外部のリードとワイヤボンディングされるべき電極部を構成する 複数個のパッドを上面に備えている半導体チップから成る、半導体装置において 、該パッドのうち、少なくとも一つのパッドに隣接して、当該パッドを示すマー ク，文字等の標識が形成されていることを特徴とする、半導体装置により、達成 される。
【０００８】
上記構成によれば、半導体チップ上に形成された複数個のパッドのうち、少な くとも一つのパッドに関して、該パッドに隣接して標識が付されているので、半 導体チップ上にて、該パッドが容易に判別され得ることから、これにより１ピン に対応するパッドの位置が識別され得ることとなり、比較的多数のパッドを備え た半導体装置であっても、ワイヤボンディング作業が比較的短い時間で行なわれ 得ることになる。
【０００９】
以下、図面に示した実施例に基づいて、本考案を詳細に説明する。 図１は、本考案による半導体装置の一実施例を示しており、半導体装置１０は 、タブ１１上に固定された半導体チップ１２から構成されており、さらに該タブ １１の周縁に沿って放射状に配設された複数個のリード１３を有している。
【００１０】 該リード１３のうち、少なくとも一つのリード１３ａは、タブ１１に一体に連 結されていて、電気的に接続されている。該半導体チップ１２は、その外周縁に 沿って、複数個の電極部としてのパッド１４を備えており、ワイヤボンディング によって、それぞれ対応するリード１３に対して電気的に接続されるようになっ ている。
【００１１】 以上の構成は、図６に示した従来の半導体装置１と同様の構成であるが、さら に本考案による半導体装置１０においては、半導体チップ１３は、さらに各パッ ド１４のうち、少なくとも一つのパッド（図示の場合には、一つのパッド）１４ ａに隣接して、図２，図３または図４に示すように、当該パッドを示すマーク１ ５が形成されている。
【００１２】 該マーク１５は、例えば、該パッド１４と同様に電極部として形成されている 。これにより、特にマーク１５を形成するための工程を設ける必要はなく、従っ てコストが大幅に上昇するようなことはない。
【００１３】 本考案による半導体装置１０は、以上のように構成されており、半導体チップ 上に形成された複数個のパッドを、それぞれタブの周りに配設されたリード１３ に対してワイヤボンディングする場合、該パッド１４ａにマーク１５が付されて いることから、該パッド１４ａが容易に判別され得ることとなる。
【００１４】 従って、該パッド１４ａが１ピンに対応するパッドである場合には、該パッド １４ａが直接に１ピンに対応するパッドであると識別され得ると共に、また他の パッド１４が１ピンに対応するパッドである場合には、該パッド１４ａとの位置 関係から、間接的に１ピンに対応するパッド１４が識別され得ることとなる。か くして、１ピンに対応するパッドの位置が容易に且つ確実に識別され得、多数の パッドを備えた半導体装置であっても、ワイヤボンディング作業が比較的短い時 間で行なわれ得ることになる。
【００１５】 以上の説明においては、パッドを判別するために、一つのパッド１４ａに対し て、マーク１５が付されている場合について述べたが、マーク１５の形状及び位 置は、これに限らず、任意の位置及び形状でもよいことは明らかであり、また図 ５に示すように、全てのパッド１４に対して、該パッド１４に隣接して、順次に 番号１６や記号，符号等を付すようにしてもよく、任意の形状のマークや数字を 含む文字等の、判別可能なあらゆる標識が使用可能であることはいうまでもない 。
【００１６】
以上述べたように、本考案によれば、半導体チップの外周に沿って、比較的多 数のパッドが並んでいる場合であっても、ワイヤボンディングの際に、容易に１ ピンに対応するパッドが識別され得ることにより、結線ミスが確実に回避され得 る、極めて優れた半導体装置が提供され得ることになる。
【図２】本考案による半導体装置の一実施例を示す平面
図である。
図である。
【図２】図１の実施例における半導体チップの一部を示
す平面図である。
す平面図である。
【図３】図２の実施例におけるマークの変形例を示す半
導体チップの部分平面図である。
導体チップの部分平面図である。
【図４】図２の実施例におけるマークの他の変形例を示
す半導体チップの部分平面図である。
す半導体チップの部分平面図である。
【図５】本考案による半導体装置の他の実施例を構成す
る半導体チップの一部を示す平面図である。
る半導体チップの一部を示す平面図である。
【図６】従来の半導体装置の一例を示す平面図である。
１０ 半導体装置 １１ タブ １２ 半導体チップ １３ リード １４ パッド １５ マーク １６ 番号
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月２６日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】本考案による半導体装置の一実施例を示す平面
図である。
図である。
【図２】図１の実施例における半導体チップの一部を示
す平面図である。
す平面図である。
【図３】図２の実施例におけるマークの変形例を示す半
導体チップの部分平面図である。
導体チップの部分平面図である。
【図４】図２の実施例におけるマークの他の変形例を示
す半導体チップの部分平面図である。
す半導体チップの部分平面図である。
【図５】本考案による半導体装置の他の実施例を構成す
る半導体チップの一部を示す平面図である。
る半導体チップの一部を示す平面図である。
【図６】従来の半導体装置の一例を示す平面図である。
【符号の説明】 １０ 半導体装置 １１ タブ １２ 半導体チップ １３ リード １４ パッド １５ マーク １６ 番号
Claims (1)
- 【請求項１】 外部のリードとワイヤボンディングされ
るべき電極部を構成する複数個のパッドを上面に備えて
いる半導体チップから成る、半導体装置において、該パ
ッドのうち、少なくとも一つのパッドに隣接して、当該
パッドを示すマーク，文字等の標識が形成されているこ
とを特徴とする、半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3962891U JPH0572136U (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3962891U JPH0572136U (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572136U true JPH0572136U (ja) | 1993-09-28 |
Family
ID=12558372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3962891U Pending JPH0572136U (ja) | 1991-04-30 | 1991-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572136U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030538B2 (ja) * | 1974-05-31 | 1985-07-17 | 株式会社吉野工業所 | 合成樹脂製チユ−ブ自動加工機 |
-
1991
- 1991-04-30 JP JP3962891U patent/JPH0572136U/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6030538B2 (ja) * | 1974-05-31 | 1985-07-17 | 株式会社吉野工業所 | 合成樹脂製チユ−ブ自動加工機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8786112B2 (en) | Leadframe, semiconductor device, and method of manufacturing the same | |
| JPH0572136U (ja) | 半導体装置 | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JPH01287937A (ja) | フィルムキャリアテープ | |
| JPH0745937A (ja) | Ｉｃリード用パッド | |
| JP2001068820A (ja) | Ｉｃ用リードマーク | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| JPS6023983Y2 (ja) | 半導体装置用パッケ−ジ | |
| JPH0517706B2 (ja) | ||
| JPH0219976B2 (ja) | ||
| JP2503767B2 (ja) | 半導体装置の製造方法 | |
| JP2839013B2 (ja) | 多端子デバイスカバー | |
| JP2800335B2 (ja) | 半導体ダイオード | |
| JPH04250656A (ja) | リードフレーム | |
| KR0129923Y1 (ko) | 웨이퍼검사용 프로브카드 | |
| JPH04363056A (ja) | 集積回路用リードフレーム及びその製造方法 | |
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JP2744462B2 (ja) | ウェハ目合せ方法 | |
| JPH0349418Y2 (ja) | ||
| JPH10270582A (ja) | 半導体装置 | |
| JP2505743B2 (ja) | 電子装置用基板およびこの電子装置用基板への厚膜素子形成方法 | |
| JPH05110239A (ja) | プリント配線基板 | |
| JPH03110859A (ja) | 混成集積回路装置用配線基板 | |
| JPH06291241A (ja) | 半導体装置 | |
| JPH01124245A (ja) | 集積回路収容構造 |