JPH04250656A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH04250656A JPH04250656A JP200491A JP200491A JPH04250656A JP H04250656 A JPH04250656 A JP H04250656A JP 200491 A JP200491 A JP 200491A JP 200491 A JP200491 A JP 200491A JP H04250656 A JPH04250656 A JP H04250656A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- inner lead
- inner leads
- leads
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関するもの
で、特にリードフレームの構造に関する。
で、特にリードフレームの構造に関する。
【０００２】
【従来の技術】ＱＦＰ（Ｑｕａｄｒａｔｅ Ｆｌａｔ
Ｐａｃｋａｇｅ ）等の複数のインナーリードを有する
リードフレームでは、タブの周りに、インナーリードが
放射状に均等な間隔で並べられている。これらのリード
フレームを用いたワイヤボンディング工程では、インナ
ーリードの位置を認識した後、チップ上のパッドとイン
ナーリードの位置対応をとって結線している。しかし、
各インナーリードの形状が似ており、またその本数が多
くなるほど隣接するインナーリードの間隔が狭くなるた
め、パッドとの位置対応を誤認識してしまい、結線ミス
が発生する。そこで現在では、結線ミス発生の防止のた
め、種々の対策がとられている。
Ｐａｃｋａｇｅ ）等の複数のインナーリードを有する
リードフレームでは、タブの周りに、インナーリードが
放射状に均等な間隔で並べられている。これらのリード
フレームを用いたワイヤボンディング工程では、インナ
ーリードの位置を認識した後、チップ上のパッドとイン
ナーリードの位置対応をとって結線している。しかし、
各インナーリードの形状が似ており、またその本数が多
くなるほど隣接するインナーリードの間隔が狭くなるた
め、パッドとの位置対応を誤認識してしまい、結線ミス
が発生する。そこで現在では、結線ミス発生の防止のた
め、種々の対策がとられている。
【０００３】図３は、その対策用の加工が施されたリー
ドフレームの一例を示す図である。図示されるように、
タイ・バー７により支えられているタブ１の周囲には、
複数本（図では４０本）のインナーリ−ド３が放射状に
均等な間隔で並べられている。このインナーリード３と
チップ２上のパッド５との位置対応を明確にするため、
放射状に並ぶインナーリード３には、通常のインナーリ
ード３１と、所定数のインナーリード間隔（図３では３
本おき）で設けられた識別用インナーリード３２が含ま
れており、この識別用インナーリード３２は通常のイン
ナーリード３１よりも短くなっている。従って、そのイ
ンナーリード３２を結線そのものに利用しながら、結線
のための位置対応識別用としても利用することができる
。
ドフレームの一例を示す図である。図示されるように、
タイ・バー７により支えられているタブ１の周囲には、
複数本（図では４０本）のインナーリ−ド３が放射状に
均等な間隔で並べられている。このインナーリード３と
チップ２上のパッド５との位置対応を明確にするため、
放射状に並ぶインナーリード３には、通常のインナーリ
ード３１と、所定数のインナーリード間隔（図３では３
本おき）で設けられた識別用インナーリード３２が含ま
れており、この識別用インナーリード３２は通常のイン
ナーリード３１よりも短くなっている。従って、そのイ
ンナーリード３２を結線そのものに利用しながら、結線
のための位置対応識別用としても利用することができる
。
【０００４】この他にも、識別用インナーリードの先端
の形状を、例えば三角形等に変化させて所定数のインナ
ーリード間隔で設けたリードフレームがあり（図示せず
）、そのインナーリードを位置対応識別用として利用す
ることによって、結線ミスの発生を防止している。
の形状を、例えば三角形等に変化させて所定数のインナ
ーリード間隔で設けたリードフレームがあり（図示せず
）、そのインナーリードを位置対応識別用として利用す
ることによって、結線ミスの発生を防止している。
【０００５】
【発明が解決しようとする課題】しかし上述の図３に示
されたリードフレームを用いた場合、インナーリードと
チップ上のパッドとの位置対応は明確に認識できるが、
結線状態に悪影響が生じる。
されたリードフレームを用いた場合、インナーリードと
チップ上のパッドとの位置対応は明確に認識できるが、
結線状態に悪影響が生じる。
【０００６】図４は、その結線状態を示した図である。
同図（ａ）は、通常のインナーリード３１とパッド５と
の結線状態を示し、同図（ｂ）は、前述したように、３
本のインナーリード３１をはさんで設けられた位置対応
識別用のインナーリード３２とパッド５との結線状態を
示している。これらの図からわかるように、位置対応識
別用のインナーリード３２の先端は、他のインナーリー
ド３１よりも矢印で示されている長さだけセットバック
されている。従って、タブ１上に搭載されているチップ
２のパッド５とインナーリード３２とを結線するワイヤ
６を支えきれず、ワイヤ６が垂れて結線がうまくいかな
くなる。
の結線状態を示し、同図（ｂ）は、前述したように、３
本のインナーリード３１をはさんで設けられた位置対応
識別用のインナーリード３２とパッド５との結線状態を
示している。これらの図からわかるように、位置対応識
別用のインナーリード３２の先端は、他のインナーリー
ド３１よりも矢印で示されている長さだけセットバック
されている。従って、タブ１上に搭載されているチップ
２のパッド５とインナーリード３２とを結線するワイヤ
６を支えきれず、ワイヤ６が垂れて結線がうまくいかな
くなる。
【０００７】一方、識別用インナーリードの先端の形状
を三角形等に変化させる場合（図示せず）、インナーリ
ードの本数が多いリードフレームでは隣接するインナー
リードの間隙が狭くなるために先端形状を変化させるこ
とが困難となり、それらの位置対応を識別することも困
難になる。例えば、図３に示されるリードフレームのイ
ンナーリードは８０本であるが、１００本、若しくは１
６０本、あるいはそれ以上の本数を有するリードフレー
ムの場合、リードフレームの間隔は急激に狭くなる。従
って、位置対応の識別用にインナーリードの先端形状を
変化させて、これを光学的に識別することは難しい。
を三角形等に変化させる場合（図示せず）、インナーリ
ードの本数が多いリードフレームでは隣接するインナー
リードの間隙が狭くなるために先端形状を変化させるこ
とが困難となり、それらの位置対応を識別することも困
難になる。例えば、図３に示されるリードフレームのイ
ンナーリードは８０本であるが、１００本、若しくは１
６０本、あるいはそれ以上の本数を有するリードフレー
ムの場合、リードフレームの間隔は急激に狭くなる。従
って、位置対応の識別用にインナーリードの先端形状を
変化させて、これを光学的に識別することは難しい。
【０００８】そこで本発明では、上述の問題を解決して
位置対応を明確に行い、良好なボンディング状態を保持
することのできるリードフレームを提供することを目的
とする。
位置対応を明確に行い、良好なボンディング状態を保持
することのできるリードフレームを提供することを目的
とする。
【０００９】
【課題を解決するための手段】本発明は、チップを搭載
するためのタブと、チップのパッドにワイヤボンディン
グされる複数本のインナーリードとを有するリードフレ
ームにおいて、複数本のインナーリードにはパッドとの
位置的対応関係を識別するために、所定数のインナーリ
ード間隔で配置された識別用インナーリードが含まれ、
チップの搭載面側であって、ワイヤボンディング部分の
アウターリード寄りの識別用インナーリードには、識別
可能な溝が形成されていることを特徴とする。
するためのタブと、チップのパッドにワイヤボンディン
グされる複数本のインナーリードとを有するリードフレ
ームにおいて、複数本のインナーリードにはパッドとの
位置的対応関係を識別するために、所定数のインナーリ
ード間隔で配置された識別用インナーリードが含まれ、
チップの搭載面側であって、ワイヤボンディング部分の
アウターリード寄りの識別用インナーリードには、識別
可能な溝が形成されていることを特徴とする。
【００１０】
【作用】上述したようにインナーリードには、所定数の
インナーリード間隔で、パッドとの位置対応関係を識別
できるように溝が設けられた識別用インナーリードが含
まれている。従って、その溝を目印とすることにより、
結線部分の位置対応の誤認識を防止し、その位置対応関
係を正確に把握することができる。
インナーリード間隔で、パッドとの位置対応関係を識別
できるように溝が設けられた識別用インナーリードが含
まれている。従って、その溝を目印とすることにより、
結線部分の位置対応の誤認識を防止し、その位置対応関
係を正確に把握することができる。
【００１１】
【実施例】以下、添付図面を参照して本発明の実施例を
説明する。
説明する。
【００１２】図１は、実施例に係るリードフレームの上
面図である。図示されるように、タイ・バー７により支
えられているタブ１の周囲には、インナーリ−ド３が放
射状に均等な間隔で並べられている。これら複数本のイ
ンナーリード３には、通常のインナーリード３１と識別
用インナーリード３２が含まれ、３本おきに配置された
識別用インナーリード３２の上面（チップ搭載面）側に
は、溝４（図中斜線部分）が設けられている。このため
、溝４を目印として、チップ２上のパッド５との結線部
分の位置対応を正しく認識することができる。なお、溝
４が設けられるインナーリード３２の間隔は、結線部分
の位置対応が正しく認識できる間隔であれば良い。また
、溝４の位置はワイヤボンディングを阻害しないように
、ワイヤがボンディングされる識別用インナーリード３
２の先端部近傍よりも外側、即ちアウターリード寄りで
ある。
面図である。図示されるように、タイ・バー７により支
えられているタブ１の周囲には、インナーリ−ド３が放
射状に均等な間隔で並べられている。これら複数本のイ
ンナーリード３には、通常のインナーリード３１と識別
用インナーリード３２が含まれ、３本おきに配置された
識別用インナーリード３２の上面（チップ搭載面）側に
は、溝４（図中斜線部分）が設けられている。このため
、溝４を目印として、チップ２上のパッド５との結線部
分の位置対応を正しく認識することができる。なお、溝
４が設けられるインナーリード３２の間隔は、結線部分
の位置対応が正しく認識できる間隔であれば良い。また
、溝４の位置はワイヤボンディングを阻害しないように
、ワイヤがボンディングされる識別用インナーリード３
２の先端部近傍よりも外側、即ちアウターリード寄りで
ある。
【００１３】ここで、図２を用いて本実施例について具
体的に説明する。同図は、結線部分の断面図である。図
示されているように、インナーリード３の先端部から０
．８〜１．０ｍｍの部分には、結線部分の位置対応識別
用の溝４が設けられている。本実施例では、ハーフエッ
チングによりこの溝４を設けたが、コイニング等によっ
て形成することも可能である。この溝４を目印として、
チップ２上のパッド５との結線部分の位置対応を正しく
認識することができる。
体的に説明する。同図は、結線部分の断面図である。図
示されているように、インナーリード３の先端部から０
．８〜１．０ｍｍの部分には、結線部分の位置対応識別
用の溝４が設けられている。本実施例では、ハーフエッ
チングによりこの溝４を設けたが、コイニング等によっ
て形成することも可能である。この溝４を目印として、
チップ２上のパッド５との結線部分の位置対応を正しく
認識することができる。
【００１４】このインナーリード３とタブ１に搭載され
ているチップ２上のパッド５とを、ワイヤ（例えばＡｕ
線、Ａｇ線、あるいはＡｌ線など）６で結線する。本実
施例では従来のように、位置対応識別用としてのインナ
ーリード３２を短くする必要がない。即ち、ワイヤ６を
確実に支えることができる通常の長さのインナーリード
上に、溝４を形成することで位置対応の識別に用いるこ
とができ、良好なボンディング状態を得ることができる
。
ているチップ２上のパッド５とを、ワイヤ（例えばＡｕ
線、Ａｇ線、あるいはＡｌ線など）６で結線する。本実
施例では従来のように、位置対応識別用としてのインナ
ーリード３２を短くする必要がない。即ち、ワイヤ６を
確実に支えることができる通常の長さのインナーリード
上に、溝４を形成することで位置対応の識別に用いるこ
とができ、良好なボンディング状態を得ることができる
。
【００１５】
【発明の効果】以上説明した通り本発明によれば、イン
ナーリードに設けられた溝部を目印として結線部分の正
しい位置関係を確認することができる。従って、ワイヤ
結線ミスを減少させることができ、さらに、結線終了後
でもワイヤ配線位置の確認を容易に行うことができる。
ナーリードに設けられた溝部を目印として結線部分の正
しい位置関係を確認することができる。従って、ワイヤ
結線ミスを減少させることができ、さらに、結線終了後
でもワイヤ配線位置の確認を容易に行うことができる。
【００１６】また、良好なボンディング状態を得ること
ができるため、歩留まりを向上させることができる。
ができるため、歩留まりを向上させることができる。
【図１】本発明の実施例に係るリードフレームの上面図
である。
である。
【図２】本発明の実施例に係るリードフレームの結線部
分の断面図である。
分の断面図である。
【図３】従来のリードフレームの上面図である。
【図４】従来のリードフレームの結線部分の断面図であ
る。
る。
【符号の説明】
１…タブ
２…チップ
３…インナーリード
３１…通常のインナーリード
３２…識別用インナーリード
４…溝
５…パッド
６…結線ワイヤ
７…タイ・バー
Claims (1)
- 【請求項１】チップを搭載するためのタブと、前記チッ
プのパッドにワイヤボンディングされる複数本のインナ
ーリードとを有するリードフレームにおいて、前記複数
本のインナーリードには前記パッドとの位置的対応関係
を識別するために、所定数のインナーリード間隔で配置
された識別用インナーリードが含まれ、 前記チップ
の搭載面側であって、前記ワイヤボンディング部分のア
ウターリード寄りの前記識別用インナーリードには、識
別可能な溝が形成されていることを特徴とするリードフ
レーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP200491A JPH04250656A (ja) | 1991-01-11 | 1991-01-11 | リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP200491A JPH04250656A (ja) | 1991-01-11 | 1991-01-11 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250656A true JPH04250656A (ja) | 1992-09-07 |
Family
ID=11517259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP200491A Pending JPH04250656A (ja) | 1991-01-11 | 1991-01-11 | リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250656A (ja) |
-
1991
- 1991-01-11 JP JP200491A patent/JPH04250656A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4095827B2 (ja) | 半導体装置 | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6107676A (en) | Leadframe and a method of manufacturing a semiconductor device by use of it | |
| EP0114531A1 (en) | Package for a semiconductor chip with lead terminals | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| US6614101B2 (en) | Lead frame with raised leads and plastic packaged semiconductor device using the same | |
| JPH04250656A (ja) | リードフレーム | |
| JPS63187657A (ja) | 半導体装置の製造方法 | |
| JP2803260B2 (ja) | 半導体装置の製造方法 | |
| KR100420434B1 (ko) | 반도체패키지용 회로기판 | |
| JPH01287937A (ja) | フィルムキャリアテープ | |
| KR100379082B1 (ko) | 반도체패키지용 리드프레임 | |
| JPS6155770B2 (ja) | ||
| KR200270526Y1 (ko) | 반도체 패키지의 리드프레임 | |
| JP2602278B2 (ja) | 樹脂封止型半導体装置 | |
| KR200302460Y1 (ko) | 칩 적층을 위한 위치 인식 패턴이 구비된 반도체 칩 | |
| JP2981309B2 (ja) | 半導体装置 | |
| JPS621239A (ja) | 半導体装置 | |
| KR100658904B1 (ko) | 리드프레임 및 이를 이용한 반도체패키지 | |
| KR960004872Y1 (ko) | 직사각형 다이를 탑재하기 위한 플라스틱 쿼드 플랫 패키지의 리드 프레임 구조 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH02174151A (ja) | リードフレーム | |
| JPH07297341A (ja) | 複合リードフレーム | |
| JPS63273343A (ja) | リ−ドフレ−ム |