JPH03110859A - 混成集積回路装置用配線基板 - Google Patents

混成集積回路装置用配線基板

Info

Publication number
JPH03110859A
JPH03110859A JP25016389A JP25016389A JPH03110859A JP H03110859 A JPH03110859 A JP H03110859A JP 25016389 A JP25016389 A JP 25016389A JP 25016389 A JP25016389 A JP 25016389A JP H03110859 A JPH03110859 A JP H03110859A
Authority
JP
Japan
Prior art keywords
chip
mounting
land
integrated circuit
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25016389A
Other languages
English (en)
Inventor
Takao Ishibashi
石橋 隆雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25016389A priority Critical patent/JPH03110859A/ja
Publication of JPH03110859A publication Critical patent/JPH03110859A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路(以下、ICという)等のチッ
プ部品が搭載される混成集積回路装置用配線基板に関す
る。
[従来の技術] 混成集積回路装置の配線基板においては、基板上にチッ
プ部品搭載用の導体マウントランドがパターン形成され
ている。従来のマウントランドは矩形又は星型の形状を
有しており、このマウントランド上にチップ部品を搭載
するようになっている。
第3図(a)は従来の混成集積回路装置用配線基板を示
す平面図、第3図(b)は同じくそのマウントランド3
を示す拡大図である。
配線基板2の所定位置にはマウントランド3が形成され
ており、このマウントランド3の周囲にはボンディング
ランド4が設けられている。また、配線基板2には所定
のパターンで導体層1oが形成されており、特定の導体
層10は特定のボンディングランド4に接続されている
このように構成された配線基板2のマウントランド3上
にICチップ1が搭載される。このICチップ1上には
接続パッド5及び商標パターン8が設けられており、接
続パッド5はボンディングワイヤ9により配線基板2の
ボンディングランド4と電気的に接続される。
ところで、ICチップ1を配線基板2に搭載するときに
は、配線基板2に対し、ICチップ1の向きを所定の向
きにして搭載する必要がある。このため、従来は、複数
個のボンディングランド4のうちのICチップの1番ピ
ンと接続されるべき所定のボンディングランド、即ち1
番ピンランド6の形状を他のボンディングランド4と異
なる形状とし、これにより1番ピンランド6を他のボン
ディングランド4に対して差別化している。そして、作
業者はICチップ1の搭載時に、この1番ピンランド6
にICチップ1の1番ビンが対応するようにしてICチ
ップ1を配線基板2上に搭載している。
〔発明が解決しようとする課題] しかしながら、ICチップ1の1番ピンの位置はチップ
の種類により異なっており、多数のICチップを1枚の
配線基板2に搭載する場合には、作業者が組立仕様図面
と照合しながら部品の搭載方向を確認して行う必要があ
る。このため、従来の混成集積回路用配線基板において
は、ICチップ搭載時の確認作業が煩雑であると共に、
ICチップの搭載方向の誤認による誤搭載が発生しやす
い。特に、ゲートアレイICに代表されるASIC(特
定用途向けIC)部品等の場合には、予め、接続パッド
位置が標準的に決められており、また基板上の位置関係
についても、左右対称及び上下対称に搭載されるように
なっているものが多い。
このようなASICにおいては、ICチップの搭載方向
の確認が一層煩雑で困難である。また、誤搭載が発生し
てもこれを発見することが難しく、後工程の処理が行わ
れた後の最終の検査工程において大量の不良製品が発見
されることもある。
本発明はかかる問題点に鑑みてなされたものであって、
ICチップの搭載方向の確認が容易であり、チップ部品
の誤搭載を防止することができる混成集積回路装置用配
線基板を提供することを目的とする。
〔課題を解決するための手段] 本発明に係る混成集積回路装置用配線基板は、縁部の所
定位置に他の部分と異なる形状を設けた表面導体マウン
トランドパターンを有することを特徴とする。
[作用] 通常、配線基板に搭載されるべきチップ部品上には、商
標パターン及び製品名表示パターン等の特徴的なパター
ンが設けられている。これらのパターンは目視によりそ
の位置が容易に確認できると共に、製品設計上の公知の
理由により、チップ部品上の中央部に設けられることは
なく、必ずチップ部品上の縁部に設けられる。
そこで、本発明においては、混成集積回路装置用配線基
板に形成される表面導体マウントランドパターンの縁部
に切り欠き部又は突出部等の異形状を設ける。つまり、
この表面導体マウントランドパターン上に配置すべきチ
ップ部品に設けられた前記特徴的パターンに着目し、チ
ップ部品搭載方向に合わせて前記特徴的パターンの存在
方向側の表面導体マウントランドパターンの1辺に切り
欠き部又は突出部を設けておく。そして、作業者は、チ
ップ部品搭載作業時に、この切り欠き部又は突出部等が
設けられた1辺と、前記特徴的パターンとが整合するよ
うにチップ部品をマウントランドパターン上に配置する
。これにより、作業者は組立仕様図面を参照しなくても
、適正なチップ部品搭載方向を容易に知ることができる
。従って、チップ部品の誤搭載を防止することができる
[実施例] 次に、本発明の実施例について添付の図面を参照して説
明する。
第1図(a)は本発明の第1の実施例に係る混成集積回
路装置用配線基板を示す平面図、第1図(b)は同じく
そのマウントランド3aを示ス拡大図である。
本実施例が従来と異なる点はマウントランド3aの形状
が異なることにあり、その他の構成は基本的には従来と
同様であるので、第1図(a)。
(b)において第3図(a)、(b)と同一物には同一
符号を付してその詳しい説明は省略する。
本実施例においてはマウントランド3aの1辺に切り欠
き部7が設けられている。この切り欠き部7の切り欠き
奥行きは0.2乃至0.3mmであり、切り欠き幅はマ
ウントランド3aの1辺の長さに応じて0.5乃至数m
lnに設定される。
配線基板2上にICチップ1を搭載する場合は、マウン
トランド3aの切り欠き部7が設けられた辺と、ICチ
ップ1の上面に設けられた商標パタ−ン8とが一致する
ようにしてICチップを搭載する。
このように、本実施例においては、ICチップ1の1番
ピンの位置には影響されず、正しいチップ搭載方向を容
易に知ることができるため、チップ部品の誤搭載を回避
することができる。
第2図(a)は本発明の第2の実施例に係る混成集積回
路装置用配線基板を示す平面図、第2図(b)は同じく
そのマウントランド3bを示す拡大図である。
本実施例が第1の実施例と異なる点はマウントランドの
形状が異なることにあり、その他の構成は基本的には従
来と同様であるので、第2図(a)(b)において第1
図(a)、(b)と同一物には同一符号を付してその詳
しい説明は省略する。
本実施例においては、マウントランド3bの1辺に切り
欠きパターン及び突出パターンが連続した凹凸パターン
11が設けられている。この切り欠きパターン及び突出
パターンの奥行き又は突出長さは夫々0.2乃至0.3
mmであり、幅は夫々0.3乃至1.0 mmである。
本実施例の配線基板2にICチップ1を搭載する場合は
、マウントランド3bの凹凸パターン11が設けられた
辺とICチップ1上に設けられた商標パターン8とが整
合するようにICチップ1を配置する。これにより、本
実施例においても第1の実施例と同様の効果が得られる
[発明の効果コ 以上説明したように本発明によれば、表面導体マウント
ランドパターンの所定位置に切り欠き部又は突出部等の
他の部分と異なる形状を設けたから、例えば商標パター
ンのようにチップ部品に設けられた特定パターンと前記
切り欠き部又は突出部等が設けられた辺とを整合させる
ことにより、例えばICチップの1番ピンの位置を気に
する必要がなく、適正なチップ部品搭載方向を極めて容
易に知ることができる。このため、チップ部品の搭載方
向の確認が容易であると共に、チップ部品の誤搭載を確
実に防止することができる。
【図面の簡単な説明】
第1図(a)は本発明の第1の実施例に係る混成集積回
路装置用配線基板を示す平面図、第1図(b)は同じく
そのマウントランドを示す拡大図、第2図(a)は本発
明の第2の実施例に係る混成集積回路装置用配線基板を
示す平面図、第2図(b)は同じくそのマウントランド
を示す拡大図、第3図(a)は従来の混成集積回路装置
用配線基板を示す平面図、第3図(b)は同じくそのマ
ウントランドを示す拡大図である。

Claims (1)

    【特許請求の範囲】
  1. (1)縁部の所定位置に他の部分と異なる形状を設けた
    表面導体マウントランドパターンを有することを特徴と
    する混成集積回路装置用配線基板。
JP25016389A 1989-09-26 1989-09-26 混成集積回路装置用配線基板 Pending JPH03110859A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25016389A JPH03110859A (ja) 1989-09-26 1989-09-26 混成集積回路装置用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25016389A JPH03110859A (ja) 1989-09-26 1989-09-26 混成集積回路装置用配線基板

Publications (1)

Publication Number Publication Date
JPH03110859A true JPH03110859A (ja) 1991-05-10

Family

ID=17203761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25016389A Pending JPH03110859A (ja) 1989-09-26 1989-09-26 混成集積回路装置用配線基板

Country Status (1)

Country Link
JP (1) JPH03110859A (ja)

Similar Documents

Publication Publication Date Title
US6278193B1 (en) Optical sensing method to place flip chips
US20060231959A1 (en) Bonding pad for a packaged integrated circuit
US5616931A (en) Semiconductor device
JPH03110859A (ja) 混成集積回路装置用配線基板
JP2692620B2 (ja) マルチチップモジュールの実装構造
JP2004214699A (ja) 半導体実装用回路基板およびそれを備えた半導体装置
JP3555828B2 (ja) 半導体実装用回路基板を備えた半導体装置
JPH11251695A (ja) プリント配線板
TWI771567B (zh) 電路基板及其製造方法
JPH09214079A (ja) 配線基板
US5519579A (en) Method and apparatus for replacing directly attached chip
KR200243279Y1 (ko) 반도체장치용써킷테이프
JP3214015B2 (ja) フリップチップ型半導体装置及びその製造方法
JPS63128636A (ja) 半導体集積回路装置
JPH03228390A (ja) 混成集積回路装置
JPH05327293A (ja) チップの実装精度確認用ランド
JPH0219976B2 (ja)
JPH06326446A (ja) 基板の製造方法及び基板
JPH07183444A (ja) 表面実装部品
JPH01239950A (ja) 半導体ウエハ
JPH075227A (ja) テープキャリアパッケージ
JPH02224184A (ja) 混成集積回路基板の位置検出方法
JP2938010B1 (ja) 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法
JPH0613741A (ja) 表面実装部品用回路基板
JPH09330954A (ja) パッケージ搭載位置確認装置