JPH03110859A - 混成集積回路装置用配線基板 - Google Patents
混成集積回路装置用配線基板Info
- Publication number
- JPH03110859A JPH03110859A JP25016389A JP25016389A JPH03110859A JP H03110859 A JPH03110859 A JP H03110859A JP 25016389 A JP25016389 A JP 25016389A JP 25016389 A JP25016389 A JP 25016389A JP H03110859 A JPH03110859 A JP H03110859A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mounting
- land
- integrated circuit
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title abstract 2
- 239000004020 conductor Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 3
- 238000012790 confirmation Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体集積回路（以下、ＩＣという）等のチッ
プ部品が搭載される混成集積回路装置用配線基板に関す
る。
プ部品が搭載される混成集積回路装置用配線基板に関す
る。
［従来の技術］
混成集積回路装置の配線基板においては、基板上にチッ
プ部品搭載用の導体マウントランドがパターン形成され
ている。従来のマウントランドは矩形又は星型の形状を
有しており、このマウントランド上にチップ部品を搭載
するようになっている。
プ部品搭載用の導体マウントランドがパターン形成され
ている。従来のマウントランドは矩形又は星型の形状を
有しており、このマウントランド上にチップ部品を搭載
するようになっている。
第３図（ａ）は従来の混成集積回路装置用配線基板を示
す平面図、第３図（ｂ）は同じくそのマウントランド３
を示す拡大図である。
す平面図、第３図（ｂ）は同じくそのマウントランド３
を示す拡大図である。
配線基板２の所定位置にはマウントランド３が形成され
ており、このマウントランド３の周囲にはボンディング
ランド４が設けられている。また、配線基板２には所定
のパターンで導体層１ｏが形成されており、特定の導体
層１０は特定のボンディングランド４に接続されている
。
ており、このマウントランド３の周囲にはボンディング
ランド４が設けられている。また、配線基板２には所定
のパターンで導体層１ｏが形成されており、特定の導体
層１０は特定のボンディングランド４に接続されている
。
このように構成された配線基板２のマウントランド３上
にＩＣチップ１が搭載される。このＩＣチップ１上には
接続パッド５及び商標パターン８が設けられており、接
続パッド５はボンディングワイヤ９により配線基板２の
ボンディングランド４と電気的に接続される。
にＩＣチップ１が搭載される。このＩＣチップ１上には
接続パッド５及び商標パターン８が設けられており、接
続パッド５はボンディングワイヤ９により配線基板２の
ボンディングランド４と電気的に接続される。
ところで、ＩＣチップ１を配線基板２に搭載するときに
は、配線基板２に対し、ＩＣチップ１の向きを所定の向
きにして搭載する必要がある。このため、従来は、複数
個のボンディングランド４のうちのＩＣチップの１番ピ
ンと接続されるべき所定のボンディングランド、即ち１
番ピンランド６の形状を他のボンディングランド４と異
なる形状とし、これにより１番ピンランド６を他のボン
ディングランド４に対して差別化している。そして、作
業者はＩＣチップ１の搭載時に、この１番ピンランド６
にＩＣチップ１の１番ビンが対応するようにしてＩＣチ
ップ１を配線基板２上に搭載している。
は、配線基板２に対し、ＩＣチップ１の向きを所定の向
きにして搭載する必要がある。このため、従来は、複数
個のボンディングランド４のうちのＩＣチップの１番ピ
ンと接続されるべき所定のボンディングランド、即ち１
番ピンランド６の形状を他のボンディングランド４と異
なる形状とし、これにより１番ピンランド６を他のボン
ディングランド４に対して差別化している。そして、作
業者はＩＣチップ１の搭載時に、この１番ピンランド６
にＩＣチップ１の１番ビンが対応するようにしてＩＣチ
ップ１を配線基板２上に搭載している。
〔発明が解決しようとする課題］
しかしながら、ＩＣチップ１の１番ピンの位置はチップ
の種類により異なっており、多数のＩＣチップを１枚の
配線基板２に搭載する場合には、作業者が組立仕様図面
と照合しながら部品の搭載方向を確認して行う必要があ
る。このため、従来の混成集積回路用配線基板において
は、ＩＣチップ搭載時の確認作業が煩雑であると共に、
ＩＣチップの搭載方向の誤認による誤搭載が発生しやす
い。特に、ゲートアレイＩＣに代表されるＡＳＩＣ（特
定用途向けＩＣ）部品等の場合には、予め、接続パッド
位置が標準的に決められており、また基板上の位置関係
についても、左右対称及び上下対称に搭載されるように
なっているものが多い。
の種類により異なっており、多数のＩＣチップを１枚の
配線基板２に搭載する場合には、作業者が組立仕様図面
と照合しながら部品の搭載方向を確認して行う必要があ
る。このため、従来の混成集積回路用配線基板において
は、ＩＣチップ搭載時の確認作業が煩雑であると共に、
ＩＣチップの搭載方向の誤認による誤搭載が発生しやす
い。特に、ゲートアレイＩＣに代表されるＡＳＩＣ（特
定用途向けＩＣ）部品等の場合には、予め、接続パッド
位置が標準的に決められており、また基板上の位置関係
についても、左右対称及び上下対称に搭載されるように
なっているものが多い。
このようなＡＳＩＣにおいては、ＩＣチップの搭載方向
の確認が一層煩雑で困難である。また、誤搭載が発生し
てもこれを発見することが難しく、後工程の処理が行わ
れた後の最終の検査工程において大量の不良製品が発見
されることもある。
の確認が一層煩雑で困難である。また、誤搭載が発生し
てもこれを発見することが難しく、後工程の処理が行わ
れた後の最終の検査工程において大量の不良製品が発見
されることもある。
本発明はかかる問題点に鑑みてなされたものであって、
ＩＣチップの搭載方向の確認が容易であり、チップ部品
の誤搭載を防止することができる混成集積回路装置用配
線基板を提供することを目的とする。
ＩＣチップの搭載方向の確認が容易であり、チップ部品
の誤搭載を防止することができる混成集積回路装置用配
線基板を提供することを目的とする。
〔課題を解決するための手段］
本発明に係る混成集積回路装置用配線基板は、縁部の所
定位置に他の部分と異なる形状を設けた表面導体マウン
トランドパターンを有することを特徴とする。
定位置に他の部分と異なる形状を設けた表面導体マウン
トランドパターンを有することを特徴とする。
［作用］
通常、配線基板に搭載されるべきチップ部品上には、商
標パターン及び製品名表示パターン等の特徴的なパター
ンが設けられている。これらのパターンは目視によりそ
の位置が容易に確認できると共に、製品設計上の公知の
理由により、チップ部品上の中央部に設けられることは
なく、必ずチップ部品上の縁部に設けられる。
標パターン及び製品名表示パターン等の特徴的なパター
ンが設けられている。これらのパターンは目視によりそ
の位置が容易に確認できると共に、製品設計上の公知の
理由により、チップ部品上の中央部に設けられることは
なく、必ずチップ部品上の縁部に設けられる。
そこで、本発明においては、混成集積回路装置用配線基
板に形成される表面導体マウントランドパターンの縁部
に切り欠き部又は突出部等の異形状を設ける。つまり、
この表面導体マウントランドパターン上に配置すべきチ
ップ部品に設けられた前記特徴的パターンに着目し、チ
ップ部品搭載方向に合わせて前記特徴的パターンの存在
方向側の表面導体マウントランドパターンの１辺に切り
欠き部又は突出部を設けておく。そして、作業者は、チ
ップ部品搭載作業時に、この切り欠き部又は突出部等が
設けられた１辺と、前記特徴的パターンとが整合するよ
うにチップ部品をマウントランドパターン上に配置する
。これにより、作業者は組立仕様図面を参照しなくても
、適正なチップ部品搭載方向を容易に知ることができる
。従って、チップ部品の誤搭載を防止することができる
。
板に形成される表面導体マウントランドパターンの縁部
に切り欠き部又は突出部等の異形状を設ける。つまり、
この表面導体マウントランドパターン上に配置すべきチ
ップ部品に設けられた前記特徴的パターンに着目し、チ
ップ部品搭載方向に合わせて前記特徴的パターンの存在
方向側の表面導体マウントランドパターンの１辺に切り
欠き部又は突出部を設けておく。そして、作業者は、チ
ップ部品搭載作業時に、この切り欠き部又は突出部等が
設けられた１辺と、前記特徴的パターンとが整合するよ
うにチップ部品をマウントランドパターン上に配置する
。これにより、作業者は組立仕様図面を参照しなくても
、適正なチップ部品搭載方向を容易に知ることができる
。従って、チップ部品の誤搭載を防止することができる
。
［実施例］
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図（ａ）は本発明の第１の実施例に係る混成集積回
路装置用配線基板を示す平面図、第１図（ｂ）は同じく
そのマウントランド３ａを示ス拡大図である。
路装置用配線基板を示す平面図、第１図（ｂ）は同じく
そのマウントランド３ａを示ス拡大図である。
本実施例が従来と異なる点はマウントランド３ａの形状
が異なることにあり、その他の構成は基本的には従来と
同様であるので、第１図（ａ）。
が異なることにあり、その他の構成は基本的には従来と
同様であるので、第１図（ａ）。
（ｂ）において第３図（ａ）、（ｂ）と同一物には同一
符号を付してその詳しい説明は省略する。
符号を付してその詳しい説明は省略する。
本実施例においてはマウントランド３ａの１辺に切り欠
き部７が設けられている。この切り欠き部７の切り欠き
奥行きは０．２乃至０．３ｍｍであり、切り欠き幅はマ
ウントランド３ａの１辺の長さに応じて０．５乃至数ｍ
ｌｎに設定される。
き部７が設けられている。この切り欠き部７の切り欠き
奥行きは０．２乃至０．３ｍｍであり、切り欠き幅はマ
ウントランド３ａの１辺の長さに応じて０．５乃至数ｍ
ｌｎに設定される。
配線基板２上にＩＣチップ１を搭載する場合は、マウン
トランド３ａの切り欠き部７が設けられた辺と、ＩＣチ
ップ１の上面に設けられた商標パタ−ン８とが一致する
ようにしてＩＣチップを搭載する。
トランド３ａの切り欠き部７が設けられた辺と、ＩＣチ
ップ１の上面に設けられた商標パタ−ン８とが一致する
ようにしてＩＣチップを搭載する。
このように、本実施例においては、ＩＣチップ１の１番
ピンの位置には影響されず、正しいチップ搭載方向を容
易に知ることができるため、チップ部品の誤搭載を回避
することができる。
ピンの位置には影響されず、正しいチップ搭載方向を容
易に知ることができるため、チップ部品の誤搭載を回避
することができる。
第２図（ａ）は本発明の第２の実施例に係る混成集積回
路装置用配線基板を示す平面図、第２図（ｂ）は同じく
そのマウントランド３ｂを示す拡大図である。
路装置用配線基板を示す平面図、第２図（ｂ）は同じく
そのマウントランド３ｂを示す拡大図である。
本実施例が第１の実施例と異なる点はマウントランドの
形状が異なることにあり、その他の構成は基本的には従
来と同様であるので、第２図（ａ）（ｂ）において第１
図（ａ）、（ｂ）と同一物には同一符号を付してその詳
しい説明は省略する。
形状が異なることにあり、その他の構成は基本的には従
来と同様であるので、第２図（ａ）（ｂ）において第１
図（ａ）、（ｂ）と同一物には同一符号を付してその詳
しい説明は省略する。
本実施例においては、マウントランド３ｂの１辺に切り
欠きパターン及び突出パターンが連続した凹凸パターン
１１が設けられている。この切り欠きパターン及び突出
パターンの奥行き又は突出長さは夫々０．２乃至０．３
ｍｍであり、幅は夫々０．３乃至１．０ ｍｍである。
欠きパターン及び突出パターンが連続した凹凸パターン
１１が設けられている。この切り欠きパターン及び突出
パターンの奥行き又は突出長さは夫々０．２乃至０．３
ｍｍであり、幅は夫々０．３乃至１．０ ｍｍである。
本実施例の配線基板２にＩＣチップ１を搭載する場合は
、マウントランド３ｂの凹凸パターン１１が設けられた
辺とＩＣチップ１上に設けられた商標パターン８とが整
合するようにＩＣチップ１を配置する。これにより、本
実施例においても第１の実施例と同様の効果が得られる
。
、マウントランド３ｂの凹凸パターン１１が設けられた
辺とＩＣチップ１上に設けられた商標パターン８とが整
合するようにＩＣチップ１を配置する。これにより、本
実施例においても第１の実施例と同様の効果が得られる
。
［発明の効果コ
以上説明したように本発明によれば、表面導体マウント
ランドパターンの所定位置に切り欠き部又は突出部等の
他の部分と異なる形状を設けたから、例えば商標パター
ンのようにチップ部品に設けられた特定パターンと前記
切り欠き部又は突出部等が設けられた辺とを整合させる
ことにより、例えばＩＣチップの１番ピンの位置を気に
する必要がなく、適正なチップ部品搭載方向を極めて容
易に知ることができる。このため、チップ部品の搭載方
向の確認が容易であると共に、チップ部品の誤搭載を確
実に防止することができる。
ランドパターンの所定位置に切り欠き部又は突出部等の
他の部分と異なる形状を設けたから、例えば商標パター
ンのようにチップ部品に設けられた特定パターンと前記
切り欠き部又は突出部等が設けられた辺とを整合させる
ことにより、例えばＩＣチップの１番ピンの位置を気に
する必要がなく、適正なチップ部品搭載方向を極めて容
易に知ることができる。このため、チップ部品の搭載方
向の確認が容易であると共に、チップ部品の誤搭載を確
実に防止することができる。
第１図（ａ）は本発明の第１の実施例に係る混成集積回
路装置用配線基板を示す平面図、第１図（ｂ）は同じく
そのマウントランドを示す拡大図、第２図（ａ）は本発
明の第２の実施例に係る混成集積回路装置用配線基板を
示す平面図、第２図（ｂ）は同じくそのマウントランド
を示す拡大図、第３図（ａ）は従来の混成集積回路装置
用配線基板を示す平面図、第３図（ｂ）は同じくそのマ
ウントランドを示す拡大図である。
路装置用配線基板を示す平面図、第１図（ｂ）は同じく
そのマウントランドを示す拡大図、第２図（ａ）は本発
明の第２の実施例に係る混成集積回路装置用配線基板を
示す平面図、第２図（ｂ）は同じくそのマウントランド
を示す拡大図、第３図（ａ）は従来の混成集積回路装置
用配線基板を示す平面図、第３図（ｂ）は同じくそのマ
ウントランドを示す拡大図である。
Claims (1)
- （１）縁部の所定位置に他の部分と異なる形状を設けた
表面導体マウントランドパターンを有することを特徴と
する混成集積回路装置用配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25016389A JPH03110859A (ja) | 1989-09-26 | 1989-09-26 | 混成集積回路装置用配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25016389A JPH03110859A (ja) | 1989-09-26 | 1989-09-26 | 混成集積回路装置用配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110859A true JPH03110859A (ja) | 1991-05-10 |
Family
ID=17203761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25016389A Pending JPH03110859A (ja) | 1989-09-26 | 1989-09-26 | 混成集積回路装置用配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110859A (ja) |
-
1989
- 1989-09-26 JP JP25016389A patent/JPH03110859A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278193B1 (en) | Optical sensing method to place flip chips | |
| US20060231959A1 (en) | Bonding pad for a packaged integrated circuit | |
| US5616931A (en) | Semiconductor device | |
| JPH03110859A (ja) | 混成集積回路装置用配線基板 | |
| JP2692620B2 (ja) | マルチチップモジュールの実装構造 | |
| JP2004214699A (ja) | 半導体実装用回路基板およびそれを備えた半導体装置 | |
| JP3555828B2 (ja) | 半導体実装用回路基板を備えた半導体装置 | |
| JPH11251695A (ja) | プリント配線板 | |
| TWI771567B (zh) | 電路基板及其製造方法 | |
| JPH09214079A (ja) | 配線基板 | |
| US5519579A (en) | Method and apparatus for replacing directly attached chip | |
| KR200243279Y1 (ko) | 반도체장치용써킷테이프 | |
| JP3214015B2 (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JPS63128636A (ja) | 半導体集積回路装置 | |
| JPH03228390A (ja) | 混成集積回路装置 | |
| JPH05327293A (ja) | チップの実装精度確認用ランド | |
| JPH0219976B2 (ja) | ||
| JPH06326446A (ja) | 基板の製造方法及び基板 | |
| JPH07183444A (ja) | 表面実装部品 | |
| JPH01239950A (ja) | 半導体ウエハ | |
| JPH075227A (ja) | テープキャリアパッケージ | |
| JPH02224184A (ja) | 混成集積回路基板の位置検出方法 | |
| JP2938010B1 (ja) | 半導体装置実装位置決め治具及び半導体装置の実装位置決め方法 | |
| JPH0613741A (ja) | 表面実装部品用回路基板 | |
| JPH09330954A (ja) | パッケージ搭載位置確認装置 |