JP2839013B2 - 多端子デバイスカバー - Google Patents
多端子デバイスカバーInfo
- Publication number
- JP2839013B2 JP2839013B2 JP16627596A JP16627596A JP2839013B2 JP 2839013 B2 JP2839013 B2 JP 2839013B2 JP 16627596 A JP16627596 A JP 16627596A JP 16627596 A JP16627596 A JP 16627596A JP 2839013 B2 JP2839013 B2 JP 2839013B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- cover
- terminal device
- mark
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
Description
【発明の詳細な説明】
【発明の属する技術分野】本発明は、多端子デバイスの
端子カバーに関し、特に、多端子デバイスの端子に対応
した位置にピン番号が印され、多端子デバイスに固定す
る止め具が付加された多端子デバイスカバーに関する。
端子カバーに関し、特に、多端子デバイスの端子に対応
した位置にピン番号が印され、多端子デバイスに固定す
る止め具が付加された多端子デバイスカバーに関する。
【0001】
【従来の技術】従来、この種の多端子デバイス端子判別
カバーは、たとえば、特開平6−151686号公報
(文献1)および公開昭60−192449号公報(文
献2)に示されるように、多端子デバイス又は、集積回
路において、特定の端子を短時間で簡単に探し出すこと
を目的として用いられている。
カバーは、たとえば、特開平6−151686号公報
(文献1)および公開昭60−192449号公報(文
献2)に示されるように、多端子デバイス又は、集積回
路において、特定の端子を短時間で簡単に探し出すこと
を目的として用いられている。
【0002】図1は多端子デバイスの図を示す。従来、
目的とする端子の判断は、デバイスの形状や一部の印か
ら判別できる1番端子(図1の1)から、また、デバイ
スカタログ等のピン配置図を参照しながらコーナーの端
子(図1の2)から端子を数えて行っていた。このよう
な、判別方法では、端子の判別に非常に多くの時間を費
やしていた。
目的とする端子の判断は、デバイスの形状や一部の印か
ら判別できる1番端子(図1の1)から、また、デバイ
スカタログ等のピン配置図を参照しながらコーナーの端
子(図1の2)から端子を数えて行っていた。このよう
な、判別方法では、端子の判別に非常に多くの時間を費
やしていた。
【0003】同様に、デバイス端子に線材をはんだ付け
する際も端子確認に時間を浪費しており、また、端子の
数え誤りが多く発生し、作業効率を悪化させている。
する際も端子確認に時間を浪費しており、また、端子の
数え誤りが多く発生し、作業効率を悪化させている。
【0004】図2は、文献1に挙げられている従来の多
端子デバイス端子判別の一例を示す。文献1では、デバ
イスパッケージ上面に、所定端子に対応するピン番号
(図2の3)を印刷することにより、端子判別を実現し
ている。
端子デバイス端子判別の一例を示す。文献1では、デバ
イスパッケージ上面に、所定端子に対応するピン番号
(図2の3)を印刷することにより、端子判別を実現し
ている。
【0005】図3は、文献2に挙げられている従来の集
積回路パッケージ用カバーの一例を示す。文献3のカバ
ーには、上面が透明な材質からなる集積回路パッケージ
カバーの端子位置に、端子番号が印刷され、また集積回
路パッケージのピンに係合する止め溝(図3の6)が形
成されている。この集積回路パッケージ用カバーを被せ
ることにより端子判別を実現している。
積回路パッケージ用カバーの一例を示す。文献3のカバ
ーには、上面が透明な材質からなる集積回路パッケージ
カバーの端子位置に、端子番号が印刷され、また集積回
路パッケージのピンに係合する止め溝(図3の6)が形
成されている。この集積回路パッケージ用カバーを被せ
ることにより端子判別を実現している。
【0006】
【発明が解決しようとする課題】しかしながら、文献1
記載の多端子表面に特定の端子識別マークを印したデバ
イスは、判別時間短縮、端子確認時間削減という目的を
十分達成できないという課題がある。
記載の多端子表面に特定の端子識別マークを印したデバ
イスは、判別時間短縮、端子確認時間削減という目的を
十分達成できないという課題がある。
【0007】その理由は、デバイス表面に捺印されてい
る製造番号、品名等と端子番号が混在するため、端子番
号と製造番号の読み違いを発生させる可能性があるから
である。
る製造番号、品名等と端子番号が混在するため、端子番
号と製造番号の読み違いを発生させる可能性があるから
である。
【0008】また、文献1の構成では、識別マークを印
していないデバイスに比べるとデバイス生産時のコスト
が増える。その理由はデバイス端子の識別を必要とする
期間は、デバイス端子の電圧確認時、及び、デバイス端
子に線材をはんだ付けをする時以外しか必要としないた
め、デバイス識別の目的だけに識別マークを記載するの
は、過剰な製造コストとなるためである。
していないデバイスに比べるとデバイス生産時のコスト
が増える。その理由はデバイス端子の識別を必要とする
期間は、デバイス端子の電圧確認時、及び、デバイス端
子に線材をはんだ付けをする時以外しか必要としないた
め、デバイス識別の目的だけに識別マークを記載するの
は、過剰な製造コストとなるためである。
【0009】一方、文献2記載のデバイスでは、多端子
デバイスには適用できないという問題がある。その理由
は、多端子デバイスの端子は、狭ピッチなため、端子間
の溝にカバーの突起を入れることができないためであ
る。例え、何らかの方法で、実現可能であったとして
も、端子番号をカバー表面に記載しているだけでは、目
的とする端子と明記してある端子番号が明確な位置関係
にならず、端子位置の読み違いが発生し、正確な端子判
断が出来無いからである。
デバイスには適用できないという問題がある。その理由
は、多端子デバイスの端子は、狭ピッチなため、端子間
の溝にカバーの突起を入れることができないためであ
る。例え、何らかの方法で、実現可能であったとして
も、端子番号をカバー表面に記載しているだけでは、目
的とする端子と明記してある端子番号が明確な位置関係
にならず、端子位置の読み違いが発生し、正確な端子判
断が出来無いからである。
【0010】また、集積回路パッケージのプラスチック
カバーの材質が融点の低い材質であった場合には、線材
をはんだ付けする際、プラスチックを溶かし、プラスチ
ックカバーの再利用ができず、また、プラスチックをデ
バイスに付着させる恐れがある。
カバーの材質が融点の低い材質であった場合には、線材
をはんだ付けする際、プラスチックを溶かし、プラスチ
ックカバーの再利用ができず、また、プラスチックをデ
バイスに付着させる恐れがある。
【0011】これは、プラスチックカバーはピンに係合
する止め具を具備しており、止め具が端子と接触してい
るために、はんだ付け時に発生する熱がプラスチックカ
バーを溶かすからである。
する止め具を具備しており、止め具が端子と接触してい
るために、はんだ付け時に発生する熱がプラスチックカ
バーを溶かすからである。
【0012】
【課題を解決するための手段】本発明の目的は、上述の
欠点を除去し、多端子デバイスの特定の端子及び、端子
番号が正確にかつ、容易に識別できる多端子カバーを提
供することにある。本発明の他の目的は、端子判別を行
う時、デバイスカバーが再利用できる端子カバーを提供
することにある。本発明の多端子デバイスカバーは、多
端子デバイスの特定の端子を示すマークと前記特定の端
子を表わす端子番号とを有するカバー本体と、このカバ
ー本体に設けられ、端部に前記多端子デバイスを固定す
るための突起を有する複数の脚部とから構成されてい
る。
欠点を除去し、多端子デバイスの特定の端子及び、端子
番号が正確にかつ、容易に識別できる多端子カバーを提
供することにある。本発明の他の目的は、端子判別を行
う時、デバイスカバーが再利用できる端子カバーを提供
することにある。本発明の多端子デバイスカバーは、多
端子デバイスの特定の端子を示すマークと前記特定の端
子を表わす端子番号とを有するカバー本体と、このカバ
ー本体に設けられ、端部に前記多端子デバイスを固定す
るための突起を有する複数の脚部とから構成されてい
る。
【0013】
【発明の実施の形態】上記課題を解決するため、本発明
の多端子デバイス端子カバーは、デバイス固定用の突起
と、デバイス端子と対応した線状のマークを記載した判
別用カバー本体とを備えている。
の多端子デバイス端子カバーは、デバイス固定用の突起
と、デバイス端子と対応した線状のマークを記載した判
別用カバー本体とを備えている。
【0014】また、本発明の端子カバーは、多端子デバ
イスカバーが端子と接触しないことにより、端子に線材
をはんだ付けるとき発生熱によりカバーが溶けることを
防止する手段を有している。具体的には、カバー材料と
して、融点の高いプラスチック材を使用する。
イスカバーが端子と接触しないことにより、端子に線材
をはんだ付けるとき発生熱によりカバーが溶けることを
防止する手段を有している。具体的には、カバー材料と
して、融点の高いプラスチック材を使用する。
【0015】さらに、デバイスカバー本体の中央部に
は、穴が空けられ、デバイスの表面に捺印されている品
名等が確認できる。
は、穴が空けられ、デバイスの表面に捺印されている品
名等が確認できる。
【0016】端子識別作業が発生する作業は、一時的な
場合であるため、端子識別作業発生時のみ、端子番号が
判別できればよい。従って、端子判別が必要な場合、端
子番号が印されたデバイスカバーを被せることにより端
子判別が可能となる。
場合であるため、端子識別作業発生時のみ、端子番号が
判別できればよい。従って、端子判別が必要な場合、端
子番号が印されたデバイスカバーを被せることにより端
子判別が可能となる。
【0017】デバイスカバーは、カバー表面に端子番号
を印してある他に、カバー表面から長短の線をカバー側
面に印し、端子とマークの距離を縮めることにより、端
子の読み違いを低減させ、目的とする端子を視覚的に捕
らえる。これによりデバイスに製造番号と端子番号が混
在することはない。従って、短時間に端子の判別が行
え、端子判別のミスが減少する。また、デバイスカバー
中央に、穴が空いているため、製造番号等の確認もでき
る。
を印してある他に、カバー表面から長短の線をカバー側
面に印し、端子とマークの距離を縮めることにより、端
子の読み違いを低減させ、目的とする端子を視覚的に捕
らえる。これによりデバイスに製造番号と端子番号が混
在することはない。従って、短時間に端子の判別が行
え、端子判別のミスが減少する。また、デバイスカバー
中央に、穴が空いているため、製造番号等の確認もでき
る。
【0018】多端子デバイスカバーの材質は融点の高い
材料が使用されているため、はんだ付けをしている際デ
バイスカバーを溶かすことがない。また、デバイスカバ
ーのコーナーに突起を付けることによって、端子とデバ
イスを固定し、端子の接触を防ぐことができる。カバー
を固定することにより、デバイス端子の電圧確認の際、
デバイスを平面に置かない状態において、デバイスカバ
ー着脱の心配が無くなる。
材料が使用されているため、はんだ付けをしている際デ
バイスカバーを溶かすことがない。また、デバイスカバ
ーのコーナーに突起を付けることによって、端子とデバ
イスを固定し、端子の接触を防ぐことができる。カバー
を固定することにより、デバイス端子の電圧確認の際、
デバイスを平面に置かない状態において、デバイスカバ
ー着脱の心配が無くなる。
【0019】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して、詳細に説明する。
て図面を参照して、詳細に説明する。
【0020】図4〜6は、本発明の一実施例による多端
子デバイスカバー斜視図およびそのA−A,B−B断面
図である。図において、この多端子電子デバイスカバー
は、融点の高いプラスチック材からなり、カバーのコー
ナーには、突起10が設けられており、また、カバー中
央部には穴が形成されている。
子デバイスカバー斜視図およびそのA−A,B−B断面
図である。図において、この多端子電子デバイスカバー
は、融点の高いプラスチック材からなり、カバーのコー
ナーには、突起10が設けられており、また、カバー中
央部には穴が形成されている。
【0021】また、多端子デバイスのカバーの表面に
は、多端子デバイスと対応した特定間隔の端子番号7お
よび長短線のマーク8,9が印されている。
は、多端子デバイスと対応した特定間隔の端子番号7お
よび長短線のマーク8,9が印されている。
【0022】端子カバーは約2mm程度の厚さからなる
プラスチック材(例えば、エポキシ樹脂)で形成されて
いる。プラスチック側部には、多端子デバイスを固定す
るために使用する突起10が設けられている。
プラスチック材(例えば、エポキシ樹脂)で形成されて
いる。プラスチック側部には、多端子デバイスを固定す
るために使用する突起10が設けられている。
【0023】プラスチックカバー及び、突起10は、デ
バイス端子に線材をはんだ付けする時に発生する熱でプ
ラスチックが溶けないようにするため、デバイス端子と
接触しないようになっている。
バイス端子に線材をはんだ付けする時に発生する熱でプ
ラスチックが溶けないようにするため、デバイス端子と
接触しないようになっている。
【0024】プラスチック中央部の穴は、あらかじめ記
載されているデバイス名を確認し、また、電気試験時に
おいて、デバイス表面からの発熱作用によりデバイスの
表面温度が上昇することを防止するためのものである。
載されているデバイス名を確認し、また、電気試験時に
おいて、デバイス表面からの発熱作用によりデバイスの
表面温度が上昇することを防止するためのものである。
【0025】端子判別を明確にするマークは、デバイス
パッケージの形状より判断できる1番端子より、反時計
回より数えて任意のJ番目の端子に対応する位置にシル
クで線状のマーク8を印す。次にJ×2番目の端子に、
長めの線状のマーク9を印す。以下同様に、交互に線状
のマークをつける。
パッケージの形状より判断できる1番端子より、反時計
回より数えて任意のJ番目の端子に対応する位置にシル
クで線状のマーク8を印す。次にJ×2番目の端子に、
長めの線状のマーク9を印す。以下同様に、交互に線状
のマークをつける。
【0026】各線状のマーク位置は、デバイス側面と直
角になるようにし、目的とする端子の延長上のデバイス
パッケージの側面から表示する。線マークの横には、端
子に対応した端子番号7を記載する。
角になるようにし、目的とする端子の延長上のデバイス
パッケージの側面から表示する。線マークの横には、端
子に対応した端子番号7を記載する。
【0027】次に本発明の実施の形態の変形例を、図面
を参照して説明する。図8は、デバイスカバーコーナー
の突起を取り除いたものである。これにより、デバイス
とデバイスカバーの取り外しが容易になる効果がある。
を参照して説明する。図8は、デバイスカバーコーナー
の突起を取り除いたものである。これにより、デバイス
とデバイスカバーの取り外しが容易になる効果がある。
【0028】さらに、実施の形態の変形として、図9に
示すように、デバイスカバーにつまみを設けることによ
りデバイスとデバイスカバーの取り外しを容易にでき
る。
示すように、デバイスカバーにつまみを設けることによ
りデバイスとデバイスカバーの取り外しを容易にでき
る。
【0029】なお、以上延べた例では、QFPタイプの
デバイスを例に説明したが、これに限定されず種々の表
面実装タイプの多端子デバイスに摘要可能である。
デバイスを例に説明したが、これに限定されず種々の表
面実装タイプの多端子デバイスに摘要可能である。
【0030】
【発明の効果】上述したように、本発明の端子カバーで
はデバイスカバー側面から表面まで、長短の線が印して
あるため、正確な端子判別ができ、これにより、端子の
数え間違いが低減し、作業効率があがる。
はデバイスカバー側面から表面まで、長短の線が印して
あるため、正確な端子判別ができ、これにより、端子の
数え間違いが低減し、作業効率があがる。
【0031】また、本発明では、デバイス表面に端子番
号等を記載する技術に対し、端子マークを印す作業が省
けることである。これにより、デバイスのコストが低減
でき生産性が向上する。
号等を記載する技術に対し、端子マークを印す作業が省
けることである。これにより、デバイスのコストが低減
でき生産性が向上する。
【図1】多端子デバイスの斜視図である。
【図2】従来の公報にあげられている技術の多端子デバ
イスの斜視図である。
イスの斜視図である。
【図3】従来の公報にあげられている技術の集積回路パ
ッケージカバー図の斜視図である。
ッケージカバー図の斜視図である。
【図4】本発明の一例の多端子デバイスのカバーの斜視
図である。
図である。
【図5】本発明の図4のA−A断面図である。
【図6】本発明の図4のB−B断面図である。
【図7】多端子デバイスと本発明カバーの斜視図であ
る。
る。
【図8】本発明の他の実態を示す多端子デバイスカバー
の斜視図である。
の斜視図である。
【図9】本発明の他の実態を示す多端子デバイスカバー
の斜視図である。
の斜視図である。
1 1番端子 2 コーナー端子 3 多端子デバイスの端子番号 4 短い線状のマーク 5 長い線状のマーク 6 止め溝 7 端子番号マーク 8 短い線マーク 9 長い線マーク 10 止め溝 11 つまみ
Claims (3)
- 【請求項1】 多端子デバイスの特定の端子を示すマー
クと前記特定の端子を表わす端子番号とを有するカバー
本体と、このカバー本体に設けられ、端部に前記多端子
デバイスを固定するための突起を有する複数の脚部とか
ら構成されたたことを特徴とする多端子デバイスカバ
ー。 - 【請求項2】 前記カバー本体の中央に前記多端子デバ
イスの半田付時に生ずる熱および前記多端子デバイスの
品番等を確認するための穴を設けたことを特徴とする請
求項1の多端子デバイスカバー。 - 【請求項3】 前記カバー本体に、前記端子カバーを前
記多端子デバイスから取りはずすためのつまみを設けた
ことを特徴とする請求項2の多端子デバイスカバー。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16627596A JP2839013B2 (ja) | 1996-06-26 | 1996-06-26 | 多端子デバイスカバー |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16627596A JP2839013B2 (ja) | 1996-06-26 | 1996-06-26 | 多端子デバイスカバー |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1012756A JPH1012756A (ja) | 1998-01-16 |
JP2839013B2 true JP2839013B2 (ja) | 1998-12-16 |
Family
ID=15828366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16627596A Expired - Lifetime JP2839013B2 (ja) | 1996-06-26 | 1996-06-26 | 多端子デバイスカバー |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2839013B2 (ja) |
-
1996
- 1996-06-26 JP JP16627596A patent/JP2839013B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH1012756A (ja) | 1998-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326683B1 (en) | Carrier element for a semiconductor chip | |
US4841414A (en) | High frequency apparatus chassis and circuit board construction | |
JPS6099542A (ja) | ジグ | |
JP2839013B2 (ja) | 多端子デバイスカバー | |
JPH1127817A (ja) | ワイヤーハーネスの回路識別法 | |
EP1048473A1 (en) | Thermal printhead | |
JPS62118555A (ja) | 集積回路パツケ−ジ | |
JPH0745937A (ja) | Icリード用パッド | |
JPH05267482A (ja) | 半導体装置 | |
JP2670379B2 (ja) | 電子回路基板 | |
JPS60254785A (ja) | 電子素子用のスペーサ | |
JPH04208589A (ja) | プリント基板の部品実装構造 | |
JPH10270582A (ja) | 半導体装置 | |
GB2182207A (en) | Electrical circuit identification | |
JPH0687472B2 (ja) | フィルムキャリアテープ | |
JPH0515467U (ja) | 半導体素子の実装構造 | |
JPH11284091A (ja) | Icパッケージ | |
JP2000236146A (ja) | 印刷回路基板 | |
JPH03231499A (ja) | 回路基板識別情報表示方法 | |
JPS5843240Y2 (ja) | プリント配線基板 | |
JPH081842B2 (ja) | 抵抗ネットワークの製造方法およびこれに用いる製造用基板 | |
JP2002016189A (ja) | Icパッケージ及びicパッケージの製造方法 | |
JP2001068820A (ja) | Ic用リードマーク | |
JP2000012995A (ja) | 回路基板に対する端子部品の取付け装置 | |
JPS5998581A (ja) | セラミック焼結体基板の穴位置算出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980916 |