JPH01124245A - 集積回路収容構造 - Google Patents

集積回路収容構造

Info

Publication number
JPH01124245A
JPH01124245A JP62283450A JP28345087A JPH01124245A JP H01124245 A JPH01124245 A JP H01124245A JP 62283450 A JP62283450 A JP 62283450A JP 28345087 A JP28345087 A JP 28345087A JP H01124245 A JPH01124245 A JP H01124245A
Authority
JP
Japan
Prior art keywords
pad
ceramic
ceramic package
circuit board
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62283450A
Other languages
English (en)
Inventor
Hisashi Nanba
難波　久志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62283450A priority Critical patent/JPH01124245A/ja
Publication of JPH01124245A publication Critical patent/JPH01124245A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＩＣを搭載する集積回路収容構造に関し、特に
内部のパターン配線の構造を改良した集積回路収容構造
に関するものである。
〔従来の技術〕
従来集積回路収容構造におけるセラミックパッケージは
第２図（ａ）、（ｂ）に示す様にＩＣを搭載するダイ、
ＯＬＢパッド、リード等で構成されており、リード間と
ＯＬＢパッド間のセラミックパッケージ内配線はリード
、ＯＬＢ間のみの２次元的パターンのみであった。
〔発明が解決しようとする問題点〕
上述した従来のセラミックパッケージはリード間とＯＬ
Ｂパッド間のセラミックパッケージ内配線が２次元的パ
ターンであった為、本セラミックパッケージがプリント
基板に搭載された状態において、プリント基板上の回路
に及び本セラミックパッケージの接続状態が不完全であ
った時等は、その診断として第２図に示す様プローブ１
０によりリード７に接触し解析を実施するが、リード間
隔が狭くなると、希望するリードだけに接触することが
不可能となる。又、リード上部をプローブ１０により接
触する為、リード７とプリント基板上のはんだ付パッド
８の接触状態が不完全な場合、プローブ１０の押圧によ
り接続状態を良にしてしまい、不完全な接続を検出でき
ないと言う欠点があった。
〔問題点を解決するための手段〕
本発明の集積回路収容構造は、プリント基板にセラミッ
クパッケージを接続するリード間とダイに搭載されたＩ
Ｃをボンディングによりセラミックパッケージと接続す
る為のＯＬＢバッド間の配線パターン、特にセラミック
基板上部にプローブパッドとして取り出されている三次
元配線パターンを有している。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図＜ａ）、（ｂ）は本発明の一実施例の断面図７平
面図であり、プリント基板１にセラミックパッケージ２
が接続された状態を示すものである。搭載ＩＣ３はダイ
１２に接続され、ＩＣ３とセラミックパッケージ２はＯ
ＬＢパッド１１とボンディング４により接続されている
。プリント基板１とセラミックパッケージ２はプリント
基板はんだ付バッド８とリード７により接続され、ＩＣ
３に印加される信号はセデラミック内配線パターン６に
て伝搬される。搭載ＩＣ３はキャップ９により封止され
、ヒートシンク５により放熱を実施している。セラミッ
ク基板内配線パターン６はブロービングパッド６′とし
てセラミック基板上に取り出されている。本ブロービン
グパッド６′によりプリント基板上にセラミックパッケ
ージが搭載された状態においてプローブ１０を用いブロ
ービングパッド６′に接触させることによりリード７に
触れることなくＩＣ３に伝搬される信号が観測可能であ
る。
また、リード７の間隔が狭くなると従来セラミックパッ
ケージではプローブ１０による接触が不可能となるが、
プローブパッド６を千鳥にセラミック基板上に取り出す
ことにより接触が可能となる。
〔発明の効果〕
以上説明した様に本発明はリード間とＯＬＢ間の配線パ
ターンを３次元構成にしプローブパッドとしてセラミッ
ク基板上部に取り出すことにより、リード間隔に影響さ
れずに診断の為のプローブの接触が可能となる効果、及
びプリント基板上と接続されるリードを直接プローブす
る必要が無い為その接続状態が不完全な場合でも１０−
プパツドを接触することにより不完全状態を検出できる
と言う効果がある。
【図面の簡単な説明】
第１図（ａ）、（ｂ）は本発明の一実施例を示す縦面図
、平面図であり、第２図（ａ）、（ｂ）は従来例の縦面
図、平面図である。 １・・・プリント基板、２・・・セラミックパッケージ
、３・・・搭載ＩＣ１４・・・ボンディング、５・・・
ヒートシンク、６・・・セラミック内配線パターン、６
′・・・ブロービングパッド、７・・・リード、８・・
・プリント基板はんだ付パッド、９・・・キャップ、１
０・・・プローブ、１１・・・ＯＬＢパッド、１２・・
・ダイ。

Claims (1)

    【特許請求の範囲】
  1. 　ＩＣを搭載するダイ、ＩＣボンディングパッドをボン
    ディングによりセラミックパッケージと接続するプリン
    ト基板に本セラミックパッケージを接続する為のリード
    を有し、特に前記リード間と前記ＯＬＢパッド間の配線
    パターンが三次元構成によりセラミックパッケージ上部
    にプロビングパッドとして取り出されていることを特徴
    とする集積回路収容構造。
JP62283450A 1987-11-09 1987-11-09 集積回路収容構造 Pending JPH01124245A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62283450A JPH01124245A (ja) 1987-11-09 1987-11-09 集積回路収容構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62283450A JPH01124245A (ja) 1987-11-09 1987-11-09 集積回路収容構造

Publications (1)

Publication Number Publication Date
JPH01124245A true JPH01124245A (ja) 1989-05-17

Family

ID=17665701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62283450A Pending JPH01124245A (ja) 1987-11-09 1987-11-09 集積回路収容構造

Country Status (1)

Country Link
JP (1) JPH01124245A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201471A (ja) * 1989-12-28 1991-09-03 Mitsubishi Electric Corp 半導体装置のパッケージ構造
JPH05259367A (ja) * 1992-03-12 1993-10-08 Nec Corp フラット型ｉｃパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201471A (ja) * 1989-12-28 1991-09-03 Mitsubishi Electric Corp 半導体装置のパッケージ構造
JPH05259367A (ja) * 1992-03-12 1993-10-08 Nec Corp フラット型ｉｃパッケージ

Similar Documents

Publication Publication Date Title
EP0892274A3 (en) A system and method for easily inspecting a bonded state of a BGA/CSP type electronic part to a board
JPH01124245A (ja) 集積回路収容構造
KR960035997A (ko) 반도체 패키지 및 그 제조방법
JPS6221016Y2 (ja)
JP2521944B2 (ja) 集積回路パッケ−ジ
JPH04199864A (ja) バーンイン基板配線チェック用デバイス
JP3867875B2 (ja) 半導体装置
JPH0310570U (ja)
JPS5915383B2 (ja) 半導体集積回路用実装化装置
JPH0714022B2 (ja) 半導体集積回路用パッケ−ジ
JPH09129330A (ja) 電子部品用ソケット
JPH0414934Y2 (ja)
JPH0286174U (ja)
JP2527361Y2 (ja) サーマルヘッドアレイの導線接続構造
JPS58166754A (ja) マルチチツプ搭載用基板
JPH04340735A (ja) 半導体集積回路装置
JPH0631143U (ja) 印刷配線板
JPS6045442U (ja) リ−ドレスチツプキヤリア
JPH11297754A (ja) 基 板
JPS61125054A (ja) 半導体装置
JPH07201907A (ja) 半導体装置
JPH02125630A (ja) 半導体装置
JPH0798331A (ja) フラットパッケージｌｓｉ用プローブカバー
JPH01142472A (ja) 半導体素子検査用コンタクタ
JPS6139952U (ja) 半導体装置