JPH0631143U - 印刷配線板 - Google Patents

印刷配線板

Info

Publication number
JPH0631143U
JPH0631143U JP6740192U JP6740192U JPH0631143U JP H0631143 U JPH0631143 U JP H0631143U JP 6740192 U JP6740192 U JP 6740192U JP 6740192 U JP6740192 U JP 6740192U JP H0631143 U JPH0631143 U JP H0631143U
Authority
JP
Japan
Prior art keywords
printed wiring
bare chip
wiring board
pattern
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6740192U
Other languages
English (en)
Inventor
義樹 秋月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP6740192U priority Critical patent/JPH0631143U/ja
Publication of JPH0631143U publication Critical patent/JPH0631143U/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 ベアチップが搭載された印刷配線板におい
て、該ベアチップの下部にも印刷配線パターンを形成し
うるようにしてレイアウトを容易にするとともに実装密
度の向上をはかることを目的とする。 【構成】 ベアチップ１の下部に配設されたアースパタ
ーン２と印刷（例えば厚膜印刷）配線パターン５との間
に絶縁ガラス３が設けられる。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は厚膜印刷配線板などの印刷配線板に関し、特にベアチップ（ＩＣ用の チップ）が搭載された印刷配線板に関する。
【０００２】
【従来の技術】
従来よりこの種のベアチップが搭載された厚膜印刷配線板（例えばセラミック 配線板）においては、該ベアチップの下部にアースパターンがベタ状態で配設さ れているが、この場合、該ベアチップの下部に他のパターン（例えば上記厚膜印 刷配線パターン）を通すことができないという問題点がある。
【０００３】
【考案が解決しようとする課題】
本考案はかかる課題を解決するためになされたもので、該ベアチップの下部に も上述したような印刷配線パターンを形成しうるように構成することによって、 該配線パターンのレイアウトを容易にするとともに、実装密度の向上をはかりう るようにしたものである。
【０００４】
【課題を解決するための手段】
かかる課題を解決するために本考案によれば、ベアチップが搭載された印刷配 線板であって、該ベアチップ下部に配設されているアースパターンと印刷配線パ ターンとの間に絶縁ガラスが設けられていることを特徴とする印刷配線板が提供 される。
【０００５】
【作用】
上記構成によれば、上記アースパターンと印刷配線パターンとの間に絶縁ガラ スが設けられることによって、該ベアチップの下部にも該印刷配線パターンを配 置することができるため、該配線パターンのレイアウトが容易になるとともに、 実装密度を向上させることができる。
【０００６】
【実施例】
図１は本考案の１実施例としての印刷配線板の平面図を示し、図２は該図１に 示される印刷配線板の横断面図を示している。該図１および図２において、１は ベアチップ（ＩＣ用のチップ）、２は該ベアチップ１の下部に配設されるアース パターン（ベタ状態で配設される）で、該アースパターン２上に該ベアチップ１ がハンダ付けされる。３は絶縁ガラス（クロスガラス）で、該絶縁ガラス３は上 記アースパターン（すなわち上部導体）２と、セラミック基板４上に形成された 厚膜印刷配線パターン（すなわち下部導体）５との間に配設される。なお該アー スパターン２はアース端子６と接続部７で接続されている。また８は、該ベアチ ップ１と該厚膜印刷配線端子５とを接続するボンディングワイヤを示している。 このように上記絶縁ガラス３を用いることによって配線パターンなどのレイアウ トを容易にするとともに、実装密度を向上させることができる。
【０００７】
【考案の効果】
本考案によれば、ベアチップの下部にも印刷配線パターンを配置することが可 能となるため、配線パターンなどのレイアウトが容易になるとともに、実装密度 の向上をはかることができる。
【図面の簡単な説明】
【図１】本考案の１実施例としての印刷配線板の平面図
である。
【図２】図１に示される印刷配線板の横断面図である。
【符号の説明】
１…ベアチップ ２…アースパターン ３…絶縁ガラス（クロスガラス） ４…セラミック基板 ５…厚膜印刷配線パターン ６…アース端子 ７…アースパターンとアース端子との接続部 ８…ボンディングワイヤ

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ベアチップが搭載された印刷配線板であ
    って、該ベアチップ下部に配設されているアースパター
    ンと印刷配線パターンとの間に絶縁ガラスが設けられて
    いることを特徴とする印刷配線板。
JP6740192U 1992-09-28 1992-09-28 印刷配線板 Withdrawn JPH0631143U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6740192U JPH0631143U (ja) 1992-09-28 1992-09-28 印刷配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6740192U JPH0631143U (ja) 1992-09-28 1992-09-28 印刷配線板

Publications (1)

Publication Number Publication Date
JPH0631143U true JPH0631143U (ja) 1994-04-22

Family

ID=13343894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6740192U Withdrawn JPH0631143U (ja) 1992-09-28 1992-09-28 印刷配線板

Country Status (1)

Country Link
JP (1) JPH0631143U (ja)

Similar Documents

Publication Publication Date Title
US20080023848A1 (en) Semiconductor device and its wiring method
JP4045648B2 (ja) 半導体装置
JPH0631143U (ja) 印刷配線板
JPH0617239U (ja) ハイブリッドｉｃ用集合基板
JP3867875B2 (ja) 半導体装置
JPH041744Y2 (ja)
JPS5980957A (ja) 半導体装置
JPS6334997A (ja) 外部取出し端子パタ−ン
JPH0581960U (ja) ジャンパチップ
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JPH0126108Y2 (ja)
JPH0217501Y2 (ja)
JP2674394B2 (ja) テープキャリアパッケージ実装装置
JPH0577870U (ja) クロスチップ
JP2571902Y2 (ja) 電子部品の実装構造
JPH019160Y2 (ja)
JPS6337082U (ja)
JPH04328849A (ja) 半導体装置用パッケージ
JPS6359376U (ja)
JPS63167782U (ja)
JPH04167551A (ja) 表面実装型ｉｃパッケージ
JPS6165744U (ja)
JPH0351860U (ja)
JPH0316357U (ja)
JPH04106857U (ja) ジヤンパーチツプ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19970306