JPH056672A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPH056672A JPH056672A JP3183110A JP18311091A JPH056672A JP H056672 A JPH056672 A JP H056672A JP 3183110 A JP3183110 A JP 3183110A JP 18311091 A JP18311091 A JP 18311091A JP H056672 A JPH056672 A JP H056672A
- Authority
- JP
- Japan
- Prior art keywords
- column
- line pair
- data line
- circuit
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
力を減少させることである。 【構成】 ビット線対BLはプリチャージ回路2でプリ
チャージされる。その後、ワード線W0〜W1が選択され
ると、メモリセル1はデータビットをビット線対BLに
供給し、ビット線対BL上に電位差が生じる。列アドレ
スデコーダ回路8がカラム選択信号S0〜S1を選択的に
活性レベルに移行させ、カラムスイッチ3のうちの1つ
がビット線対上の電位差に応じてデータ線上に電位差を
発生させる。このデータ線対の駆動は、アドレス遷移検
出回路6が制御パルスを発生している間のみなされるの
で消費電力は減少する。
Description
特にビット線対を選択するカラムスイッチ回路に関す
る。
す。図7に示す半導体記憶装置は、複数のビット線対B
L0/BL0(オーハ゛ーライン)〜BL1/BL1(オーハ゛ーライン)を選択
的にデータ線DL,DL(オーハ゛ーライン)に接続するカラムス
イッチ23を備えており、カラムスイッチ23はNMO
SトランジスタM1,M4とM1,M4とは逆相のゲート入
力となるPMOSトランジスタM2,M3からなるトラン
スファーゲートで構成されている。
線対BL0〜BL1(オーハ゛ーライン)をNMOSトランジスタM
5,M6の入力とし、M5,M6と直列に挿入されたNMO
SトランジスタM7のゲートを列アドレスデータ回路3
8に接続する差動増幅回路で構成されている。
参照して説明する。アドレス信号の変化を検出してパル
ス信号を発生するアドレス遷移検出回路26からワード
線を活性化するパルス信号XEと、センスアンプ回路2
5を活性化するパルス信号SEと、プリチャージ回路2
2を活性化するパルス信号Pが所定のタイミング(t
1,t2)で出力される。行アドレスデコーダ回路27は
アドレス信号A0〜Anをデコードし、選択されたワード
線W0はパルス信号XEが低レベル状態では低レベル状
態を保ち、パルス信号XEが高レベル状態となったとき
にだけワード線W0は高レベル状態に移行する。なお、
ビット線BL,BL(オーハ゛ーライン)及びデータ線DL,DL
(オーハ゛ーライン)はパルス信号Pにより予めプリチャージが行
われる。つまり、ワード線W0が低レベルの間にプリチ
ャージ回路22のプリチャージ用トランジスタはオン状
態となり、全ビット線対とデータ線はプリチャージされ
る。逆にワード線W0が高レベルの時、プリチャージ用
トランジスタはオフ状態となり、ビット線対BL0,B
L0(オーハ゛ーライン)とデータ線DL0,DL0(オーハ゛ーライン)には
電荷が供給されない状態となる。
なり、プリチャージ回路22がオフ状態となって、選択
されたメモリセル21のデータがビット線BL0〜BL1
(オーハ゛ーライン)に出力される。もし、メモリセル21が高レ
ベルのデータを保持しているとメモリセル21に接続さ
れたビット線は高レベルのままであり、逆に低レベルの
データの読み出されるビット線は低レベルになる。
ベルに変わったところでビット線の低レベルは再び高レ
ベルにプリチャージされる(t3)。
イッチ選択信号S0が低レベルから高レベルに変わる
と、トランジスタM1,M2,M3,M4がオン状態とな
り、ビット線BL0,BL0(オーハ゛ーライン)の状態がそのまま
データ線DL0,DL0(オーハ゛ーライン)に伝達され、センスア
ンプ回路25に入力される。センスアンプ回路25で増
幅されたデータはデータラッチ/出力バッファ回路29
から外部に出力される。
0を参照して説明する。この例も図7に示した従来例と
同様に、行アドレスデコーダ回路37がワード線W0を
選択して、プリチャージ回路32をオフ状態にして、メ
モリセル31のデータがビット線BL0〜BL0(オーハ゛ーライ
ン)、BL1〜BL1(オーハ゛ーライン)に出力される。一方、列デ
コーダ回路38によりすでにカラムスイッチ選択信号S
0は低レベルから高レベルに変わっており、カラムスイ
ッチ回路33のNMOSトランジスタM7はオン状態と
なっている。この例のカラムスイッチ回路33はビット
線BL0〜BL1(オーハ゛ーライン)をNMOSトランジスタM
5,M6のゲート入力としており、NMOSトランジスタ
M5,M6のソースを共通接点とし、該接点接地との間に
列アドレスデコーダ回路38により選択される信号Sを
ゲート入力とするNMOSトランジスタM7が接続され
ている。このカラムスイッチ回路33はNMOSトラン
ジスタM7がオン状態、つまり選択状態の時、NMOS
トランジスタM5,M6のゲート電位、つまりビット線B
L,BL(オーハ゛ーライン)の電位差を増幅してデータ線DL,
DL(オーハ゛ーライン)に出力する。ワード線Wが低レベルの間
に、ビット線BL0〜BL1(オーハ゛ーライン)は高レベルにプリ
チャージされるので、カラムスイッチ選択信号S0が高
レベルの間中、NMOSトランジスタM5,M6,M7は
オン状態となり、データ線DL,DL(オーハ゛ーライン)のプリ
チャージ回路34がオン状態であれば、電流は電源レベ
ルから、NMOSトランジスタM5またはM6とNMOS
トランジスタM7を通って接地へ常に流れている。
35で増幅されたデータはデータバス線DBに出力さ
れ、次にデータラッチ/出力バッファ39を通ってデー
タ端子DOUTに出力される。
のカラムスイッチ回路23,33のうち、トランスファ
ーゲート方式の例(図7)では、カラムスイッチ回路2
3のトランジスタM1〜M4を常にオン状態にしていて
も、プリチャージ回路22とワード線Wからパルス信号
XE,Pで制御されているので、電流はワード線Wが高
レベルになっている時だけプリチャージ回路22から流
れ、消費電流は比較的少ないもののレイアウト上で次の
ような問題点があった。すなわちPMOSトランジスタ
M2,M3とNMOSトランジスタM1,M4を配置する時
にラッチアップ現象を防止するために、これらトランジ
スタの分離幅を十分に取る必要があり、さらにPMOS
トランジスタM2,M3のデザインルール、例えばチャネ
ル長、P+拡散層分離間隔等は、P+のアクセプタとして
使うボロンの拡散係数がNMOSトランジスタの場合の
ドナーとしてのヒ素よりも大きいので、NMOSトラン
ジスタのデザインルールより大きく、トランジスタサイ
ズが大きくなりがちであった。その結果、メモリセル幅
と同一幅でカラムスイッチ23を配置することは非常に
難しかった。
ラムスイッチ回路33はNMOSトランジスタだけで構
成されているので上述のレイアウト上問題は少ないが、
電流がプリチャージ回路34からNMOSトランジスタ
M5,M6,M7がオン状態である限り接地へ流れ込み、
消費電流が増加するという問題点がある。しかも、ワー
ド線Wが非選択状態でも、カラムスイッチ33がオン状
態であれば、電流が流れてしまう。従来カラムアドレス
選択信号はサイクルタイムと同サイクルで変化していた
ので、サイクルタイムが長いほどカラムスイッチを通っ
て流れる電流が大きくなる。更に、ビット構成が大きく
なると、同時にオン状態となるカラムスイッチ33の数
がビット構成と同じだけ増えるので、(カラムスイッチ
一台に流れる電流)×(ビット数分)だけ電流をカラム
スイッチ回路で消費することになる。
列状に配置されたメモリセルと、メモリセルの複数行に
それぞれ接続された複数のビット線対と、データ線対
と、複数のビット線対とデータ線対との間に設けられた
複数のカラムスイッチを有し対応するビット線対上の電
位差に応答してデータ線対の一方のデータ線を放電する
カラムスイッチ回路と、データ線対を充電するプリチャ
ージ回路とを備えた半導体記憶装置において、上記カラ
ムスイッチ回路は列アドレスデコード信号とアドレス遷
移検出回路の出力パルス信号とに基づき複数のカラムス
イッチを選択的に活性化することである。
メモリセルと、メモリセルの複数行にそれぞれ接続され
た複数のビット線対と、データ線対と、複数のビット線
対とデータ線対との間に設けられた複数のカラムスイッ
チを有し対応するビット線対上の電位差に応答してデー
タ線対の一方のデータ線を放電するカラムスイッチ回路
と、データ線対を充電するプリチャージ回路と、カラム
選択信号を形成し複数のカラムスイッチを選択的に制御
する列アドレスデコーダ回路と、アドレス信号の変化を
検出し制御パルス信号を順次発生するアドレス遷移検出
回路とを備えた半導体記憶装置において、上記列アドレ
スデコーダ回路は列アドレスビットのデコード信号と上
記制御パルス信号のうちの所定の制御パルス信号とに基
づき上記カラム選択信号を形成することである。
メモリセルと、メモリセルの複数行にそれぞれ接続され
た複数のビット線対と、データ線対と、複数のビット線
対とデータ線対との間に設けられた複数のカラムスイッ
チを有し対応するビット線対上の電位差に応答してデー
タ線対の一方のデータ線を放電するカラムスイッチ回路
と、データ線対を充電するプリチャージ回路と、カラム
選択信号を形成し複数のカラムスイッチを選択的に制御
する列アドレスデコーダ回路と、アドレス信号の変化を
検出し制御パルス信号を順次発生するアドレス遷移検出
回路とを備えた半導体記憶装置において、上記複数のカ
ラムスイッチの各々はデータ線対と共通ノードとの間に
並列接続され対応するビット線対のビット線でそれぞれ
ゲート制御される第1,第2トランジスタと、共通ノー
ドと放電線との間に直列接続された第3,第4トランジ
スタとを有し、第3,第4トランジスタの一方は列アド
レスビットをデコードしたカラム選択信号でゲート制御
され、第3,第4トランジスタの他方は制御パルス信号
のうちの所定の制御パルス信号でゲート制御されること
である。
モリセルからデータがビット線対に読みだされると、ビ
ット線対上に電圧差が生じる。列アドレスビットで指定
されたカラムスイッチはカラム選択信号で活性化され、
データ線の一方を放電し、ビット線対上の電圧差をデー
タ線対に転送する。この時、アドレス遷移検出回路から
供給される制御パルス信号が活性レベルにある間のみカ
ラムスイッチはオンし、その他の期間はオフに留まる。
説明する。図1は本発明の第1実施例に係る半導体記憶
装置の回路図であり、図2は第1実施例の列アドレスデ
コーダ7の回路図、図3は第1実施例のタイミング図、
図11はプリチャージ回路の回路図である。
ード線Wとビット線対BLに接続されており、ワード線
Wは行アドレスでデコーダー7で選択される。ビット線
対BLはカラムスイッチ回路3を介してデータ線DL(オ
ーハ゛ーライン)に接続され、データ線DL,D(オーハ゛ーライン)はセ
ンスアンプ回路5とデータラッチ/出力バッファ回路9
を介してデータ端子DOUTに至る。ビット線対BLとデ
ータ線DL,DL(オーハ゛ーライン)はプリチャージ回路2,4
でプリチャージされ、アドレス遷移検出回路6は制御用
パルス信号XE,SE,Pを発生する。
1〜I6とナンドゲートNA1〜NA4で構成されている。
ス入力信号A0〜Anによって行アドレスと列アドレスが
各々行アドレスデコーダ回路7と列アドレスデコーダ回
路8に供給される。前記アドレス信号の変化は、アドレ
ス遷移検出回路6で検出され、パルス信号を順次発生さ
せる。まず、時刻t11にワード線を活性化するパルス信
号XEと列アドレス選択信号を活性化するパルス信号Y
Eが発生し、次に、時刻t12にプリチャージ回路を活性
化するパルス信号Pとセンスアンプ回路5を活性化する
パルス信号SEが発生する。
ード線W0,W1がパルス信号化XEに応答して選択され
る。しかしながら、ビット線対BL、データ線DL,D
L(オーハ゛ーライン)はワード線Wが低レベルの間にプリチャー
ジされており、高レベルに移行するとパルス信号Pによ
ってプリチャージ回路2,4はオフ状態となる。ワード
線W0,W1が高レベルになると、メモリセル1からデー
タがビット線BL0,BL(オーハ゛ーライン),BL1,BL(オーハ
゛ーライン)に出力され、メモリセル1のデータは高レベルの
ノード側のビット線を高レベル状態のままにし、低レベ
ルノード側のビット線を高レベルから低レベルに移行さ
せる。ワード線W0,W1が低レベルに再び変化したとこ
ろでビット線対BLは再び高レベルになる。
れた信号B0 はパルス信号YEと共にナンドゲートNA
3 に供給され、パルス信号化されたカラムスイッチ選択
信号S0が出力される。このカラムスイッチ選択信号S0
で選択されるNMOSトランジスタM10は、選択信号S
0 が高レベルの間だけオン状態となり、カラムスイッチ
3を活性化する。このカラムスイッチ3はビット線対B
Lをゲート入力とするNMOSトランジスタM8,M9を
有しており、これらのソース接点N1 は共通で、このソ
ースN1 と接地との間にNMOSトランジスタM10が配
置されている。したがって、NMOSトランジスタM8
のドレインはデータ線DLに、NMOSトランジスタM
9 のドレインはデータ線DL(オーハ゛ーライン)に接続される構
成となっている。
セル1からビット線BL0に高レベルが、ビット線BL0
(オーハ゛ーライン)に低レベルがそれぞれ出力され、ビット線B
L0とBL0(オーハ゛ーライン)の電位と接点N1の電位差によ
り、NMOSM10がオン状態となるので、データ線DL
0,DL0(オーハ゛ーライン)に電位差が生じる。この電位差はB
L0−N1>BL0(オーハ゛ーライン)−N1であれば、DL0<D
L0(オーハ゛ーライン)となり、BL0−N1<BL0(オーハ゛ーライン)−
N1であればDL0>DL0(オーハ゛ーライン)になる。
トランジスタだけで構成されているので、カラムスイッ
チ3が占有する面積を小さくすることができ、またカラ
ムスイッチ信号S0をパルス信号化しているので、カラ
ムスイッチで消費される電流が前記パルス信号の高レベ
ル状態の時間だけ流れる。したがって、消費電流の削減
になる。特に読み出しサイクルが長くなっても、カラム
スイッチ3がパルス信号で制御され、そのパルス幅がサ
イクル時間に依存しないので消費電流は一定となる。
照して説明する。図4は本発明の第2実施例を示す回路
図であり、図5に第2実施例の列アドレスデコーダ18
の回路図を示し、図6は第2実施例のタイミング波形図
である。
ル11からデータを出力する動作は第1実施例と同様で
ある。カラムスイッチ回路13はビット線対BLを入力
とし、ソースN2を共通とするNMOSトランジスタM1
1,M12と、接地間に設けられたNMOSトランジスタ
M13,M14とを備えている。NMOSトランジスタM13
のゲート入力はカラムスイッチ活性化パルス信号YEで
あり、NMOSトランジスタM14のゲート入力はカラム
アドレス選択信号Sである。またNMOSトランジスタ
M11のドレインはデータ線DLに、NMOSトランジス
タM12のドレインはデータ線DL(オーハ゛ーライン)に接続され
ている。
18でデコードされ、カラムアドレス選択信号Sが一本
選択される。一方、アドレス遷移検出回路16によって
パルス信号YEがNMOSトランジスタM13のゲート入
力される。NMOSトランジスタM13とM14が共にオン
状態となったとき、カラムスイッチ13は活性化され、
選択されたビット線BL,BL(オーハ゛ーライン)の電位がデー
タ線DL,DL(オーハ゛ーライン)に伝達される。この例におい
ても、カラムスイッチ回路13はカラムアドレス信号S
によってNMOSトランジスタM14がオン状態であって
も、パルス信号YEが高レベルの間だけしか活性化され
ないので、カラムスイッチ13で消費される電流は従来
例に比べて減少する。しかも、サイクル時間が長くなっ
てもカラムスイッチ13で消費される電流は第1実施例
と同様に一定である。
信号YEはカラムスイッチ13に直接入力されているの
で、列アドレスデコーダ回路18のトランジスタ数を第
1実施例より少なくすることができる。
イッチの選択信号をアドレス遷移検出回路出力のパルス
信号で制御しているので、カラムスイッチ回路で消費す
る電流をビット構成を増やしたり、サイクル時間を長く
しても少なく一定に抑制できるという効果がある。
スイッチ1台当り3ミリアンペアの電流を消費してお
り、8ビット構成では、カラムスイッチ8台が同時に活
性化されるので3×8=24ミリアンペアの電流を消費
していた。一方、本発明では、例えば読み出しサイクル
時間150ナノ秒のうち、パルス信号YEが活性化され
る期間を30ナノ秒とすると、24×30/150=
4.8ミリアンペアとなり、著しく電流削減が達成でき
る。
である。
路図である。
路 DB データバス線 DOUT データ出力端子
Claims (3)
- 【請求項1】 行列状に配置されたメモリセルと、メモ
リセルの複数行にそれぞれ接続された複数のビット線対
と、データ線対と、複数のビット線対とデータ線対との
間に設けられた複数のカラムスイッチを有し対応するビ
ット線対上の電位差に応答してデータ線対の一方のデー
タ線を放電するカラムスイッチ回路と、データ線対を充
電するプリチャージ回路とを備えた半導体記憶装置にお
いて、上記カラムスイッチ回路は列アドレスデコード信
号とアドレス遷移検出回路の出力パルス信号とに基づき
複数のカラムスイッチを選択的に活性化することを特徴
とする半導体記憶装置。 - 【請求項2】 行列状に配置されたメモリセルと、メモ
リセルの複数行にそれぞれ接続された複数のビット線対
と、データ線対と、複数のビット線対とデータ線対との
間に設けられた複数のカラムスイッチを有し対応するビ
ット線対上の電位差に応答してデータ線対の一方のデー
タ線を放電するカラムスイッチ回路と、データ線対を充
電するプリチャージ回路と、カラム選択信号を形成し複
数のカラムスイッチを選択的に制御する列アドレスデコ
ーダ回路と、アドレス信号の変化を検出し制御パルス信
号を順次発生するアドレス遷移検出回路とを備えた半導
体記憶装置において、上記列アドレスデコーダ回路は列
アドレスビットのデコード信号と上記制御パルス信号の
うちの所定の制御パルス信号とに基づき上記カラム選択
信号を形成することを特徴とする半導体記憶装置。 - 【請求項3】 行列状に配置されたメモリセルと、メモ
リセルの複数行にそれぞれ接続された複数のビット線対
と、データ線対と、複数のビット線対とデータ線対との
間に設けられた複数のカラムスイッチを有し対応するビ
ット線対上の電位差に応答してデータ線対の一方のデー
タ線を放電するカラムスイッチ回路と、データ線対を充
電するプリチャージ回路と、カラム選択信号を形成し複
数のカラムスイッチを選択的に制御する列アドレスデコ
ーダ回路と、アドレス信号の変化を検出し制御パルス信
号を順次発生するアドレス遷移検出回路とを備えた半導
体記憶装置において、上記複数のカラムスイッチの各々
はデータ線対と共通ノードとの間に並列接続され対応す
るビット線対のビット線でそれぞれゲート制御される第
1,第2トランジスタと、共通ノードと放電線との間に
直列接続された第3,第4トランジスタとを有し、第
3,第4トランジスタの一方は列アドレスビットをデコ
ードしたカラム選択信号でゲート制御され、第3,第4
トランジスタの他方は制御パルス信号のうちの所定の制
御パルス信号でゲート制御されることを特徴とする半導
体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3183110A JP2876830B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体記憶装置 |
US07/896,860 US5313434A (en) | 1991-06-27 | 1992-06-12 | Semiconductor memory device |
DE69216695T DE69216695T2 (de) | 1991-06-27 | 1992-06-16 | Halbleiterspeicher |
EP92110156A EP0520299B1 (en) | 1991-06-27 | 1992-06-16 | Semiconductor memory device |
KR1019920010965A KR960000890B1 (ko) | 1991-06-27 | 1992-06-24 | 반도체 메모리 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3183110A JP2876830B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH056672A true JPH056672A (ja) | 1993-01-14 |
JP2876830B2 JP2876830B2 (ja) | 1999-03-31 |
Family
ID=16129954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3183110A Expired - Fee Related JP2876830B2 (ja) | 1991-06-27 | 1991-06-27 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5313434A (ja) |
EP (1) | EP0520299B1 (ja) |
JP (1) | JP2876830B2 (ja) |
KR (1) | KR960000890B1 (ja) |
DE (1) | DE69216695T2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3011570B2 (ja) * | 1993-04-30 | 2000-02-21 | 株式会社東芝 | 半導体メモリ |
JP2875476B2 (ja) * | 1993-12-06 | 1999-03-31 | 松下電器産業株式会社 | 半導体メモリ装置 |
US5438548A (en) * | 1993-12-10 | 1995-08-01 | Texas Instruments Incorporated | Synchronous memory with reduced power access mode |
JPH07220487A (ja) * | 1994-01-27 | 1995-08-18 | Toshiba Corp | 不揮発性メモリ回路 |
JPH07326192A (ja) * | 1994-05-31 | 1995-12-12 | Toshiba Micro Comput Eng Corp | 半導体記憶装置 |
US5493532A (en) * | 1994-05-31 | 1996-02-20 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit memory with disabled edge transition pulse generation during special test mode |
US5566434A (en) * | 1994-06-15 | 1996-10-22 | Jps Automotive Products Corporation | Air bag for use in a motor vehicle and method of producing same |
JP3225813B2 (ja) * | 1995-11-20 | 2001-11-05 | 富士通株式会社 | 半導体記憶装置 |
JP3257938B2 (ja) * | 1995-11-20 | 2002-02-18 | 株式会社日立製作所 | 半導体集積回路装置 |
JPH09265791A (ja) * | 1996-03-28 | 1997-10-07 | Nec Corp | 半導体記憶装置 |
KR100218307B1 (ko) * | 1996-07-01 | 1999-09-01 | 구본준 | 반도체 메모리소자의 칼럼디코딩회로 |
US5767737A (en) * | 1996-08-09 | 1998-06-16 | Mosel Vitelic | Methods and apparatus for charging a sense amplifier |
US5768200A (en) * | 1996-12-03 | 1998-06-16 | Mosel Vitelic Corporation | Charging a sense amplifier |
US5828610A (en) * | 1997-03-31 | 1998-10-27 | Seiko Epson Corporation | Low power memory including selective precharge circuit |
KR100253297B1 (ko) * | 1997-06-11 | 2000-04-15 | 김영환 | 메모리 소자의 어드레스 천이 검출회로 |
JP3984331B2 (ja) * | 1997-08-01 | 2007-10-03 | 松下電器産業株式会社 | 差動伝送方法及び差動伝送回路 |
US6072738A (en) * | 1998-03-09 | 2000-06-06 | Lsi Logic Corporation | Cycle time reduction using an early precharge |
US6236603B1 (en) * | 2000-01-21 | 2001-05-22 | Advanced Micro Devices, Inc. | High speed charging of core cell drain lines in a memory device |
JP4492897B2 (ja) * | 2000-06-15 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP4458699B2 (ja) * | 2001-03-06 | 2010-04-28 | 株式会社東芝 | 半導体集積回路 |
US6788591B1 (en) * | 2003-08-26 | 2004-09-07 | International Business Machines Corporation | System and method for direct write to dynamic random access memory (DRAM) using PFET bit-switch |
JP4851189B2 (ja) * | 2006-01-11 | 2012-01-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのテスト方法 |
US8773924B2 (en) * | 2012-12-05 | 2014-07-08 | Lsi Corporation | Read assist scheme for reducing read access time in a memory |
JP2015032327A (ja) * | 2013-07-31 | 2015-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置、及びデータ読み出し方法 |
US10431269B2 (en) * | 2015-02-04 | 2019-10-01 | Altera Corporation | Methods and apparatus for reducing power consumption in memory circuitry by controlling precharge duration |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598192A (ja) * | 1982-07-07 | 1984-01-17 | Toshiba Corp | 半導体記憶装置 |
JPS6286599A (ja) * | 1985-10-09 | 1987-04-21 | Nec Corp | 半導体記憶装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4719602A (en) * | 1985-02-07 | 1988-01-12 | Visic, Inc. | Memory with improved column access |
US4636991A (en) * | 1985-08-16 | 1987-01-13 | Motorola, Inc. | Summation of address transition signals |
US4712197A (en) * | 1986-01-28 | 1987-12-08 | Motorola, Inc. | High speed equalization in a memory |
JPH0770214B2 (ja) * | 1986-11-14 | 1995-07-31 | 三菱電機株式会社 | 半導体記憶装置 |
US4922461A (en) * | 1988-03-30 | 1990-05-01 | Kabushiki Kaisha Toshiba | Static random access memory with address transition detector |
JPH01251496A (ja) * | 1988-03-31 | 1989-10-06 | Toshiba Corp | スタティック型ランダムアクセスメモリ |
JPH0814989B2 (ja) * | 1989-05-09 | 1996-02-14 | 日本電気株式会社 | 内部同期型スタティックram |
EP0419852A3 (en) * | 1989-09-22 | 1992-08-05 | Texas Instruments Incorporated | A memory with selective address transition detection for cache operation |
-
1991
- 1991-06-27 JP JP3183110A patent/JP2876830B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-12 US US07/896,860 patent/US5313434A/en not_active Expired - Lifetime
- 1992-06-16 EP EP92110156A patent/EP0520299B1/en not_active Expired - Lifetime
- 1992-06-16 DE DE69216695T patent/DE69216695T2/de not_active Expired - Lifetime
- 1992-06-24 KR KR1019920010965A patent/KR960000890B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS598192A (ja) * | 1982-07-07 | 1984-01-17 | Toshiba Corp | 半導体記憶装置 |
JPS6286599A (ja) * | 1985-10-09 | 1987-04-21 | Nec Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
DE69216695T2 (de) | 1997-08-07 |
EP0520299A2 (en) | 1992-12-30 |
KR960000890B1 (ko) | 1996-01-13 |
US5313434A (en) | 1994-05-17 |
EP0520299B1 (en) | 1997-01-15 |
KR930001220A (ko) | 1993-01-16 |
JP2876830B2 (ja) | 1999-03-31 |
EP0520299A3 (ja) | 1995-03-22 |
DE69216695D1 (de) | 1997-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2876830B2 (ja) | 半導体記憶装置 | |
JP3834996B2 (ja) | 選択的プリチャージ回路及びランダムアクセスメモリ | |
US4612631A (en) | Static type semiconductor memory circuit | |
KR0172403B1 (ko) | 불휘발성 반도체 메모리의 데이타 리드회로 | |
US5546355A (en) | Integrated circuit memory having a self-timed write pulse independent of clock frequency and duty cycle | |
USRE36655E (en) | Semiconductor memory device and method for reading and writing data therein | |
EP0196586A2 (en) | Static semiconductor memory device | |
JP4191278B2 (ja) | 高速書込みリカバリを備えたメモリ装置および関連する書込みリカバリ方法 | |
EP0675500A1 (en) | An improved memory device and method of construction | |
US5600601A (en) | Semiconductor memory device with reduced consumption power for bit line precharge | |
JP3754593B2 (ja) | データビットを記憶するメモリーセルを有する集積回路および集積回路において書き込みデータビットをメモリーセルに書き込む方法 | |
US6388937B2 (en) | Semiconductor memory device | |
JP2573380B2 (ja) | 不揮発性半導体メモリ | |
JPS61175994A (ja) | メモリのデコ−ド・ドライブ回路 | |
US6356473B1 (en) | Static random access memory (SRAM) | |
JPH07211077A (ja) | 半導体記憶装置 | |
KR0155986B1 (ko) | 반도체 기억장치 | |
US6466508B1 (en) | Semiconductor memory device having high-speed read function | |
US6741493B1 (en) | Split local and continuous bitline requiring fewer wires | |
JPH07169272A (ja) | エッジ遷移検知装置 | |
JPH1011968A (ja) | 半導体記憶装置 | |
JPH06349276A (ja) | 半導体記憶装置 | |
KR0138881B1 (ko) | 반도체 메모리 장치 | |
JPS6211439B2 (ja) | ||
JPH05128866A (ja) | ランダムアクセスメモリの書き込み、読出し制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110122 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |