JPH05505482A - データ処理システムにおける通信のための装置およびその方法 - Google Patents

データ処理システムにおける通信のための装置およびその方法

Info

Publication number
JPH05505482A
JPH05505482A JP91506037A JP50603791A JPH05505482A JP H05505482 A JPH05505482 A JP H05505482A JP 91506037 A JP91506037 A JP 91506037A JP 50603791 A JP50603791 A JP 50603791A JP H05505482 A JPH05505482 A JP H05505482A
Authority
JP
Japan
Prior art keywords
main processing
mass storage
data processing
unit
processing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP91506037A
Other languages
English (en)
Inventor
グリダー，ジョゼフ　エス
アイドルマン，トーマス　イー
Original Assignee
イーエムシー　コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by イーエムシー　コーポレーション filed Critical イーエムシー　コーポレーション
Publication of JPH05505482A publication Critical patent/JPH05505482A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
    • G06F11/2089—Redundant storage control functionality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 データ処理システムにおける通信のための装置およびその方法発明の背景 本発明は、データ処理システムにおける通信に関する。特に、本発明はマルチ− ポート大容量記憶装置を有するデータ処理システムにおける通信に関する。さら には、本発明は、複数のメイン処理ユニット、マルチ−ポート大容量記憶装置お よび装置コントローラがネットワーク構成に設けられているデータ処理システム における通信に関する。
大容量記憶装置−一例えば、テープおよびディスクドライブ、より一般的にはデ ィスクトライブー−は、電子デジタルコンピュータシステムにおける常駐データ のための基本的な記憶装置である。説明のために、ディスクドライブだけがこれ 以下に参照されるが、いかなる大容量記憶技術−一例えば、ハードディスク、フ ロッピーディスク、光ディスク、テープ、キャッシュメモリあるいは他の技術− 一によっても代用できることは理解されるであろう。ディスクドライブは、物理 的でありかつ、論理的であり、ここにおいてポートと称される１あるいはそれ以 上の接続を介してコンピュータシステムと通信する。コントローラおよびメイン 処理ユニットにより、いくつかの装置が単一記憶装置あるいは記憶ユニットであ ると理解されるように１以上の記憶装置が動作し得る。これ以下に述べられるよ うに、　１己憶ユニツト”は、単一記憶装置あるいは、単一記憶装置として認識 される多重装置または、単一装置として認識される装置あるいは複数の装置の部 分であり得る。
ディスクドライブとコンピュータシステムのメイン処理ユニット間の通信は、一 般にコントローラとして知られる中間装置により操作される。コントローラは、 メイン処理ユニットに対しドライブが有するいかなるメツセージをも中継し、メ イン処理ユニットの論理的指示および要求を、装置のコマンドに指向された、よ り簡単で、より物理的な装置に翻訳する。さらに、コントローラと、メイン処理 ユニットから独立したドライブ間を通るメツセージが存在する。
ディスクドライブ（または、記憶ユニット）は、１以上のポートを有することが できる。このようなドライブを“マルチーボービ　ドライブと称する。マルチ− ポートドライブは、このポートの１つがなんらかの理由で使用不能になった場合 でも、単に異なるポートを介して通信することにより、コンピュータシステムと 通信することができる。しかしながら、マルチ−ポートがシステムの全部分と通 信することは不可能である。というのは、それは、どのコントローラが、どのポ ートを介して接続されているかということと、どのようにこれらのコントローラ がシステムの残部と接続されているかということにかかわっているからである。
１以上のコントローラを有するシステムにおいて、好適には、マルチ−ポートデ ィスクドライブの異なるポートを異なるコントローラと接続することが望ましい 。ある既知のマルチ−ポートドライブはノーマルデータ転送を目的として１度に １つのポートしか可動にすることができないため、装置の不可動なポートに接続 されたコントローラは、ドライブが現在のポートを活きていない状態にし、新規 のポートを活きている状態にするまで、ノーマルデータ転送の目的ではドライブ と通信することができないけれども、ここにおいては、もしコントローラが使用 不能になった場合でも、メイン処理ユニットが、他のコントローラを介していか なる関連したドライブとも通信可能である。
コンピュータシステムにおけるメイン処理ユニットは、このシステムにおける他 の装置との通信の“経路”を維持する。メイン処理ユニットは、このメイン処理 ユニットが装置と通信できる経路を介して知らされる構成情報を記憶する。経路 は、他のマシンと通信することが必要とされるマシン（例えば、メイン処理ユニ ット、装置コントローラ、記憶装置セットあるいは個々の記憶装置におけるデー タ構成により定義される。一般に、経路は、オンライン、利用可能、オフライン である。
ｎのメイン処理ユニット、コントローラおよび記憶ユニットを有するコンピュー タシステムは、異なるアーキテクチャおよび構成に存在する。チャネルアーキテ クチャとして知られるシステムアーキテクチャの１タイプにおいて、メイン処理 ユニットは、１あるいはそれ以上のチャネルを介し、１またはそれ以上のコント ローラを経由して記憶ユニットと通信する。他のシステムアーキテクチャにおい ては、メイン処理ユニット、コントローラおよび記憶ユニットがネットワーク構 成において接続さね、種々のコンポーネントは、ローカルエリアネットワークと 公衆にスイッチされたデータネットワークにおいて使用されるようなバケツトス イツチング技術を用いて通信する。
このようなシステムが開始されるか、あるいは開始されずに初期化されると、メ イン処理ユニットにより、利用可能な記憶ユニットとこれら記憶ユニットへの種 々の経路が認識される。いくつかのシステムにおいては、この情報は、オペレー タによりテーブルに入れらね、システムが開始されると、オペレータにより必要 な変更が行わわ、メモリからロードされる。他のシステムにおいては、各メイン 処理ユニットは、装置を識別するために、全装置にメツセージを送信し、これら メツセージはこのメイン処理ユニットと通信できた全部の装置により応答される 。さらに他のシステムにおいて、パワーアップ上の各装置は、装置が利用可能で あるというメツセージを送信し、これにより、このメツセージを受けたメイン処 理ユニットに、装置が利用可能であるということが知らされる。
後者の２つのタイプのシステムにおいて、全経路あるいは全装置を適性に知らす ことのできる能力は、マルチ−ポート装置の全部が１度に可動となることができ ない場合には、制限され得る。全部が１度に可動であるマルチ−ポート装置は、 チャネルアーキテクチャシステムにおいて既知であるが、＝般に、経路を知らす ことは、このようなシステムにおいて関係のないことである。一方、マルチ−ポ ート装置を有する前から既知のネットワークアーキテクチャにおいて、１つのポ ートだけしか１度に可動することができない。このようなシステムにおいて、コ ントローラが経路を知らせる機能を有し、各コントローラは、制御下の各記憶ユ ニットが現在のポートを介してそれ自身を知らせ、そして一時的に現在のポート を活きていない状態にし、他のポートのそれぞれを活きている状態にして、記憶 ユニットが接続されている他のコントローラに、各ポートを介して、それ自身を 知らせるよう指示する。コントローラは、利用可能な装置全部をネットワーク上 のメイン処理ユニットへ知らせる。このようなシステムにおいて、ノーマルデー タ転送のために、各記憶装置が２つのポート（２つのポート装置と仮定すると） のうち１つを介して通信するだけで、ハードウェア故障の場合には、ポートをス イッチするだけである。これが意味するものは、データを装置へ移動したり、装 置から移動させようとしているメイン処理ユニット全部が２つのコントローラの うち１つの負担を負い、一方で、それ以外のコントローラはなんの負荷も受けな いということである。この負荷を軽減するために、オペレータは手動で、いくつ かの記憶装置か１つのポートを介して通信するように設定し、また、記憶装置の 残部が、他のポートを介して通信するように設定できる。これにより、コントロ ーラを介して作業負荷の分布のメジャーを達成することができる。
いつでもいくつかのあるいは全部のポートを可動にすることのできるネットワー クアーキテクチャシステムにおけるマルチ−ポート記憶ユニットを提供すること は望ましい。これにより、メイン処理ユニットは、１つのユニットに対応する作 業負荷をそれが接続されている種々のコントローラに動的に分散させる能力を有 する。またこれにより、はとんど使用されていないコントローラが、ユニットが データの転送を受ける準備をしている地点において、ある特定のデータ転送を操 作できるようになる。このようなマルチ−ポートされた記憶ユニットは、２つあ るいはそれ以上のデータの交換が同時に行われ得るネットワークにおいて特に有 効である。メイン処理ユニットにおいて、データが装置へ転送できなかったり、 あるいは装置からデータを転送できなかったりする可能性は、メイン処理ユニッ トへのあるいはメイン処理ユニットからの多重経路をコントローラに適用するこ と（もし、１つが使用中であれば、他のものが使用できる。）だけでなく、デー タを記憶ユニットに転送あるいは記憶ユニットから転送するのに使用できる多重 コントローラを適用すること（もし、１つが使用中であれば、他のものが使用で きる。）により、減少できる。
記憶ユニットが、いかなる可動ポートを活きていない状態にする必要なくユニッ ト自身を知らせることができるシステムを提供することは望ましいことである。
発明の概要 本発明の目的は、ネットワークアーキテクチャシステムにおいて、いつでもいく つかあるいは全部のポートを可動にすることができるマルチ−ポート記憶ユニッ トを提供することである。また、本発明の目的は、記憶ユニットが、いかなる可 動ポートをも活きていない状態にする必要なくユニット自身を知らせることがで きるシステムを提供することである。
本発明において、データ処理システムが提供されており、ここにおいて、データ 処理システムは、少なくとも１つのメイン処理ユニット、少なくとも１つの大容 量記憶ユニット、少なくとも１つの大容量記憶ユニットを制御し、少なくとも１ つの大容量記憶ユニットと少なくとも１つのメイン処理ユニット間をインターフ ェースするための複数のコントローラおよび、ネットワーク構成内で少なくとも １つのメイン処理ユニット、少なくとも１つの大容量記憶ユニットおよび複数の コントローラを連結しているデータ通信バスを含んでいる。少なくとも１つの大 容量記憶ユニットは、コントローラと通信するために複数のポートと、複数のポ ートのうち少なくとも２つのポートであって、１度に可動となりことができるも のと、少なくとも２つのポートのそれぞれのうち少なくとも１つであって、複数 のコントローラのうち異なる１つと接続できるものを有する。これにより、（ａ ）複数の少な（とも１つのメイン処理ユニットが、複数の経路上で、ネットワー クを経由して、同時に少なくとも１つの大容量記憶ユニットの少なくとも１つと 通信でき、（ｂ）少なくとも１つの大容量記憶ユニットの各々１つが、少なくと も２つの経路を介して、少なくとも１つのメイン処理ユニットと通信できる。
図面の簡単な説明 本発明の上記した目的と他の目的および利点は、図面を用いた以下の詳細な説明 において明白である。ここにおいて参照される特性は、明細書中終始同様のもと である。
図１は、ネットワーク構成におけるコンピュータシステムであって、本発明に組 込まれるコンピュータシステムを表す図である。
図２は、本発明が使用できる１あるいはそれ以上の記憶ユニットとして動作でき るマルチ−ポート装置セットを表す図である。
図３−５は、本発明による、記憶ユニットを制御するためのデータ構成を表すブ ロック図である。
図６−８は、メイン処理ユニット、ポートコントローラおよびコントローラによ りそれぞれアクセスされ得るシステムコンポーネントを、初期化の時点で決定す る手順を表すフローチャートである。
図９−１０は、コントローラユニットポーリングおよび、そのポーリングへのポ ートコントローラレスポンスの手順を表すフローチャートである。
図１１−１２は、メイン処理ユニットによりアクセスされ得るコントローラおよ び記憶ユニットを、初期化終了後、決定するための手順を表すフローチャートで ある。
図１３−１７は、メイン処理ユニットおよび記憶ユニット間の好適なアクセス経 路を決定するための手順を表すフローチャートである。
図１８−１９は、オンラインコマンドに対するコントローラおよびポートコント ローラのそれぞれのレスポンスを表すフローチャートである。
図２０は、本発明に応じて、コマンドを送信するための経路を選択するためのメ イン処理ユニットアルゴリズムを表す図である。
発明の詳細な説明 本発明は、一度に２つあるいはそれ以上のデータ交換を実行できるネットワーク コミュニケーションバスを有するネットワーク環境において、最も効果的に使用 される。１度に１つのデータ交換だけしか実行できないシステムにおいても使用 できるけれども、コミュニケーションバスが、１度に多重交換をできる収容能力 がない場合には、マルチポート記憶ユニットの全ボートへのフルタイムアクセス の利点が小さくなってしまう。
図１は、本発明が使用できる代表的なネットワーク構成１０を示す。ここにおい て、本発明は、メイン処理ユニット１１−１４、ネットワーククロスパー５０゜ ５１を介してメイン処理ユニット１１−１４に接続された装置コントローラ１５ −２０および、コントローラ１５−２０に接続された装置セット１００−１０４ を有する。各装置セットは２つのポート１１９を有し、これらの両方ともが、い つでも可動である。好適な実施例において、装置セット１００−１０４は、ディ スクドライブセットである。
個々のネットワーク構成は変化し得るけれども、構成１０において、各装置コン トローラ１５−２０は、多重装置セット１００−１０４と接続さね、この多重装 置セットを制御できる。各装置コントローラ１５−２０はまた、メイン処理ユニ ット１１−１４の全部と通信できる。同様に、各メイン処理ユニット１１−１４ は、全コントローラ１５−２０をアドレスすることができる。
各装置セット１００−１０４は、１あるいはそれ以上の記憶ユニットとして、あ るいは、１以上の装置セットを取囲む記憶ユニットの部分として構成できる。
１つあるいは他の方法を用いて装置セット上にデータを静的に構成する技術分野 においては、様々な技術が知られている。より好適な方法は、装置セット上に大 容量記憶データを動的に構成することであり、これにより、装置セットが、望ま しい１またはそれ以上の論理記憶ユニットの部分として可変的に動作することが できる。
図２において、図１の装置セット１００−１０４のうちの１つのような装置セッ トの例が示される。この装置セットは、複数の個々の物理的記憶装置２０５（例 えば、ディスクドライカおよびコマンドやデータが通過できる２つのポート１１ ９からなる。以下の説明のために、図２の装置セット１００−１０４の装置２０ ５が、（他の構成もまた用いることができるけれども、）単（己憶ユニットとし て一緒に構成されると仮定する。各ポート１１９は情報処理能力を持つボートコ ントローラ２００により制御される。各ポートコントローラ２００は、それが接 続されているポート１１９を補助するように作動し、各ポート１１９とそのポー トが接続されているコントローラ（１５−２０）間に接続されたバスにおけるパ ケットの転送および受信を完了する能力を有する。ポートコントローラ２００は また、インターフェース　プロトコルの配列を制御する。このインターフェース 　プロトコルにより、データは、ポート１１９とコントローラ１５−２０の間を 転送できる。コマンドパケットデータを受信すると、ポートコントローラ２００ により、受信されたパケットは、ポート１１９からバッファ２０１へ通過する。
マイクロプロセッサ２０２により、そのパケットはマイクロプロセッサの内部メ モリに転送さね、そこで、読込まわへ翻訳される。
各装置セット１００−１０４は、２つのポートコントローラ２００を監視するマ イクロプロセッサ２０２を有する。マイクロプロセッサ２０２は、新規の受信パ ケットを表示する信号をポートコントローラ２００から受信し、このパケットを 読取り、翻訳する。これにより、ポートコントローラ２００が自由により多くの パケットを受信できるようになる。また、パケットをコントローラ１５−２０に 転送するために、マイクロプロセッサ２０２は、バッファ２０３を介して、パケ ットをポートコントローラ２００に与える。ポートコントローラ２００によりパ ケットが転送さヘマイクロプロセッサ２０２に完了が告げられる。マイクロプロ セッサ２０２はまた、１あるいはそれ以上のデータバッファ２０４からデータを 転送しまたは受信するようポートコントローラ２００に指示する。ポートコント ローラ２００は、マイクロプロセッサ２０２に完了を告げる。
所定の装置セット１００−１０４の２つのポートコントローラ２００は、互いに 独立して動作する。これらは、タイミングデ７タ転送に際し、互いに依存しない 。単一マイクロプロセッサ２０２により監視さねへ制御されているこの２つのポ ートコントローラ２００の非同期および並列性質により、装置セット１０〇−１ ０４の各ポート１１９は可動的にデータを転送および受信でき、一方、この装置 セットの他のポート１１９はデータを転送し、受信している。
各記憶装置２０５は、２つの異なるコントローラ１５−２０に接続された２つの ポート１１９のうちどちらかを介して、大容量記憶データを転送でき、上述した ように、両方のポートはいつでも可動的である。したがって、もし特定の装置が 接続された両コントローラが、いかなるメイン処理ユニットにも共通に接続され る場合、これらのメイン処理ユニットはこれら装置への冗長経路を有する。例え ば、メイン処理ユニット１３が、コントローラ１７とコントローラ２０の両方を 介して装置セット１０４と、コントローラ１６とコントローラ２０の両方を介し て装置セット１０３と、そしてコントローラ１６とコントローラ１８を介して装 置セット１０２と通信することができる。多重記憶装置２０５からなる記憶ユニ ットを有することにより、記憶ユニットへのおよび／もしくは記憶ユニットから のデータが、両ポート１１９を介して、２つの異なるコントローラへ同時に転送 され得る。
各メイン処理ユニット１１−１４、コントローラ１５−２０および装置セット１ ００−１０４により、装置セット１００−１０４に含まれるどの装置が通信され ることができ、どの経路が装置と通信するために使用され得るかが決定されなけ ればならない。これらコンポーネントのそれぞれ（例えば、メイン処理ユニット １１−１４、コントローラ１５−２０および装置セット１００−１０４）は、ア クセスされ得る各記憶ユニットに対し、ユニットコントローラブロック（ＵＣＢ ）として知られるデータ構成を構築する。各ＵＣＢは一般に記憶ユニット特性（ 例えば、速度、サイズ、名前およびエラー統計釦、記憶ユニットの可動コマンド へのポインタ、そしてＵＣＢを構築するメイン処理ユニット１１−１４、コント ローラ１５−２０あるいは、装置セット１００−１０４により特別に要求される 他の情報を含む。ＵＣＢの種々のタイプが以下に述べられる。
図３は“メイン処理ユニット”ＵＣＢを表す。メイン処理ユニット１１（４は、 ＵＣＢリストに共に接続されたＵＣＢを介して記憶ユニットへのアクセスを制御 する。各メイン処理ユニットＵＣＢは一般に次のものを含む。記憶ユニット特性 ３００（例えば、記憶ユニット速度、サイズ、名前およびエラー統計値）、この 記憶ユニットに対する可動コマンドのリストへのポインタ３ｏ２、この記憶ユニ ットに対する“経路記述子”　３０６のリストへのポインタ３ｏ４、この記憶ユ ニットに対する最終のコマンドを送るために使用される経路のインディケータ３ ０８および、送信されたコマンド３１０゜経路記述子により、メイン処理ユニッ ト１１−１４が、記憶ユニットをアクセスするために使用できる特定の経路を表 示する。この経路は、メイン処理ユニットが記憶ユニットをアクセスし得るポー ト１１９および記憶ユニットに対するコントローラアドレスを含む。経路記述子 には、経路アドレス（例えば、コントローラ１５−２０のノードアドレス）、統 計値（例えば、経路が使用される時間の数と顕著なコマンド釦および、経路状態 （オンライン／オフライン／利用可卸が含まれる。経路記述子の状態により、経 路が記憶ユニットへのコマンド送信に対し現在、利用可能かどうかが表示される 。
記憶ユニットはオンライン状態になるまで、メイン処理ユニットにより使用され ることができない。ユニット状態は、記憶ユニットが、いかなる経路に対しても 利用可能である場合には、　１Ｊ用可能”とさね、メイン処理ユニットが、あら ゆる利用できる経路を介して“オンライブコマンドを継続的に実行する場合には 、“オンライブとさね、記憶ユニットが、いかなる経路を介しても、利用可能で も、オンラインでもない場合は、“オフライブとなる。もし、記憶ユニットがい かなる経路を介してもオンラインである場合には、メイン処理ユニットに対して もオンラインであるけれども、メイン処理ユニットは、オンライン状態となって いる経路を介して記憶ユニットと通信のみを巳なけらばならない。したがって、 記憶ユニットがオンラインとなっている全経路を識別することは重要なことであ る。
経路情報が、種々のＵＣＢ内で生成さね、維持されることは重要である。種々の コマンド、レスポンス、アテンションメツセージがシステムの種々のコンポーネ ント間で交摸されるアルゴリズムを用いて、多くのプロセスが構築される。
“コマンＦは、オペレーションを要求するためにより高いレベルコンポーネント （例えば、メイン処理ユニット１ｌ−１４）からより低いレベルコンポーネント （例えば、コントローラ１５−２０）に送られるメツセージである。　“レスポ ンス”は、要求されたオペレーション（例えば、コマンドに応じて）の完了に関 する情報を送信するための、より低いレベルコンポーネントからより高いレベル コンポーネントへのメツセージである。アテンションメツセージは、より低いレ ベルコンポーネントからより高いレベルコンポーネントへの、コマンドに応じな いメツセージである。
以下に説明されるコマンドは、コントローラＵＣＢまたは装置セットＵＣＢのど ちらかにおいて、情報を変更するかあるいは監視するかのどちらかに使用される 。オンラインコマンドにより、コントローラあるいは装置セットＵＣＢにおける ユニット／経路の状態がオンラインに設定される。“ゲット　ユニット　スティ タス”コマンドは、コントローラ１５−２０に接続された記憶ユニットに関する 情報（コントローラＵＣＢに含まれる）に対しこのコントローラ１５−２０をポ ーリングする。“ゲット　アベイラブル　ユニット”コマンドは、記憶ユニット に関する情報を装置セット１００−１０４から得る。“デターミン　アクセス経 路”コマンドは、記憶ユニットに対し利用可能な経路に関する情報を集めるため に使用される。
以下に述べられるアテンションメツセージは、いくつかのユニット／経路状態情 報に関するより高いレベルコンポーネントの信号を送信するためにより低いレベ ルコンポーネントにより使用される。“ユニット　プレゼント”アテンションメ ツセージは、装置セットにおける記憶ユニットの存在の信号をコントローラ１５ −２０へ送信したり、その記憶ユニットに関する情報をコントローラ１５−２０ へ送るために使用される。“利用可能”アテンションメツセージは、記憶ユニッ トの存在を示す信号をメイン処理ユニット１１−１４に送信したり、記憶ユニッ トに関する情報をメイン処理ユニットへ送る。“アクセス経路”アテンションメ ツセージは、記憶ユニットへの経路の存在の信号をコントローラあるいは、メイ ン処理ユニットに送信する。
図４は、記憶ユニットやメイン処理ユニット１１−１４からコントローラに接続 された記憶ユニットへの経路を制御するための“コントロープＵＣＢを表わす。
メイン処理ユニットと同様に、コントローラ１５−２０もまた、ＵＣＢリストに おいて共に接続されたＵＣＢを介して記憶ユニットへのアクセスを制御する。
各コントローラＵＣＢは、一般に以下のものを含む。記憶ユニット特性（例えば 、ユニット速度、サイズ、名前およびエラー統計値）、この記憶ユニットに対す る可動コマンドのリストへのポインタ４０２、および、あらゆるメイン処理二二 ツトに対する、メイン処理ユニット１１−１４から記憶ユニットへの経路状態の インディケータ４０４゜ コントローラ１５−２０は、　“メイン処理ユニット接続ブロック”として知ら れるデータ構成を介して各メイン処理ユニットとの通信を制御する。各コントロ ーラ１５−２０は、接続される各メイン処理ユニットに対し分離メイン処理ユニ ット接続ブロック４０６を保持する。メイン処理ユニット接続ブｏ−ｙりは、他 のものの間に以下のものを含む。メイン処理ユニットのアドレス、コントローラ と通信するソフトウェアプロセスの揺りす子、メイン処理ユニットプロセスとの 接続状態（例えば、接続されている、接続されていない）、ここにおいては、コ ントローラとメイン処理ユニットプロセスが現実に互いに接続されるかどうがか ら構される 装置セット１００−１０４はまた、接続されたリストにグループ分けされたＵＣ Ｂを介して、記憶ユニットへのアクセスを制御する。各“装置セット”ＵＣＢ（ 図５に示される）は以下のものを含む。記憶ユニット特性５００　（例えば、ユ ニット速度、サイズ、名前およびエラー統計値）、記憶ユニットに対する顕著な コマンドのリストへのポインタ５０２、コントローラを介して、いかなるメイン 処理ユニットにおいても記憶ユニットがオンラインに設定されているかどうかを 表示し、もし全部がオンラインでない場合には、いかなるメイン処理ユニットに おいても、記憶ユニットが利用可能に設定されているかどうかを表示する各コン トローラ毎の経路状態５０４（オンライン、利用可能、オフライン）、およびメ イン処理ユニツ目己杢子５０８のリストへのポインタ５０６゜各メイン処理ユニ ット記述子は、このメイン処理ユニットに対する識別子（例えば、メイン処理ユ ニットポートのノードアドレス）と、各コントローラ１５−２０を介したこのメ イン処理ユニットへの経路状態（例えば、オンライン、利用可能、オフライン） を含む。
図６−８は、メイン処理ユニット１１−１４、コントローラ１５−２０およびポ ートコントローラ２２０による初期化において実行されるもので、システムのど のコンポーネントかアクセスされ得るかを決定する手順を説明している。
ここで、図６を参照すると、オペレーションシステムブーツ中に、従来のポーリ ング技術を用いて、メイン処理ユニット１１−１４が利用可能な記憶ユニットに 対する各コントローラ１５−２０をポーリングする。以下に述べられるように、 もし、システム生成パラメータ（例えば、システムマネージャにより設定された パラメータ）のような制約により禁じられていない場合には、メイン処理ユニッ トにより、利用可能な記憶ユニットオンラインが、システムに対しオンラインに される。
入力／出力ドライバ　プロセスはコントローラと“接続”する。（例えば、コン トローラの存在を知らしたり、コントローラとの通信を初期化する。）このよう に接続された各コントローラに対し、ドライバは、メイン処理ユニット１１−１ ４に利用可能なこのコントローラに接続された全記憶ユニットを、“ゲットユニ ット　スティタス”コマンドを介してポーリングする。コマンドにおける“ネク スト　ユニット”変更子により、コントローラが、コマンドで指定されたユニッ ト数と等しいか、大きいユニット数を有する記憶ユニットに関する情報に応答す るようにする。このように識別された各記憶ユニットに対し、もしＵＣＢがまだ 構築されていない場合には、ドライバが、メイン処理ユニットＵＣＢを構築し、 Ｃｂホした図３を参照のこと）、新規のＵＣＢをＵＣＢリストに接続する。
どの場合においても、ドライバはまた、経路記述子を儲け、それを新規のメイン 処理ユニットＵＣＢに接続する。
もし禁じられていない場合には、ドライバは、オンラインコマンドをコントロー ラ／ユニットへ送信することにより、ユニット／経路をオンラインにする。ドラ イバはまた、“デターミン　アクセス　経路“コマンドをコントローラ／ユニッ トへ送信し、これにより、記憶ユニットは、他の利用可能な経路全部を介して、 “アクセス　経路”アテンションメツセージを送信し、こうすることで、コマン ドを記憶ユニットへ送信するのに使用できるオルタネイト経路の信号を送信する ことになる。
図７は、サブシステムブーツ（例えば、装置セットのブーツ）中に装置セット１ ００−１０４により開始される手順を示す。装置セット１００−１０４は、装置 セットにおいて接続された装置２０５が属する記憶ユニットあるいは複数の記憶 ユニットをＥｌ＋する。このことは、例えば、上記参照した特許出願“データ記 憶装置とその方法”において述べられるように、まず最初にシステムオペレータ が装置セットの構成を定義することにより達成できる。各装置２０５が属する記 憶ユニットを識別する情報を含んでいる、装置セット構成に関する情報は、この 時に、各装置２０５上に記憶されることかでき、この装置セットに接続された全 装置２０５をポーリングすることによって、この装置セットにおけるプロセッサ （例えば、図２のマイクロプロセッサ２０２）により読取られることができる。
このように識別された各記憶ユニットに対し、装置セットは、装置セットＵＣＢ 佳記に説明された２図５を参照のこと）を構築し、装置セットＵＣＢリストに接 続する。そして、装置セット１００−１０４は“ユニット　プレゼントアテンシ ョンメツセージを、この装置セットが接続されている全コントローラ１５−２０ に送信する。継続的にアテンションメツセージを受信する各コントローラに対し 、装置セット１００−１０４は、記憶ユニットがこのコントローラ１５−２０に 対し、この装置セットＵＣＢのコントローラ経路状態において利用可能であると いうフラグを立てる。
図８は、“利用可能“を表示する“ユニット　プレゼント”アテンションメツセ ージを装置セット１００−１０４から受信すると、コントローラ１５−２０によ り開始される手順を示す。アテンションメツセージを受信すると、コントローラ １５−２０は、存在すると表示された記憶ユニットに対しコントローラＵＣＢ０ １占こ述べられた；図４を参照のこと）が既に構築されたかどうかを決定する。
もしコントローラＵＣＢが存在していない場合には、コントローラ１５−２０は 、記憶ユニットに対しコントローラＵＣＢを構築し、それをコントローラＵＣＢ リストに接続する。
一旦コントローラ１５−２０がコントローラＵＣＢを設定すると、このコントロ ーラは記憶ユニット状態を、全メイン処理ユニット１１−１４に対し利用可能で あるように設定し、コントローラＵＣＢのフィールドをアテンションメツセージ において受信された情報を用いて更新する。コントローラ１５−２０はまた、記 憶ユニットの利用可能性を、このコントローラを介して、接続されたメイン処理 ユニット１１−１４の全部に知らせる。利用可能アテンションメツセージを、接 続されたメイン処理ユニット１１−１４のそれぞれに送信することによりこのこ のが実行される。
図９および１０は、どのシステムコンポーネントが最初に１源か入れられた“か に関係なく、ＵＣＢが各記憶ユニットに対し構築されていることを確認するため の手順を示すフローチャートである。例えば、もし所定のコントローラ１５−２ ０がメイン処理ユニット１１−１４の後に電源をいれられると、メイン処理ユニ ットＵＣＢは、このコントローラを介して接続された記憶ユニットに対し構築さ れることができない。これを防ぐために、サブシステムブーツ中に、コントロー ラ１５−２０は一般に“ゲット　アベイラブル　ユニット”コマンドを、コント ローラ１５−２０が接続されている各装置セット１００−１０４に送信する。
（図９を参照のこと。）このポーリング手順は、全コントローラ１５−２０をポ ーリングしているメイン処理ユニット１１−１４と類似している。
装置セット１００−１０４は、ＵＣＢのリストを走査することにより“ゲットア ベイラブル　ユニット”コマンド（図１０を参照のこと）に応答する。装置セッ ト１００−１０４は、“ユニット　プレゼント”アテンションメツセージ（装置 セットの初期化において送信するメツセージと同様である。−一図７を参照のこ と）を、各利用可能ユニットに対する要求コントローラに送信する。このように 、コントローラ１５−２０と装置セット１００−１０４の両方が、それらが初期 化するとき、“利用可能”アテンションメツセージ（メイン処理ユニット１１− １４に送信されたもの）を開始し、メイン処理ユニットが常に記憶ユニットの利 用可能性について知らせていることを確認する。
」占こ述べられるように、メイン処理ユニットの初期化後に、記憶ユニットがメ イン処理ユニット１１−１４に対し利用可能になることができる。（図７−１０ を参照のこと）図１１および１２は、１１用可能”アテンションメツセージを受 信した後にメイン処理ユニット１１−１４がメイン処理ユニットＵＣＢを構築す るプロセスが示される。
記憶ユニットから１１用可能”メツセージを受信すると、メイン処理ユニット１ １−１４は一般的には、記憶ユニットについて“学習”する。このようなメツセ ージを受信すると、メイン処理ユニットは、この記憶ユニットに対しメイン処理 ユニットＵＣＢが既に存在するかどうかを決定する。もし存在しない場合には、 メイン処理ユニット１１−１４は、記憶ユニットに対しＵＣＢを設定し、接続す る。また、このメイン処理ユニットは、アテンションメツセージが受信された経 路を表示する経路記述子を設定し、接続する。もし、ＵＣＢが既に存在するが、 この経路に対し経路記述子が構築されていない場合には、メイン処理ユニットは この経路に対し経路記述子を構築する。
もし、メイン処理ユニットＵＣＢが既に存在し、経路記述子が既にこの経路に対 し構築されていた場合には、記憶ユニットはこの経路を介しオンラインとなり、 この記憶ユニットは非同期状態変化（再初期化のようなもの）をうける。一般に 、これによりエラーレポートが生成さね、または、他の例外処理が生成され得る 。
する。
メイン処理ユニット１１−１４および記憶ユニット間のデータ転送における最大 の柔軟性を提供するために、メイン処理ユニット１１−４４は“デターミンニッ ト“デターミン　アクセス　経路”コマンドに応答する。
４（図１４）に転送する。装置セット１００−１０４は、　“アクセス経路″ア テンションメツセージ（図１５）を送信することにより、装置セットか接続され ている各コントローラ（コマンドを送信するコントローラを除（）に応答する。
各コントローラ１５−２０は、このメツセージを受取ると、　“アクセス　経路 ”アテンションメツセージ（図１６）を特定の表示された記憶ユニットを、オン ラインでなく、利用可能に設定している、接続されたメイン処理ユニットの全部 に送信する。（このコントローラは、どのメイン処理ユニットが記憶ユニットを オンラインでなく利用可能に設定したかを、コントローラＵＣＢの情報から決定 できる。） 各メイン処理ユニット１１−１４は、“アクセス　経路“アテンションメツセー ジ（図１７）を受信した後、表示された記憶ユニットに対応するメイン処理ユが 、次のコマンドを転送するために選択される。
しきい値を越えてしまう場合には、このコマンドは、顕著なコマンドの最小数を 有する経路を介して転送される。
いつでもボート全部を可動にしておくことのできるネットワークアーキテクチャ システムにおいて、マルチ−ボート記憶装置（例えば、装置セット）を有するデ ータ処理システムがここに示されている。ここにおいて、記憶装置は、いかなる 可動ボートを活きていない状態する必要なくそれ自身を知らせることができる。
この技術分野を熟知している者ならば、本発明がここに述べられた実施例以外の ものであっても実践できることは理解できるであろう。ここにおける実施例は、 本発明を説明するためのものであって、限定するものではな（、本発明は、以下 の請求の範囲によってのみ限定されるものである。
ＦＩＧ、ＩＯ ＦＩＧｉ２ ＦＩＧ、１３ ＦＩＧ−ｉ６ 補正書の写しくｍ提出書 （特許法第１８４条の８） １、特許出願の表示 ＰＣＴ／ＵＳ９１／Ｃ１１２５６ ２、発明の名称 データ処理システムにおける通信のための装置およびその方法３、特許出願人 名　称　マイクロ　テクノロジー　インコーホレイテッド６、添付書類の目録 （１）補正書の写しく翻沢カ　１通 請求の範囲 １、少なくとも１つのメイン処理ユニットと、大容量記憶装置と、 前記大容量記憶装置を制御し、前記大容量記憶装置と前記少なくとも１つのメイ ン処理ユニット間をインターフェースするための複数の装置コントローラと、 ネットワーク構成において、前記少なくとも１つのメイン処理ユニットと前記複 数の装置コントローラを連結するデータ通信バスからなるものであって、前記大 容量記憶装置は、前記コントローラと通信するための複数の手段と、前記複数の 通信のための手段のうち少なくとも２つであって、１度に可動となることができ ものと、前記少なくとも２つの通信するための手段のそれぞれ少なくとも１つで あって、前記複数のコントローラの異なる１つに接続されるものを有し、これに より、前記データ処理システムは、（ａ）複数の前記少なくとも１つのメイン処 理ユニットが、複数の経路上で、前記ネットワークを介して、同時に前記大容量 記憶装置と通信できるようにし、（ｂ）前記大容量記憶装置が、少なくとも２つ の経路を介して、前記少なくとも１つのメイン処理ユニットと通信できるように したものからなるデータ処理システム。
２、前記大容量記憶装置が、いかなる可動経路をも使用不能にすることなく、前 記可動経路の利用可能性を前記複数の可動経路を有するメイン処理ユニットに知 らせることができる手段から、さらになる請求の範囲１に記載のデータ処理シス テム。
３、複数のメイン処理ユニットからなる請求の範囲１に記載のデータ処理システ ム。
４、複数の大容量記憶装置からなる請求の範囲１に記載のデータ処理システム。
５、前記大容量記憶装置は、複数のディスクドライブを含む請求の範囲１に記載 のデータ処理システム。
６、前記大容量記憶装置は、複数のフロッピーディスクドライブを含む請求の範 囲１に記載のデータ処理システム。
７、前記少なくとも１つの大容量記憶装置は、複数の光デイスクドライブを含む 請求の範囲１に記載のデータ処理システム。
８、前記少なくとも１つの大容量記憶装置は、複数のテープドライブを含む請求 の範囲１に記載のデータ処理システム。
９、前記少なくとも１つの大容量記憶装置は、キャッシュメモリからなる請求の 範囲１１ｍｆｆ譚のデータ処理システム。
１０、前記大容量記憶装置は、記憶ユニットとして共に動作するように連結され た１組の記憶装置を含む請求の範囲１に記載のデータ処理システム。
１１、複数のメイン処理ユニットと、 大容量記憶ユニットとして特徴づけされる大容量記憶手段と、前記大容量記憶装 置を制御し、前記大容量記憶装置と前記複数のメイン処理ユニット間をインター フェースするための複数の装置コントローラと、ネットワーク構成において、前 記複数のメイン処理ユニットとと前記複数の装置コントローラを連結するデータ 通信バスからなるものであって、前記大容量記憶ユニットが、前記コントローラ と通信するための複数のポートと、前記複数のポートの少なくとも２つであって 、１度に可動となることができるものと、前記少なくとも２つのポートのそれぞ れ少なくとも１つであって、前記複数のコントローラの異なる１つに接続される ものを有し、これにより、前記データ処理システムは、（ａ）前記複数のメイン 処理ユニットが、複数の経路上で、前記ネットワークを介して、同時に前記大容 量記憶装置と通信できるようにし、（ｂ）前記大容量記憶装置が、少なくとも２ つの経路を介して、前記複数のメイン処理ユニットのうち少なくとも１つと通信 できるようにしたものからなるデータ処理システム。
１２、前記大容量記憶手段は、大容量記憶ユニットとして共に動作するように連 結された１組の記憶装置を含む請求の範囲１１に記載のデータ処理システム。
１３、前記記憶装置のセットが複数のディスクドライブを含む、請求の範囲１２ に記載のデータ処理システム。
１４、前記記憶装置のセットが、複数のフロッピーディスクドライブを含む、請 求の範囲］２に記載のデータ処理システム。
１５、前記記憶装置のセットが、複数の光デイスクドライブを含む、請求の範囲 １２に記載のデータ処理システム。
１６、前記記憶装置のセットか、複数のテープドライブを含む、請求の範囲１２ に記載のデータ処理システム。
１７、少なくとも１つのメイン処理ユニットと、大容量記憶装置と、 前記大容量記憶装置を制御し、前記大容量記憶装置と前記少なくとも１つのメイ ン処理ユニット間をインターフェースするための複数の装置コントローラと、 ネットワーク構成において、前記少なくとも１つのメイン処理ユニットと前記複 数の装置コントローラを連結するデータ通信バスからなるものであって、前記大 容量記憶装置は、前記コントローラと通信するための複数の手段と、前記複数の 通信のための手段のうち少なくとも２つであって、１度に可動となることができ るものからなるデータ処理システムにおいて、前記少なくとも２つの通信するた めの手段のそれぞれ少なくとも１つが前記複数のコントローラの異なる１つに接 続さね〜これにより、前記データ処理システムは、（ａ）複数の前記少な（とも １つのメイン処理ユニットが、複数の経路上で、前記ネットワークを介して、同 時に前記大容量記憶装置の少なくとも１つと通信できるようにし、（ｂ）前記大 容量記憶装置が、少なくとも２つの経路を介して、前記少なくとも１つのメイン 処理ユニットと通信できるようにするものからなるデータ処理方法。
１８、前記大容量記憶装置が、いかなる前記使用可能な経路をも使用不能にする ことなく、前記使用可能な経路の利用可能性を複数の使用可能経路を有するメイ ン処理ユニットに知らせることができるステップから、さらになる請求の範囲１ ７に記載のデータ処理方法。
１９、複数のメイン処理ユニットと、 大容量記憶ユニットとして特徴づけされる大容量記憶手段と、前記大容量記憶ユ ニットを制御し、前記大容量記憶ユニットと前記複数のメイン処理ユニット間を インターフェースするための複数の装置コントローラと、 ネットワーク構成において、前記複数のメイン処理ユニットど前記複数の装置コ ントローラを連結するデータ通信バスからなるものであって、前記大容量記憶装 置は、前記コントローラと通信するための複数のポートと、前記複数のポートの うち少なくとも２つであって、１度に可動となることができるものからなるデー タ処理システムにおいて、前記少なくとも２つのポートのそれぞれ少なくとも１ つが前記複数のコントローラの異なる１つに接続さね、これにより、前記データ 処理システムは、（ａ）前記複数のメイン処理ユニットが、複数の経路上で、前 記ネットワークを介して、同時に前記大容量記憶装置と通信できるようにし、（ ｂ）前記大容量記憶装置が、少なくとも２つの経路を介して、前記複数のメイン 処理ユニットのうち少なくとも１つと通信できるようにするものからなるデータ 処理方法。
２０、前記大容量記憶装置が、いかなる前記使用可能な経路をも使用不能にする ことなく、前記使用可能な経路の利用可能性を複数の使用可能経路を有するメイ ン処理ユニットに知らせることができるステップから、さらになる請求の範囲１ ９に記載のデータ処理方法。
ＰＣＴ／ＵＳ　９］１０１２５６ 国際調査報告 ｐｃτ／ＵＳ　９１１０１２５６

Claims (20)

    【特許請求の範囲】
  1. １．少なくとも１つのメイン処理ユニットと、少なくとも１つの大容量記憶装置 と、 前記少なくとも１つの大容量記憶装置を制御し、前記少なくとも１つの大容量記 憶装置と前記少なくとも１つのメイン処理ユニット間をインターフェースするた めの複数の装置コントローラと、ネットワーク構成において、前記少なくとも１ つのメイン処理ユニットと前記複数の装置コントローラを連結するデータ通信バ スからなるものであって、前記少なくとも１つの大容量記憶装置は、前記コント ローラと通信するための複数の手段と、前記複数の通信するための手段のうち少 なくとも２つであって、１度に可動となることができるものと、前記少なくとも ２つの通信するための手段のそれぞれ少なくとも１つであって、前記複数のコン トローラの異なる１つに接続されるものを有し、これにより、前記データ処理シ ステムは、（ａ）複数の前記少なくとも１つのメイン処理ユニットが、複数の経 路上で、前記ネットワークを介して、同時に前記少なくとも１つの大容量記憶装 置の少なくとも１つと通信できるようにし、（ｂ）前記少なくとも１つの大容量 記憶装置のうち少なくとも１つが、少なくとも２つの経路を介して、前記少なく とも１つのメイン処理ユニットと通信できるようにしたものからなるデータ処理 システム。
  2. ２．前記少なくとも１つの大容量記憶装置のうち前記少なくとも１つが、いかな る可動経路をも使用不能にすることなく、前記可動経路の利用可能性を前記少な くとも１つのメイン処理ユニットのうち前記１つに知らせることができる手段か ら、さらになる請求の範囲１に記載のデータ処理システム。
  3. ３．複数のメイン処理ユニットからなる請求の範囲１に記載のデータ処理システ ム。
  4. ４．複数の大容量記憶装置からなる請求の範囲１に記載のデータ処理システム。
  5. ５．前記少なくとも１つの大容量記憶装置は、複数のディスクドライブを含む請 求の範囲１に記載のデータ処理システム。
  6. ６．前記少なくとも１つの大容量記憶装置は、複数のフロッピーディスクドライ ブを含む請求の範囲１に記載のデータ処理システム。
  7. ７．前記少なくとも１つの大容量記憶装置は、複数の光ディスクドライブを含む 請求の範囲１に記載のデータ処理システム。
  8. ８．前記少なくとも１つの大容量記憶装置は、複数のテープドライブを含む請求 の範囲１に記載のデータ処理システム。
  9. ９．前記少なくとも１つの大容量記憶装置は、キャッシュメモリからなる請求の 範囲１に記載のデータ処理システム。
  10. １０．前記少なくとも１つの大容量記憶装置は、記憶ユニットとして共に動作す るように連結された１組の記憶装置を含む請求の範囲１に記載のデータ処理シス テム。
  11. １１．複数のメイン処理ユニットと、 少なくとも１つの大容量記憶ユニットとして特徴づけされる大容量記憶手段と、 前記少なくとも１つの大容量記憶ユニットを制御し、前記少なくとも１つの大容 量記憶ユニットと前記複数のメイン処理ユニット間をインターフェースするため の複数の装置コントローラと、ネットワーク構成において、前記複数のメイン処 理ユニットと前記複数の装置コントローラを連結するデータ通信バスからなるも のであって、前記少なくとも１つの大容量記憶ユニットのうち少なくとも１つが 、前記コントローラと通信するための複数のポートと、前記複数のポートの少な くとも２つであって、１度に可動となることができるものと、前記少なくとも２ つのポートのそれぞれ少なくとも１つであって、前記複数のコントローラの異な る１つに接続されるものを有し、これにより、前記データ処理システムは、（ａ ）前記複数のメイン処理ユニットが、複数の経路上で、前記ネットワークを介し て、同時に前記少なくとも１つの大容量記憶装置の少なくとも１つと通信できる ようにし、（ｂ）前記少なくとも１つの大容量記憶ユニットのうち少なくとも１ つが、少なくとも２つの経路を介して、前記複数のメイン処理ユニットのうち少 なくとも１つと通信できるようにしたものからなるデータ処理システム。
  12. １２．少なくとも１つの大容量記憶ユニットとして特徴づけされる前記大容量記 憶手段は、少なくとも１つの大容量記憶ユニットとして共に動作するように連結 された１組の記憶装置を含む請求の範囲１１に記載のデータ処理システム。
  13. １３．前記記憶装置のセットは複数のディスクドライブを含む、請求の範囲１２ に記載のデータ処理システム。
  14. １４．前記記憶装置のセットは、複数のフロッピーディスクドライブを含む、請 求の範囲１２に記載のデータ処理システム。
  15. １５．前記記憶装置のセットは、複数の光ディスクドライブを含む、請求の範囲 １２に記載のデータ処理システム。
  16. １６．前記記憶装置のセットは、複数のテープドライブを含む、請求の範囲１２ に記載のデータ処理システム。
  17. １７．少なくとも１つのメイン処理ユニットと、少なくとも１つの大容量記憶装 置と、 前記少なくとも１つの大容量記憶装置を制御し、前記少なくとも１つの大容量記 憶装置と前記少なくとも１つのメイン処理ユニット間をインターフェースするた めの複数の装置コントローラと、ネットワーク構成において、前記少なくとも１ つのメイン処理ユニットと前記複数の装置コントローラを連結するデータ通信バ スからなるものであって、前記少なくとも１つの大容量記憶装置は、前記コント ローラと通信するための複数の手段と、前記複数の通信手段のうち少なくとも２ つであって、１度に可動となることができるものからなるデータ処理システムに おいて、前記少なくとも２つの通信するための手段のそれぞれ少なくとも１つが 前記複数のコントローラの異なる１つに接続され、これにより、前記データ処理 システムは、（ａ）複数の前記少なくとも１つのメイン処理ユニットが、複数の 経路上で、前記ネットワークを介して、同時に前記少なくとも１つの大容量記憶 装置の少なくとも１つと通信できるようにし、（ｂ）前記少なくとも１つの大容 量記憶装置のうち少なくとも１つが、少なくとも２つの経路を介して、前記少な くとも１つのメイン処理ユニットと通信できるようにするものからなるデータ処 理方法。
  18. １８．前記少なくとも１つの大容量記憶装置のうち前記少なくとも１つが、いか なる前記使用可能な経路をも使用不能にすることなく、前記使用可能な経路の利 用可能性を前記少なくとも１つのメイン処理ユニットのうち前記１つに知らせる ことができるステップから、さらになる請求の範囲１７に記載のデータ処理方法 。
  19. １９．複数のメイン処理ユニットと、 少なくとも１つの大容量記憶ユニットとして特徴づけされる大容量記憶手段と、 前記少なくとも１つの大容量記憶ユニットを制御し、前記少なくとも１つの大容 量記憶ユニットと前記複数のメイン処理ユニット間をインターフェースするため の複数の装置コントローラと、ネットワーク構成において、前記複数のメイン処 理ユニットと前記複数の装置コントローラを連結するデータ通信パスからなるも のであって、前記少なくとも１つの大容量記憶ユニットは、前記コントローラと 通信するための複数のポートと、前記複数のポートのうち少なくとも２つであっ て、１度に可動となることができるものからなるデータ処理システムにおいて、 前記少なくとも２つのポートのそれぞれ少なくとも１つが前記複数のコントロー ラの異なる１つに接続され、これにより、前記データ処理システムは、（ａ）前 記複数のメイン処理ユニットが、複数の経路上で、前記ネットワークを介して、 同時に前記少なくとも１つの大容量記憶ユニットの少なくとも１つと通信できる ようにし、（ｂ）前記少なくとも１つの大容量記憶ユニットのうち少なくとも１ つが、少なくとも２つの経路を介して、前記複数のメイン処理ユニットのうち少 なくとも１つと通信できるようにするものからなるデータ処理方法。
  20. ２０．前記少なくとも１つの大容量記憶ユニットのうち前記少なくとも１つが、 いかなる前記使用可能な経路をも使用不能にすることなく、前記使用可能な経路 の利用可能性を前記少なくとも１つのメイン処理ユニットのうち前記１つに知ら せることができるステップから、さらになる請求の範囲１９に記載のデータ処理 方法。
JP91506037A 1990-03-09 1991-02-27 データ処理システムにおける通信のための装置およびその方法 Pending JPH05505482A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/491,434 US5388243A (en) 1990-03-09 1990-03-09 Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
PCT/US1991/001256 WO1991014229A1 (en) 1990-03-09 1991-02-27 Apparatus and method for communication in a data processing system
US491,434 1995-06-16

Publications (1)

Publication Number Publication Date
JPH05505482A true JPH05505482A (ja) 1993-08-12

Family

ID=23952207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP91506037A Pending JPH05505482A (ja) 1990-03-09 1991-02-27 データ処理システムにおける通信のための装置およびその方法

Country Status (6)

Country Link
US (1) US5388243A (ja)
EP (1) EP0518965A1 (ja)
JP (1) JPH05505482A (ja)
AU (1) AU7486091A (ja)
CA (1) CA2077447A1 (ja)
WO (1) WO1991014229A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006244016A (ja) * 2005-03-02 2006-09-14 Nec Corp コンピュータシステム及びアクセスパスの管理方法

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5414818A (en) * 1990-04-06 1995-05-09 Mti Technology Corporation Method and apparatus for controlling reselection of a bus by overriding a prioritization protocol
US5237658A (en) * 1991-10-01 1993-08-17 Tandem Computers Incorporated Linear and orthogonal expansion of array storage in multiprocessor computing systems
JP2777301B2 (ja) * 1992-01-07 1998-07-16 三菱電機株式会社 記録装置
CA2131627A1 (en) * 1992-03-09 1993-09-16 Yu-Ping Cheng High-performance non-volatile ram protected write cache accelerator system
US5687388A (en) * 1992-12-08 1997-11-11 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
US5590292A (en) * 1992-12-08 1996-12-31 Compaq Computer Corporation Scalable tree structured high speed input/output subsystem architecture
EP0607733A1 (en) * 1993-01-08 1994-07-27 International Business Machines Corporation Apparatus and method for data communications between nodes
US5742239A (en) * 1993-08-24 1998-04-21 Mti Technology Corporation Background arbitration monitoring to improve access on lightly consumed network
US5539660A (en) * 1993-09-23 1996-07-23 Philips Electronics North America Corporation Multi-channel common-pool distributed data storage and retrieval system
US5625841A (en) * 1994-04-20 1997-04-29 International Business Machines Corporation Data processing system
JP2969251B2 (ja) * 1995-01-26 1999-11-02 日本アイ・ビー・エム株式会社 データ記憶システム及びデータ記憶システムのパリティ発生方法
US5761455A (en) * 1995-02-06 1998-06-02 Cpu Technology, Inc. Dynamic bus reconfiguration logic
US5694615A (en) * 1995-06-26 1997-12-02 Hewlett Packard Company Storage system having storage units interconnected to form multiple loops to provide simultaneous access from multiple hosts
US5768162A (en) * 1995-07-26 1998-06-16 Comptek Federal Systems, Inc. Data bus recorder
EP0843856A1 (de) * 1995-08-11 1998-05-27 Siemens Nixdorf Informationssysteme AG Anordnung zum anschluss peripherer speichergeräte
JP2981482B2 (ja) * 1995-12-06 1999-11-22 日本アイ・ビー・エム株式会社 データ記憶システム、データ転送方法及びデータ再構成方法
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
JP3568181B2 (ja) * 1997-06-23 2004-09-22 株式会社東芝 ニューラルネット分析装置、記憶媒体
US6088330A (en) * 1997-09-09 2000-07-11 Bruck; Joshua Reliable array of distributed computing nodes
US6052360A (en) * 1997-10-23 2000-04-18 Mci Communications Corporation Network restoration plan regeneration responsive to transitory conditions likely to affect network traffic
US6418478B1 (en) * 1997-10-30 2002-07-09 Commvault Systems, Inc. Pipelined high speed data transfer mechanism
US7581077B2 (en) 1997-10-30 2009-08-25 Commvault Systems, Inc. Method and system for transferring data in a storage operation
US6145028A (en) * 1997-12-11 2000-11-07 Ncr Corporation Enhanced multi-pathing to an array of storage devices
US6658417B1 (en) 1997-12-31 2003-12-02 International Business Machines Corporation Term-based methods and apparatus for access to files on shared storage devices
USRE42761E1 (en) 1997-12-31 2011-09-27 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US5950203A (en) * 1997-12-31 1999-09-07 Mercury Computer Systems, Inc. Method and apparatus for high-speed access to and sharing of storage devices on a networked digital data processing system
US7010532B1 (en) 1997-12-31 2006-03-07 International Business Machines Corporation Low overhead methods and apparatus for shared access storage devices
US6694317B1 (en) * 1997-12-31 2004-02-17 International Business Machines Corporation Method and apparatus for high-speed access to and sharing of storage devices on a networked digital data processing system
US5941972A (en) * 1997-12-31 1999-08-24 Crossroads Systems, Inc. Storage router and method for providing virtual local storage
US6393537B1 (en) * 1998-01-06 2002-05-21 International Business Machines Corporation Host storage management control of outboard data movement
US5996024A (en) * 1998-01-14 1999-11-30 Emc Corporation Method and apparatus for a SCSI applications server which extracts SCSI commands and data from message and encapsulates SCSI responses to provide transparent operation
JPH11345175A (ja) * 1998-06-02 1999-12-14 Nec Kofu Ltd 代替パス制御システム及び方法
US6434637B1 (en) * 1998-12-31 2002-08-13 Emc Corporation Method and apparatus for balancing workloads among paths in a multi-path computer system based on the state of previous I/O operations
GB2388224B (en) * 1998-12-31 2003-12-24 Emc Corp Method and apparatus for balancing workloads among paths in a multi-path computer system
US6285656B1 (en) * 1999-08-13 2001-09-04 Holontech Corporation Active-passive flow switch failover technology
US6708254B2 (en) 1999-11-10 2004-03-16 Nec Electronics America, Inc. Parallel access virtual channel memory system
US7200666B1 (en) * 2000-07-07 2007-04-03 International Business Machines Corporation Live connection enhancement for data source interface
US6850997B1 (en) * 2000-09-27 2005-02-01 International Business Machines Corporation System, method, and program for determining the availability of paths to a device
US7047273B2 (en) * 2000-11-28 2006-05-16 Navic Systems, Inc. Load balancing in set top cable box environment
US20040233910A1 (en) * 2001-02-23 2004-11-25 Wen-Shyen Chen Storage area network using a data communication protocol
US6715098B2 (en) 2001-02-23 2004-03-30 Falconstor, Inc. System and method for fibrechannel fail-over through port spoofing
US7093127B2 (en) * 2001-08-09 2006-08-15 Falconstor, Inc. System and method for computer storage security
US7058788B2 (en) * 2001-02-23 2006-06-06 Falconstor Software, Inc. Dynamic allocation of computer memory
US7130970B2 (en) * 2002-09-09 2006-10-31 Commvault Systems, Inc. Dynamic storage device pooling in a computer system
US8370542B2 (en) 2002-09-16 2013-02-05 Commvault Systems, Inc. Combined stream auxiliary copy system and method
EP1625526B1 (en) 2003-04-03 2012-10-03 Commvault Systems, Inc. System and method for dynamically performing storage operations in a computer network
CA2544063C (en) 2003-11-13 2013-09-10 Commvault Systems, Inc. System and method for combining data streams in pilelined storage operations in a storage network
JP2005190106A (ja) 2003-12-25 2005-07-14 Hitachi Ltd 論理ボリュームを管理する記憶制御サブシステム
US7500053B1 (en) * 2004-11-05 2009-03-03 Commvvault Systems, Inc. Method and system for grouping storage system components
WO2006053050A2 (en) * 2004-11-08 2006-05-18 Commvault Systems, Inc. System and method for performing auxiliary storage operations
US8559443B2 (en) 2005-07-22 2013-10-15 Marvell International Ltd. Efficient message switching in a switching apparatus
US8312323B2 (en) 2006-12-22 2012-11-13 Commvault Systems, Inc. Systems and methods for remote monitoring in a computer network and reporting a failed migration operation without accessing the data being moved
US8155829B2 (en) * 2007-11-21 2012-04-10 Denso Corporation Common control apparatus and vehicle control system
US8621154B1 (en) 2008-04-18 2013-12-31 Netapp, Inc. Flow based reply cache
US8161236B1 (en) 2008-04-23 2012-04-17 Netapp, Inc. Persistent reply cache integrated with file system
US8171227B1 (en) 2009-03-11 2012-05-01 Netapp, Inc. System and method for managing a flow based reply cache
FR2996019B1 (fr) 2012-09-21 2014-10-31 Thales Sa Structure de controleur d'echanges de donnees et de communications generique et multi roles
US10379988B2 (en) 2012-12-21 2019-08-13 Commvault Systems, Inc. Systems and methods for performance monitoring
US9898213B2 (en) 2015-01-23 2018-02-20 Commvault Systems, Inc. Scalable auxiliary copy processing using media agent resources
US9904481B2 (en) 2015-01-23 2018-02-27 Commvault Systems, Inc. Scalable auxiliary copy processing in a storage management system using media agent resources
US11010261B2 (en) 2017-03-31 2021-05-18 Commvault Systems, Inc. Dynamically allocating streams during restoration of data
US11593223B1 (en) 2021-09-02 2023-02-28 Commvault Systems, Inc. Using resource pool administrative entities in a data storage management system to provide shared infrastructure to tenants

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3303482A (en) * 1963-02-25 1967-02-07 Rca Corp Redundant recording system with parity checking
US3544777A (en) * 1967-11-06 1970-12-01 Trw Inc Two memory self-correcting system
DE1963895C3 (de) * 1969-06-21 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Datenspeicher und Datenspeicher anste'uerschaltung
US3803560A (en) * 1973-01-03 1974-04-09 Honeywell Inf Systems Technique for detecting memory failures and to provide for automatically for reconfiguration of the memory modules of a memory system
US3905023A (en) * 1973-08-15 1975-09-09 Burroughs Corp Large scale multi-level information processing system employing improved failsaft techniques
US3999163A (en) * 1974-01-10 1976-12-21 Digital Equipment Corporation Secondary storage facility for data processing systems
US4047157A (en) * 1974-02-01 1977-09-06 Digital Equipment Corporation Secondary storage facility for data processing
US4007448A (en) * 1974-08-15 1977-02-08 Digital Equipment Corporation Drive for connection to multiple controllers in a digital data secondary storage facility
US3917933A (en) * 1974-12-17 1975-11-04 Sperry Rand Corp Error logging in LSI memory storage units using FIFO memory of LSI shift registers
US4070704A (en) * 1976-05-17 1978-01-24 Honeywell Information Systems Inc. Automatic reconfiguration apparatus for input/output processor
US4093985A (en) * 1976-11-05 1978-06-06 North Electric Company Memory sparing arrangement
US4183084A (en) * 1977-06-06 1980-01-08 Digital Equipment Corporation Secondary storage facility with serial transfer of control messages
US4144583A (en) * 1977-06-06 1979-03-13 Digital Equipment Corporation Secondary storage facility with means for monitoring error conditions
US4101969A (en) * 1977-06-06 1978-07-18 Digital Equipment Corporation Secondary storage facility with means for monitoring sector pulses
US4207609A (en) * 1978-05-08 1980-06-10 International Business Machines Corporation Method and means for path independent device reservation and reconnection in a multi-CPU and shared device access system
CA1102007A (en) * 1979-05-15 1981-05-26 Prem L. Sood Duplicated memory system having status indication
US4339804A (en) * 1979-07-05 1982-07-13 Ncr Corporation Memory system wherein individual bits may be updated
US4467421A (en) * 1979-10-18 1984-08-21 Storage Technology Corporation Virtual storage system and method
JPS5694593A (en) * 1979-12-27 1981-07-31 Fujitsu Ltd Storage device
JPS56163596A (en) * 1980-05-16 1981-12-16 Fujitsu Ltd Memory control system
JPS56169297A (en) * 1980-05-31 1981-12-25 Matsushita Electric Works Ltd Memory backup device
JPS57111893A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Relieving system of defective memory
JPS57111890A (en) * 1980-12-29 1982-07-12 Fujitsu Ltd Storage device
US4423480A (en) * 1981-03-06 1983-12-27 International Business Machines Corporation Buffered peripheral system with priority queue and preparation for signal transfer in overlapped operations
JPS57195397A (en) * 1981-05-28 1982-12-01 Nec Corp Locally doubled storage device
US4507730A (en) * 1981-10-01 1985-03-26 Honeywell Information Systems Inc. Memory system with automatic memory configuration
US4825406A (en) * 1981-10-05 1989-04-25 Digital Equipment Corporation Secondary storage facility employing serial communications between drive and controller
JPS5883400A (ja) * 1981-11-12 1983-05-19 Fujitsu Ltd 記憶装置制御方式
US4468731A (en) * 1981-12-15 1984-08-28 Honeywell Information Systems Inc. Identification apparatus for use in a controller to facilitate the diagnosis of faults
US4464747A (en) * 1982-02-18 1984-08-07 The Singer Company High reliability memory
US4509115A (en) * 1982-04-21 1985-04-02 Digital Equipment Corporation Two-port memory controller
US4490785A (en) * 1982-05-07 1984-12-25 Digital Equipment Corporation Dual path bus structure for computer interconnection
JPS59100964A (ja) * 1982-12-01 1984-06-11 Hitachi Ltd ディスク制御システム及びその並列データ転送方法
US4825403A (en) * 1983-05-16 1989-04-25 Data General Corporation Apparatus guaranteeing that a controller in a disk drive system receives at least some data from an invalid track sector
JPS60156152A (ja) * 1984-01-25 1985-08-16 Fujitsu Ltd 記憶情報保護方式
FR2561428B1 (fr) * 1984-03-16 1986-09-12 Bull Sa Procede d'enregistrement dans une memoire a disques et systeme de memoire a disques
US4652993A (en) * 1984-04-02 1987-03-24 Sperry Corporation Multiple output port memory storage module
JPS6199999A (ja) * 1984-10-19 1986-05-19 Hitachi Ltd 半導体記憶装置
US4667326A (en) * 1984-12-20 1987-05-19 Advanced Micro Devices, Inc. Method and apparatus for error detection and correction in systems comprising floppy and/or hard disk drives
US4814982A (en) * 1984-12-24 1989-03-21 General Electric Company Reconfigurable, multiprocessor system with protected, multiple, memories
JPS61264599A (ja) * 1985-05-16 1986-11-22 Fujitsu Ltd 半導体記憶装置
JP2550311B2 (ja) * 1985-11-20 1996-11-06 株式会社日立製作所 磁気デイスクの多重制御方式
US4747047A (en) * 1985-12-06 1988-05-24 Unisys Corporation Data transfer system using two peripheral controllers to access dual-ported data storage units
DE3602112A1 (de) * 1986-01-24 1987-07-30 Vdo Schindling System zur speicherung von informationen
US4722085A (en) * 1986-02-03 1988-01-26 Unisys Corp. High capacity disk storage system having unusually high fault tolerance level and bandpass
US4761785B1 (en) * 1986-06-12 1996-03-12 Ibm Parity spreading to enhance storage access
JPS63265348A (ja) * 1987-04-23 1988-11-01 Mitsubishi Electric Corp 入出力制御方式
US4993030A (en) * 1988-04-22 1991-02-12 Amdahl Corporation File system for a plurality of storage classes
US4914656A (en) * 1988-06-28 1990-04-03 Storage Technology Corporation Disk drive memory
AU630635B2 (en) * 1988-11-14 1992-11-05 Emc Corporation Arrayed disk drive system and method
US5072378A (en) * 1989-12-18 1991-12-10 Storage Technology Corporation Direct access storage device with independently stored parity

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006244016A (ja) * 2005-03-02 2006-09-14 Nec Corp コンピュータシステム及びアクセスパスの管理方法

Also Published As

Publication number Publication date
US5388243A (en) 1995-02-07
WO1991014229A1 (en) 1991-09-19
EP0518965A1 (en) 1992-12-23
AU7486091A (en) 1991-10-10
CA2077447A1 (en) 1991-09-10

Similar Documents

Publication Publication Date Title
JPH05505482A (ja) データ処理システムにおける通信のための装置およびその方法
JP2566728B2 (ja) 論理径路スケジューリング装置及び実行方法
US8041890B2 (en) Method for accessing target disk, system for expanding disk capacity and disk array
US7356581B2 (en) Storage network switch
US7437462B2 (en) Method for zoning data storage network using SAS addressing
JP3726484B2 (ja) 記憶サブシステム
JP2000276304A (ja) データ移行方法と情報処理システム
JP2003330762A (ja) ストレージシステムの制御方法、ストレージシステム、スイッチ、及びプログラム
CN106656846A (zh) 一种sdn体系架构中协调层的构建方法
JP4653965B2 (ja) 入出力インタフェースモジュールの管理方法
JP5034495B2 (ja) ストレージシステムとプログラム並びに方法
JP4474356B2 (ja) コンピュータシステムおよびストレージ仮想化装置
CN105900068A (zh) 路径管理的系统、装置和方法
US8170415B2 (en) Physical wiring control device, physical wiring control method, and computer product
JP2001346181A (ja) データ記憶部共有装置およびプログラム記録媒体
JP2003018215A (ja) 分散制御システム
US7370157B2 (en) Systems and methods of sharing removable media storage devices in multi-partitioned systems
JP2003076452A (ja) コンピュータ切替器及びコンピュータシステム、並びにデータ交換用プログラム、これを記録した記録媒体及びこれを組み込んだコンピュータ本体
JPH0769882B2 (ja) クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法
JPH10161907A (ja) コンピュータシステムの状態監視方法
JP3082704B2 (ja) 通信装置管理方式
JP2868701B2 (ja) ネットワーク装置
JPH03265904A (ja) プロセス制御システム
JP2001022683A (ja) 外部記憶制御装置
JPH04125739A (ja) オンライン情報処理システム