JP2981482B2 - データ記憶システム、データ転送方法及びデータ再構成方法 - Google Patents
データ記憶システム、データ転送方法及びデータ再構成方法Info
- Publication number
- JP2981482B2 JP2981482B2 JP7317797A JP31779795A JP2981482B2 JP 2981482 B2 JP2981482 B2 JP 2981482B2 JP 7317797 A JP7317797 A JP 7317797A JP 31779795 A JP31779795 A JP 31779795A JP 2981482 B2 JP2981482 B2 JP 2981482B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- latch
- input
- parity
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
- G06F2211/10—Indexing scheme relating to G06F11/10
- G06F2211/1002—Indexing scheme relating to G06F11/1076
- G06F2211/1054—Parity-fast hardware, i.e. dedicated fast hardware for RAID systems with parity
Description
【０００１】
【発明の属する利用分野】本発明は、データ記憶システ
ム及びインターリーブされたデータの転送方法にに係
り、特に、複数のハードディスクドライブを有するシス
テムにおいて、データをインターリーブして転送するシ
ステム及びデータの転送方法に関する。
ム及びインターリーブされたデータの転送方法にに係
り、特に、複数のハードディスクドライブを有するシス
テムにおいて、データをインターリーブして転送するシ
ステム及びデータの転送方法に関する。
【０００２】
【従来の技術】コンピュータの扱うデータ量が増大する
に伴い、ハードディスクの処理能力の向上及び信頼性の
向上が要求されている。ＲＡＩＤ(Redundant Array of
Inexpensive Disks)システムは、このような要求に応え
るシステムの一つである。ＲＡＩＤシステムを制御する
ホストコンピュータ側から見た場合に、複数のハードデ
ィスクドライブを有するこのシステムは、見かけ上、あ
たかも一つのハードディスクであるかのように制御でき
る。それと同時に、このシステムは、通常のデータの他
に、排他的論理和演算によりこれらのパリティデータを
計算し、併せてパリティデータをも記憶しておく。従っ
て、システムを構成するディスクの１台に故障が発生し
た場合においても、他のディスクに記憶されたデータの
排他的論理和を計算することにより、故障ディスクに蓄
積されたデータを再構成(reconstruction)することがで
きる。このように、ＲＡＩＤシステムは、大容量のデー
タを記憶できるシステムであると共に、高い信頼性を有
するシステムでもある。
に伴い、ハードディスクの処理能力の向上及び信頼性の
向上が要求されている。ＲＡＩＤ(Redundant Array of
Inexpensive Disks)システムは、このような要求に応え
るシステムの一つである。ＲＡＩＤシステムを制御する
ホストコンピュータ側から見た場合に、複数のハードデ
ィスクドライブを有するこのシステムは、見かけ上、あ
たかも一つのハードディスクであるかのように制御でき
る。それと同時に、このシステムは、通常のデータの他
に、排他的論理和演算によりこれらのパリティデータを
計算し、併せてパリティデータをも記憶しておく。従っ
て、システムを構成するディスクの１台に故障が発生し
た場合においても、他のディスクに記憶されたデータの
排他的論理和を計算することにより、故障ディスクに蓄
積されたデータを再構成(reconstruction)することがで
きる。このように、ＲＡＩＤシステムは、大容量のデー
タを記憶できるシステムであると共に、高い信頼性を有
するシステムでもある。
【０００３】近年、特に、システムの簡略化・データ転
送の高速化の要請が高まりつつあるが、かかる要請に応
えるものとして、ＲＡＩＤシステムにおけるデータバス
を共有化、すなわちデュアルバス構成にする技術が提案
されている。これは、データバスを共有化することによ
り、バスの本数を減らし、システム構成を簡略化する技
術である。具体的な従来例としては、「ＡＴＡ記憶手段
を用いたＲＡＩＤサブシステムの構成」（電子情報通信
学会秋期大会 D-88,(1994)）が挙げられる。これは、デ
ータバスを共有化すると共に、個々のハードディスクと
データバスとの間にクロスバースイッチをそれぞれ設け
たものである。
送の高速化の要請が高まりつつあるが、かかる要請に応
えるものとして、ＲＡＩＤシステムにおけるデータバス
を共有化、すなわちデュアルバス構成にする技術が提案
されている。これは、データバスを共有化することによ
り、バスの本数を減らし、システム構成を簡略化する技
術である。具体的な従来例としては、「ＡＴＡ記憶手段
を用いたＲＡＩＤサブシステムの構成」（電子情報通信
学会秋期大会 D-88,(1994)）が挙げられる。これは、デ
ータバスを共有化すると共に、個々のハードディスクと
データバスとの間にクロスバースイッチをそれぞれ設け
たものである。
【０００４】この技術を図７をもとに説明する。図７は
従来のデータ記憶システムのブロック図である。２本の
データバスＤＤ０、ＤＤ１には、４台のハードディスク
ドライブ（以下、ＨＤＤという）ＨＤＤ０〜ＨＤＤ３が
接続されている。このうち、ＨＤＤ０及びＨＤＤ１は２
本のデータバスＤＤ０、ＤＤ１にそれぞれ直接接続され
ている。ＨＤＤ２及びＨＤＤ３は、クロスバースイッチ
を介して２本のデータバスに接続されている。データバ
スＤＤ０、ＤＤ１のそれぞれは、クロスバースイッチを
介してこのＨＤＤ２及びＨＤＤ３のどちらにも接続可能
である。すなわち、４つのチャネルを有するクロスバー
スイッチの２つのチャネルをそれぞれデータバスＤＤ
０、ＤＤ１に接続し、残りの２つをそれぞれＨＤＤ２、
ＨＤＤ３に接続することにより、ＨＤＤ２、ＨＤＤ３と
各データバスとの任意の接続を可能とするものである。
また、それぞれのＨＤＤは、図示していないデータパス
コントローラに接続されたコントロール線により書き込
みまたは読み出し等の制御がされる。さらに、データバ
スＤＤ０、ＤＤ１には、パリティを生成するためのパリ
ティ生成回路が接続されている。このパリティ生成手段
には、さらにパリティデータなどを一時的に保持するた
めにパリティバッファメモリが接続されている。
従来のデータ記憶システムのブロック図である。２本の
データバスＤＤ０、ＤＤ１には、４台のハードディスク
ドライブ（以下、ＨＤＤという）ＨＤＤ０〜ＨＤＤ３が
接続されている。このうち、ＨＤＤ０及びＨＤＤ１は２
本のデータバスＤＤ０、ＤＤ１にそれぞれ直接接続され
ている。ＨＤＤ２及びＨＤＤ３は、クロスバースイッチ
を介して２本のデータバスに接続されている。データバ
スＤＤ０、ＤＤ１のそれぞれは、クロスバースイッチを
介してこのＨＤＤ２及びＨＤＤ３のどちらにも接続可能
である。すなわち、４つのチャネルを有するクロスバー
スイッチの２つのチャネルをそれぞれデータバスＤＤ
０、ＤＤ１に接続し、残りの２つをそれぞれＨＤＤ２、
ＨＤＤ３に接続することにより、ＨＤＤ２、ＨＤＤ３と
各データバスとの任意の接続を可能とするものである。
また、それぞれのＨＤＤは、図示していないデータパス
コントローラに接続されたコントロール線により書き込
みまたは読み出し等の制御がされる。さらに、データバ
スＤＤ０、ＤＤ１には、パリティを生成するためのパリ
ティ生成回路が接続されている。このパリティ生成手段
には、さらにパリティデータなどを一時的に保持するた
めにパリティバッファメモリが接続されている。
【０００５】
【発明が解決しようとする課題】ハードディスクドライ
ブ、光ディスクドライブや光磁気ディスクドライブ等の
ように回転する記憶媒体を有するドライブのアクセス速
度は、一般に、ＣＰＵの処理速度と比べて遅い。これは
ドライブのデータ転送速度自身が遅いことも理由の一つ
であるが、より重要なことは、データの転送サイクルに
おいて、ヘッドのシーク動作などによりこれらのドライ
ブからの待ち要求が任意に発生することである。この待
ち要求が発生した場合、それが解除されるまで、システ
ムのバスサイクル全体が停止してしまう。従って、記憶
手段としてこれらのドライブを有するデータ記憶システ
ムにおけるデータ転送速度は、ホスト側のシステムのそ
れに比べて非常に遅くなる。記憶手段としてＥＥＰＲＯ
Ｍなどの半導体メモリを用いた場合においても、これら
のアクセス速度がＣＰＵの処理速度よりも遅いため、同
様の問題が生じる可能性がある。
ブ、光ディスクドライブや光磁気ディスクドライブ等の
ように回転する記憶媒体を有するドライブのアクセス速
度は、一般に、ＣＰＵの処理速度と比べて遅い。これは
ドライブのデータ転送速度自身が遅いことも理由の一つ
であるが、より重要なことは、データの転送サイクルに
おいて、ヘッドのシーク動作などによりこれらのドライ
ブからの待ち要求が任意に発生することである。この待
ち要求が発生した場合、それが解除されるまで、システ
ムのバスサイクル全体が停止してしまう。従って、記憶
手段としてこれらのドライブを有するデータ記憶システ
ムにおけるデータ転送速度は、ホスト側のシステムのそ
れに比べて非常に遅くなる。記憶手段としてＥＥＰＲＯ
Ｍなどの半導体メモリを用いた場合においても、これら
のアクセス速度がＣＰＵの処理速度よりも遅いため、同
様の問題が生じる可能性がある。
【０００６】このように待ち要求が任意に発生するよう
なシステムにおいては、システムを制御するタイミング
の設計が必ずしも容易ではないため、システム自身が複
雑化するおそれがある。
なシステムにおいては、システムを制御するタイミング
の設計が必ずしも容易ではないため、システム自身が複
雑化するおそれがある。
【０００７】このような従来技術の問題点に鑑み、本発
明の目的は、データバスを介したデータ転送を高速に行
うことである。
明の目的は、データバスを介したデータ転送を高速に行
うことである。
【０００８】また本発明の別の目的は、システムのタイ
ミングの制御を容易にすることにより、システムが複雑
になることを防止することである。
ミングの制御を容易にすることにより、システムが複雑
になることを防止することである。
【０００９】
【課題を解決するための手段】本発明は、ホストコンピ
ュータ側から供給される複数のデータ系列を複数のバス
上にインターリーブして転送する。ここで、インターリ
ーブとは、バスサイクルを時分割多重化(Time Division
Multiplex)することであり、より具体的には、一のデ
ータ系列と他の１つ以上のデータ系列とを、それぞれの
順序を崩さないで時間的に交互に配置することをいう。
ュータ側から供給される複数のデータ系列を複数のバス
上にインターリーブして転送する。ここで、インターリ
ーブとは、バスサイクルを時分割多重化(Time Division
Multiplex)することであり、より具体的には、一のデ
ータ系列と他の１つ以上のデータ系列とを、それぞれの
順序を崩さないで時間的に交互に配置することをいう。
【００１０】そのために、第１の発明は、データを記憶
する複数の記憶手段を有していて、それぞれの記憶手段
へのアクセスを互いに同期させるためのデータ記憶シス
テムにおいて、データを転送する複数のデータバスと、
複数のデータ系列をそれぞれのデータバス上にインター
リーブして転送する入出力手段と、記憶手段とデータバ
スとの間に直列に複数段設けられており、かつそれぞれ
がデータを保持するラッチ手段とを有するデータ記憶シ
ステムを提供する。
する複数の記憶手段を有していて、それぞれの記憶手段
へのアクセスを互いに同期させるためのデータ記憶シス
テムにおいて、データを転送する複数のデータバスと、
複数のデータ系列をそれぞれのデータバス上にインター
リーブして転送する入出力手段と、記憶手段とデータバ
スとの間に直列に複数段設けられており、かつそれぞれ
がデータを保持するラッチ手段とを有するデータ記憶シ
ステムを提供する。
【００１１】このようなラッチ手段は、上記のインター
リーブのタイミングに同期してデータを保持するように
することが好ましい。典型的には、上記のデータをイン
ターリーブする所定のタイミングは、入出力手段を制御
するインターリーブ信号により規定されている。そして
上記の直列に接続された複数のラッチ手段のうち 第１
のラッチ手段は、このインターリーブ信号の変化に対応
した第１の制御信号に応じてデータを保持し、第２のラ
ッチ手段は、第１の制御信号とは異なるタイミングを有
する信号であって、インターリーブ信号の変化に対応し
た第２の制御信号に応じて、データを保持するように制
御されることが好ましい。
リーブのタイミングに同期してデータを保持するように
することが好ましい。典型的には、上記のデータをイン
ターリーブする所定のタイミングは、入出力手段を制御
するインターリーブ信号により規定されている。そして
上記の直列に接続された複数のラッチ手段のうち 第１
のラッチ手段は、このインターリーブ信号の変化に対応
した第１の制御信号に応じてデータを保持し、第２のラ
ッチ手段は、第１の制御信号とは異なるタイミングを有
する信号であって、インターリーブ信号の変化に対応し
た第２の制御信号に応じて、データを保持するように制
御されることが好ましい。
【００１２】また、第２の発明は、データを記憶する複
数の記憶手段と、データを転送する複数のデータバス
と、インターリーブ信号の変化に応じて、複数のデータ
系列をそれぞれのデータバス上にインターリーブして転
送する入出力手段と、複数のディスクドライブと複数の
データバスとの間に設けられ、アドレス信号に応じた組
み合わせで、記憶手段とデータバスとを接続する選択手
段とを有し、選択手段は、直列に設けられた少なくとも
第１及び第２のラッチ手段を有し、第１のラッチ手段
は、インターリーブ信号に同期した第１の制御信号に応
じてデータを保持し、第２のラッチ手段は、第１の制御
信号とは異なるタイミングを有する信号であって、イン
ターリーブ信号に同期した第２の制御信号に応じて、デ
ータを保持するデータ記憶システムを提供する。
数の記憶手段と、データを転送する複数のデータバス
と、インターリーブ信号の変化に応じて、複数のデータ
系列をそれぞれのデータバス上にインターリーブして転
送する入出力手段と、複数のディスクドライブと複数の
データバスとの間に設けられ、アドレス信号に応じた組
み合わせで、記憶手段とデータバスとを接続する選択手
段とを有し、選択手段は、直列に設けられた少なくとも
第１及び第２のラッチ手段を有し、第１のラッチ手段
は、インターリーブ信号に同期した第１の制御信号に応
じてデータを保持し、第２のラッチ手段は、第１の制御
信号とは異なるタイミングを有する信号であって、イン
ターリーブ信号に同期した第２の制御信号に応じて、デ
ータを保持するデータ記憶システムを提供する。
【００１３】このような選択手段は、選択手段自身に入
力されたデータ、すなわち選択手段に接続されたデータ
バス上のデータまたは記憶手段からのデータのパリティ
データを求めるパリティ演算手段を有しているように構
成してもよい。
力されたデータ、すなわち選択手段に接続されたデータ
バス上のデータまたは記憶手段からのデータのパリティ
データを求めるパリティ演算手段を有しているように構
成してもよい。
【００１４】上述の発明の構成に、さらに複数のデータ
バスに接続されていて、入力されたデータに基づいてパ
リティデータを求めるパリティ発生手段を付加してもよ
く、さらにパリティ発生手段に接続されたパリティデー
タを記憶するパリティバッファ手段を付加してもよい。
このような構成は、ＲＡＩＤシステムにおいて一般的で
ある。
バスに接続されていて、入力されたデータに基づいてパ
リティデータを求めるパリティ発生手段を付加してもよ
く、さらにパリティ発生手段に接続されたパリティデー
タを記憶するパリティバッファ手段を付加してもよい。
このような構成は、ＲＡＩＤシステムにおいて一般的で
ある。
【００１５】さらに、第３の発明は、データを記憶する
複数のディスクドライブと複数のデータバスと、ディス
クドライブとデータバスとの間に直列に複数設けられた
ラッチ回路とを有し、複数のデータ系列を、複数の転送
フェイズにおいてインターリーブしてそれぞれのデータ
バスに転送するデータ転送方法において、第１の転送フ
ェイズにおいて、インターリーブされた一のデータ系列
をそれぞれのデータバスに転送するステップと、このデ
ータバスに転送されたデータ系列を前段部のラッチ回路
に保持するステップと、第２の転送フェイズにおいて、
インターリーブされた他のデータ系列をそれぞれのデー
タバスに転送するステップと、データバスに転送された
データ系列を後段部のラッチ回路に保持すると共に、前
段部のラッチ回路に保持されたデータ系列を、このラッ
チ回路に直列接続されている後段部のラッチ回路に転送
して、後段部のラッチ回路に保持するステップと、複数
の後段部のラッチ回路に保持されたデータを、所定のタ
イミングでそれぞれのディスクドライブに転送するステ
ップとを有するデータ転送方法を提供する。
複数のディスクドライブと複数のデータバスと、ディス
クドライブとデータバスとの間に直列に複数設けられた
ラッチ回路とを有し、複数のデータ系列を、複数の転送
フェイズにおいてインターリーブしてそれぞれのデータ
バスに転送するデータ転送方法において、第１の転送フ
ェイズにおいて、インターリーブされた一のデータ系列
をそれぞれのデータバスに転送するステップと、このデ
ータバスに転送されたデータ系列を前段部のラッチ回路
に保持するステップと、第２の転送フェイズにおいて、
インターリーブされた他のデータ系列をそれぞれのデー
タバスに転送するステップと、データバスに転送された
データ系列を後段部のラッチ回路に保持すると共に、前
段部のラッチ回路に保持されたデータ系列を、このラッ
チ回路に直列接続されている後段部のラッチ回路に転送
して、後段部のラッチ回路に保持するステップと、複数
の後段部のラッチ回路に保持されたデータを、所定のタ
イミングでそれぞれのディスクドライブに転送するステ
ップとを有するデータ転送方法を提供する。
【００１６】
【作用】このような構成においては、複数のラッチ手段
が、データバスと記憶手段との間に直列に設けられてい
る。これらのラッチ手段は、データバス上にインターリ
ーブされて転送されるデータの転送と記憶手段へのアク
セスとの時間的なずれ（タイムギャップ）を埋めるもの
である。すなわち、インターリーブにおける一の転送フ
ェイズにおいて、データバス上に転送されたデータを直
列接続された前段部のラッチ手段に保持する。一の転送
フェイズに続く他の転送フェイズにおいて、前段部のラ
ッチ手段に保持されたデータを後段部のラッチ手段に転
送し、後段部のラッチ手段において、このデータを保持
する。そしてこのフェイズにおいて、データバス上に新
たに転送されたデータを未使用の後段部のラッチ手段に
転送して、このラッチ手段において、このデータを保持
する。一連の転送フェイズで転送されたデータが後段部
のラッチ手段に保持された場合に、各ドライブのアクセ
スサイクルに同期させて、一括して保持されているデー
タを記憶手段に転送する。
が、データバスと記憶手段との間に直列に設けられてい
る。これらのラッチ手段は、データバス上にインターリ
ーブされて転送されるデータの転送と記憶手段へのアク
セスとの時間的なずれ（タイムギャップ）を埋めるもの
である。すなわち、インターリーブにおける一の転送フ
ェイズにおいて、データバス上に転送されたデータを直
列接続された前段部のラッチ手段に保持する。一の転送
フェイズに続く他の転送フェイズにおいて、前段部のラ
ッチ手段に保持されたデータを後段部のラッチ手段に転
送し、後段部のラッチ手段において、このデータを保持
する。そしてこのフェイズにおいて、データバス上に新
たに転送されたデータを未使用の後段部のラッチ手段に
転送して、このラッチ手段において、このデータを保持
する。一連の転送フェイズで転送されたデータが後段部
のラッチ手段に保持された場合に、各ドライブのアクセ
スサイクルに同期させて、一括して保持されているデー
タを記憶手段に転送する。
【００１７】
【発明の実施の形態】図１は、本実施例におけるデータ
記憶システムのブロック図である。なお、本実施例で
は、一例として４台のハードディスクドライブＨＤＤが
２本の共有バスに接続されている場合について説明して
いるが、本発明はこれに限定されるものではなく、５台
以上のＨＤＤが３本以上のバスに接続された、より複雑
なシステムにおいても適用が可能であることは当然であ
る。
記憶システムのブロック図である。なお、本実施例で
は、一例として４台のハードディスクドライブＨＤＤが
２本の共有バスに接続されている場合について説明して
いるが、本発明はこれに限定されるものではなく、５台
以上のＨＤＤが３本以上のバスに接続された、より複雑
なシステムにおいても適用が可能であることは当然であ
る。
【００１８】共有バスである、１６ビットのデータバス
１１、１２とデータを記憶する記憶手段としてのハード
ディスクドライブ１３、１４との間には、選択器１５が
設けられている。同様に、データバス１１、１２とハー
ドディスクドライブ１６、１７との間には、選択器１８
が設けられている。こららの選択器は、アドレス信号に
応じて、接続されているデータバスとハードディスクド
ライブとの間で、任意の組み合わせにより接続する機能
を有している。
１１、１２とデータを記憶する記憶手段としてのハード
ディスクドライブ１３、１４との間には、選択器１５が
設けられている。同様に、データバス１１、１２とハー
ドディスクドライブ１６、１７との間には、選択器１８
が設けられている。こららの選択器は、アドレス信号に
応じて、接続されているデータバスとハードディスクド
ライブとの間で、任意の組み合わせにより接続する機能
を有している。
【００１９】これらの選択器１５、１８は、パリティ演
算部２２とラッチ部２３とを有している。パリティ演算
部２２は、演算制御信号に応じてアクティブになり、ア
ドレス信号に応じた所定の組み合わせで入力されたデー
タ、すなわちハードディスクドライブからのデータまた
は、データバス上のデータを入力としたパリティデータ
を求める機能を有している。パリティデータは、例えば
入力データ間の排他的論理和を演算することにより求め
ることができる。
算部２２とラッチ部２３とを有している。パリティ演算
部２２は、演算制御信号に応じてアクティブになり、ア
ドレス信号に応じた所定の組み合わせで入力されたデー
タ、すなわちハードディスクドライブからのデータまた
は、データバス上のデータを入力としたパリティデータ
を求める機能を有している。パリティデータは、例えば
入力データ間の排他的論理和を演算することにより求め
ることができる。
【００２０】またラッチ部２３は、直列に接続された複
数のラッチ回路から構成されていて、ラッチ制御信号で
制御されている。すなわち、ラッチ回路は直列に複数段
接続された構成となっている。それぞれのラッチ回路
は、ラッチ制御信号に応じたタイミングでデータを一時
的に記憶しておくための手段である。どのデータを一時
的に記憶するかは、アドレス信号に応じて決定される。
例えば、ハードディスクドライブからのデータをラッチ
部２３に記憶することもできるし、データバスからのデ
ータを記憶しておいてもよい。また、これらを入力とし
て演算されたパリティデータをラッチ部２３に記憶して
おくこともできる。
数のラッチ回路から構成されていて、ラッチ制御信号で
制御されている。すなわち、ラッチ回路は直列に複数段
接続された構成となっている。それぞれのラッチ回路
は、ラッチ制御信号に応じたタイミングでデータを一時
的に記憶しておくための手段である。どのデータを一時
的に記憶するかは、アドレス信号に応じて決定される。
例えば、ハードディスクドライブからのデータをラッチ
部２３に記憶することもできるし、データバスからのデ
ータを記憶しておいてもよい。また、これらを入力とし
て演算されたパリティデータをラッチ部２３に記憶して
おくこともできる。
【００２１】データバス１１、１２にはパリティ発生器
１９が接続されている。このパリティ発生器１９もパリ
ティ演算部２２及びラッチ部２３を有している。そし
て、パリティ発生器１９には、さらにパリティバッファ
２０が接続されている。パリティ発生器１９は、それに
入力されたデータのパリティであるパリティデータを生
成するための手段である。パリティバッファ２０は、パ
リティ発生器１９により求められたパリティデータ等を
蓄積するためメモリである。
１９が接続されている。このパリティ発生器１９もパリ
ティ演算部２２及びラッチ部２３を有している。そし
て、パリティ発生器１９には、さらにパリティバッファ
２０が接続されている。パリティ発生器１９は、それに
入力されたデータのパリティであるパリティデータを生
成するための手段である。パリティバッファ２０は、パ
リティ発生器１９により求められたパリティデータ等を
蓄積するためメモリである。
【００２２】但し、パリティ発生器１９及びパリティバ
ッファ２０を設けていなくても構わない。一般的に、デ
ィスクに故障が生じた場合に必要となるデータの再構成
(reconstruction)を実行する機能を有さない単なるディ
スクアレイシステムにおいては、これらの手段は存在し
ない。
ッファ２０を設けていなくても構わない。一般的に、デ
ィスクに故障が生じた場合に必要となるデータの再構成
(reconstruction)を実行する機能を有さない単なるディ
スクアレイシステムにおいては、これらの手段は存在し
ない。
【００２３】入出力手段２１は、その一方が共有データ
バスであるデータバス１１、１２に接続されていて、他
方はホストインターフェースからの３２ビットデータバ
スに接続されている。この入出力手段２１もパリティ演
算部２２及びラッチ部２３を有している。
バスであるデータバス１１、１２に接続されていて、他
方はホストインターフェースからの３２ビットデータバ
スに接続されている。この入出力手段２１もパリティ演
算部２２及びラッチ部２３を有している。
【００２４】図２は、本実施例における選択器１５、１
８のブロック図である。この選択器は、例えば、それぞ
れが１６ビット（１バイト）である入出力チャネルを４
チャネル（Ａチャネル〜Ｄチャネル）有するクロスバー
スイッチで実現することができる。このような４チャネ
ルのクロスバースイッチは、アドレス信号に基づいて、
任意のチャネル間で接続が可能である。すなわち、各ハ
ードディスクドライブは各データバスと任意に接続が可
能であり、また、このクロスバースイッチに接続されて
いる一対のドライブ間で、バスを介さずに直接にデータ
を転送することも可能である。
８のブロック図である。この選択器は、例えば、それぞ
れが１６ビット（１バイト）である入出力チャネルを４
チャネル（Ａチャネル〜Ｄチャネル）有するクロスバー
スイッチで実現することができる。このような４チャネ
ルのクロスバースイッチは、アドレス信号に基づいて、
任意のチャネル間で接続が可能である。すなわち、各ハ
ードディスクドライブは各データバスと任意に接続が可
能であり、また、このクロスバースイッチに接続されて
いる一対のドライブ間で、バスを介さずに直接にデータ
を転送することも可能である。
【００２５】パリティ演算回路２６により、クロスバー
・スイッチの所定のチャネル上のデータから排他的論理
和であるパリティデータを求める。この手段は、演算制
御信号で制御されていて、演算制御信号が所定の状態の
時に、チャネル上のデータの排他的論理和を求めるよう
になっている。また、４つのラッチ回路２４及びラッチ
回路２５は、クロスバースイッチのあるチャネル上のデ
ータ、またはパリティ演算手段２２により求められたパ
リティデータを一時的に記録しておく手段である。それ
ぞれのラッチ回路２４は、それぞれの入出力チャネルに
接続されている。また、ラッチ回路２５は、４つのラッ
チ回路２４と選択的に接続されるようになっている。ラ
ッチ回路２５が選択されたラッチ回路２４と接続される
ことにより、これらが直列接続される。この回路構成に
ついては、さらに後述する。また、ラッチ回路２４は、
それぞれ異なるタイミングを有するラッチ制御信号で制
御されている。あるラッチ制御信号が所定の状態の時
に、ある期間データを一時的保持する。
・スイッチの所定のチャネル上のデータから排他的論理
和であるパリティデータを求める。この手段は、演算制
御信号で制御されていて、演算制御信号が所定の状態の
時に、チャネル上のデータの排他的論理和を求めるよう
になっている。また、４つのラッチ回路２４及びラッチ
回路２５は、クロスバースイッチのあるチャネル上のデ
ータ、またはパリティ演算手段２２により求められたパ
リティデータを一時的に記録しておく手段である。それ
ぞれのラッチ回路２４は、それぞれの入出力チャネルに
接続されている。また、ラッチ回路２５は、４つのラッ
チ回路２４と選択的に接続されるようになっている。ラ
ッチ回路２５が選択されたラッチ回路２４と接続される
ことにより、これらが直列接続される。この回路構成に
ついては、さらに後述する。また、ラッチ回路２４は、
それぞれ異なるタイミングを有するラッチ制御信号で制
御されている。あるラッチ制御信号が所定の状態の時
に、ある期間データを一時的保持する。
【００２６】なお、このクロスバースイッチ１５、１８
において、どのチャネルに何を接続するかは任意である
が、図２は、ＡチャネルをデータバスＢｕｓ０、Ｂチャ
ネルをデータバスＢｕｓ１、ＣチャネルをＨＤＤ（Ｎ）
及びＤチャネルをＨＤＤ（Ｎ＋１）に接続した場合につ
いて示している。
において、どのチャネルに何を接続するかは任意である
が、図２は、ＡチャネルをデータバスＢｕｓ０、Ｂチャ
ネルをデータバスＢｕｓ１、ＣチャネルをＨＤＤ（Ｎ）
及びＤチャネルをＨＤＤ（Ｎ＋１）に接続した場合につ
いて示している。
【００２７】パリティ発生器１９及び入出力手段２１に
ついても、図２に示したクロスバースイッチと同様の構
成で実現することも可能である。この場合、パリティ発
生手段としてのクロスバースイッチ１９においては、２
つのチャネルがハードディスクドライブではなくパリテ
ィバッファ回路２０に接続される。また、入出力手段と
してのクロスバースイッチ２１においては、２つのチャ
ネルが３２ビットのデータバスに接続されている。
ついても、図２に示したクロスバースイッチと同様の構
成で実現することも可能である。この場合、パリティ発
生手段としてのクロスバースイッチ１９においては、２
つのチャネルがハードディスクドライブではなくパリテ
ィバッファ回路２０に接続される。また、入出力手段と
してのクロスバースイッチ２１においては、２つのチャ
ネルが３２ビットのデータバスに接続されている。
【００２８】なお、以下の説明では、選択器１５、１
８、パリティ発生器１９及び入出力手段２１をすべて同
じ回路構成のクロスバースイッチを用いた場合について
説明しているが、異なる回路構成によりこれらの手段を
実現することは当然可能である。
８、パリティ発生器１９及び入出力手段２１をすべて同
じ回路構成のクロスバースイッチを用いた場合について
説明しているが、異なる回路構成によりこれらの手段を
実現することは当然可能である。
【００２９】図１及び図２のような構成を有するデータ
記憶システムの動作について説明する。図３は、本実施
例におけるシステムの同期したデータの書き込みを示す
概念図である。このシステムでは、１サイクルが２つの
転送フェイズから構成されていて、１サイクルで２つの
データ系列Ｄ１、Ｄ２を転送する。まず、転送フェイズ
Ａにおいて、ホストインターフェースから３２ビット幅
で本システムに転送された一のデータ系列Ｄ１は、入出
力手段としてのクロスバースイッチ（ＣＢＳＨ）２１に
より、１６ビットのデータバス１１、１２上に分割して
転送される。すなわち、３２ビットのデータ系列Ｄ１
は、２つの１６ビット系列ｄ１、ｄ２に分割されて、そ
れぞれのデータバス１１、１２に転送される。所定のレ
ベルのアドレス信号及び制御信号をクロスバースイッチ
（ＣＢＳ０）１５に与えることにより、データバス１１
上のデータ系列ｄ１は、前段部のラッチ回路３１に保持
される。同時に、所定のレベルのアドレス信号及び制御
信号をクロスバースイッチ（ＣＢＳ１）１８に与えるこ
とにより、データバス１２上のデータ系列ｄ２は、前段
部のラッチ回路３２に保持される。
記憶システムの動作について説明する。図３は、本実施
例におけるシステムの同期したデータの書き込みを示す
概念図である。このシステムでは、１サイクルが２つの
転送フェイズから構成されていて、１サイクルで２つの
データ系列Ｄ１、Ｄ２を転送する。まず、転送フェイズ
Ａにおいて、ホストインターフェースから３２ビット幅
で本システムに転送された一のデータ系列Ｄ１は、入出
力手段としてのクロスバースイッチ（ＣＢＳＨ）２１に
より、１６ビットのデータバス１１、１２上に分割して
転送される。すなわち、３２ビットのデータ系列Ｄ１
は、２つの１６ビット系列ｄ１、ｄ２に分割されて、そ
れぞれのデータバス１１、１２に転送される。所定のレ
ベルのアドレス信号及び制御信号をクロスバースイッチ
（ＣＢＳ０）１５に与えることにより、データバス１１
上のデータ系列ｄ１は、前段部のラッチ回路３１に保持
される。同時に、所定のレベルのアドレス信号及び制御
信号をクロスバースイッチ（ＣＢＳ１）１８に与えるこ
とにより、データバス１２上のデータ系列ｄ２は、前段
部のラッチ回路３２に保持される。
【００３０】転送フェイズＡに続く転送フェイズＢにお
いて、ホストインターフェースから３２ビット幅で本シ
ステムに転送された他のデータ系列Ｄ２は、入出力手段
としてのクロスバースイッチ（ＣＢＳＨ）２１により、
１６ビットのデータ系列ｄ３、ｄ４に分割され、１６ビ
ットのデータバス１１、１２上に分割されて転送する。
いて、ホストインターフェースから３２ビット幅で本シ
ステムに転送された他のデータ系列Ｄ２は、入出力手段
としてのクロスバースイッチ（ＣＢＳＨ）２１により、
１６ビットのデータ系列ｄ３、ｄ４に分割され、１６ビ
ットのデータバス１１、１２上に分割されて転送する。
【００３１】異なるレベルのアドレス信号及び制御信号
をクロスバースイッチ（ＣＢＳ０）１５に与えることに
より、データバス１１上のデータ系列ｄ３は、後段部の
ラッチ回路３４に保持される。同時に、異なるレベルの
アドレス信号及び制御信号をクロスバースイッチ（ＣＢ
Ｓ１）１８に与えることにより、データバス１２上のデ
ータ系列ｄ４は、後段部のラッチ回路３６に保持され
る。この時、前段部のラッチ回路３１に保持されたデー
タ系列ｄ１は、ラッチ回路３１に直列接続されている後
段部のラッチ回路３３に転送され保持される。また、前
段部のラッチ回路３２に保持されたデータ系列ｄ２は、
ラッチ回路３２に直列接続されている後段部のラッチ回
路３５に転送され保持される。
をクロスバースイッチ（ＣＢＳ０）１５に与えることに
より、データバス１１上のデータ系列ｄ３は、後段部の
ラッチ回路３４に保持される。同時に、異なるレベルの
アドレス信号及び制御信号をクロスバースイッチ（ＣＢ
Ｓ１）１８に与えることにより、データバス１２上のデ
ータ系列ｄ４は、後段部のラッチ回路３６に保持され
る。この時、前段部のラッチ回路３１に保持されたデー
タ系列ｄ１は、ラッチ回路３１に直列接続されている後
段部のラッチ回路３３に転送され保持される。また、前
段部のラッチ回路３２に保持されたデータ系列ｄ２は、
ラッチ回路３２に直列接続されている後段部のラッチ回
路３５に転送され保持される。
【００３２】後段部のラッチ回路３３、３４、３５、３
６にそれぞれ保持されたデータ系列ｄ１、ｄ３、ｄ２、
ｄ４は、所定のタイミングで後段部のラッチ回路に接続
された前記ディスクドライブ１３、１４、１６、１７に
それぞれ転送されて、ディスクドライブ内のディスクに
書き込まれる。
６にそれぞれ保持されたデータ系列ｄ１、ｄ３、ｄ２、
ｄ４は、所定のタイミングで後段部のラッチ回路に接続
された前記ディスクドライブ１３、１４、１６、１７に
それぞれ転送されて、ディスクドライブ内のディスクに
書き込まれる。
【００３３】このように、直列接続されたラッチ回路
が、データバスと記憶手段との間に直列に設けられてい
て、異なる転送フェイズで転送されたデータ系列Ｄ１、
Ｄ２をこれらのラッチ回路に一時的に保持した後に、一
括してそれぞれのディスクドライブに転送する。従っ
て、ドライブからの待ち要求が発生した場合において
も、データ転送を一括して管理しているため、システム
が複雑になることを防ぐことができる。
が、データバスと記憶手段との間に直列に設けられてい
て、異なる転送フェイズで転送されたデータ系列Ｄ１、
Ｄ２をこれらのラッチ回路に一時的に保持した後に、一
括してそれぞれのディスクドライブに転送する。従っ
て、ドライブからの待ち要求が発生した場合において
も、データ転送を一括して管理しているため、システム
が複雑になることを防ぐことができる。
【００３４】このシステムは、ディスクドライブのイン
ターフェースのバス幅に対して２倍のデータバス幅を有
している。さらに１サイクルが２つの転送フェイズを有
するので、バス上に転送されるデータ系列は２倍の速度
でインターリーブされた転送される。従って、ホスト側
から見れば、このシステムはドライブのインターフェー
ス速度の４倍の転送速度でデータの書き込みが可能とな
る。実際には、連続アクセス時のドライブの書き込み速
度は、メディアの転送速度（読み出し・書き込み速度）
によって律速される。しかしながら、理論上は８台のド
ライブ構成のシステムでは、メディアの転送速度の８倍
の性能が得られる。この場合、ドライブのメディア転送
レートが５ＭＢ／secであれば、ホストに対して４０Ｍ
Ｂ／secの速度で連続したデータ転送が可能となり、非
常に高速なシステムが容易に構成できる。
ターフェースのバス幅に対して２倍のデータバス幅を有
している。さらに１サイクルが２つの転送フェイズを有
するので、バス上に転送されるデータ系列は２倍の速度
でインターリーブされた転送される。従って、ホスト側
から見れば、このシステムはドライブのインターフェー
ス速度の４倍の転送速度でデータの書き込みが可能とな
る。実際には、連続アクセス時のドライブの書き込み速
度は、メディアの転送速度（読み出し・書き込み速度）
によって律速される。しかしながら、理論上は８台のド
ライブ構成のシステムでは、メディアの転送速度の８倍
の性能が得られる。この場合、ドライブのメディア転送
レートが５ＭＢ／secであれば、ホストに対して４０Ｍ
Ｂ／secの速度で連続したデータ転送が可能となり、非
常に高速なシステムが容易に構成できる。
【００３５】なお、上記実施例は、記憶手段としてハー
ドディスクドライブを例に説明したが、光ディスクドラ
イブや光磁気ディスクドライブ等の回転可能なディスク
を記録媒体とするドライブについても同様である。ま
た、ＥＥＰＲＯＭなどの半導体メモリを記憶手段として
用いてもよい。
ドディスクドライブを例に説明したが、光ディスクドラ
イブや光磁気ディスクドライブ等の回転可能なディスク
を記録媒体とするドライブについても同様である。ま
た、ＥＥＰＲＯＭなどの半導体メモリを記憶手段として
用いてもよい。
【００３６】以上、データの書き込みについて説明した
が、データの読み出しについては、上記のステップを逆
から実行すればよいので、説明を省略する。
が、データの読み出しについては、上記のステップを逆
から実行すればよいので、説明を省略する。
【００３７】上記の実施例で説明したクロスバースイッ
チ１５は、数々の具体的な回路が考えられるが、その具
体的な一例を図４に示す。図４は、クロスバースイッチ
の簡略化された回路図である。この図は、理解を容易に
するために、データバスの入出力ポートを別々に示して
いる。
チ１５は、数々の具体的な回路が考えられるが、その具
体的な一例を図４に示す。図４は、クロスバースイッチ
の簡略化された回路図である。この図は、理解を容易に
するために、データバスの入出力ポートを別々に示して
いる。
【００３８】データバスのバス幅に対応してそれぞれが
１６ビット構成である入出力チャネル４１乃至４４を有
するクロスバースイッチ１５のそれぞれのチャネルは、
データバス１１、１２、ハードディスクドライブ１３、
１４に接続されている。それぞれの入出力チャネル４１
乃至４４は、４つの前段部のラッチ回路としてフリップ
フロップ回路４５の入力端にそれぞれ接続されている。
このフリップフロップ回路４５は、それぞれラッチ制御
信号で制御されている。４つのフリップフロップ回路４
５の出力端は、自己の入出力チャネルに対応するマルチ
プレクサを除いた３つのマルチプレクサ４６の入力端に
接続されている。そして、すべてのマルチプレクサ４６
には、後述する排他的論理和演算（以下ＸＯＲという）
回路の出力が入力されている。マルチプレクサ４６は、
それぞれ２ビットのアドレス信号で制御されている。あ
る所定のアドレス信号によって、４つのマルチプレクサ
の入力のうちのいずれか１つが選択され、そのデータが
出力端に転送される。例えば、最上段のマルチプレクサ
４６については、所定のアドレス信号により、入出力チ
ャネル４２乃至４４のデータまたはＸＯＲ回路の出力デ
ータのいずれか１つが入出力チャネル４１に転送され
る。マルチプレクサ４６の出力端は、出力制御信号によ
り制御される出力ドライバ４７を介して、入出力チャネ
ル４１乃至４４に接続されている。
１６ビット構成である入出力チャネル４１乃至４４を有
するクロスバースイッチ１５のそれぞれのチャネルは、
データバス１１、１２、ハードディスクドライブ１３、
１４に接続されている。それぞれの入出力チャネル４１
乃至４４は、４つの前段部のラッチ回路としてフリップ
フロップ回路４５の入力端にそれぞれ接続されている。
このフリップフロップ回路４５は、それぞれラッチ制御
信号で制御されている。４つのフリップフロップ回路４
５の出力端は、自己の入出力チャネルに対応するマルチ
プレクサを除いた３つのマルチプレクサ４６の入力端に
接続されている。そして、すべてのマルチプレクサ４６
には、後述する排他的論理和演算（以下ＸＯＲという）
回路の出力が入力されている。マルチプレクサ４６は、
それぞれ２ビットのアドレス信号で制御されている。あ
る所定のアドレス信号によって、４つのマルチプレクサ
の入力のうちのいずれか１つが選択され、そのデータが
出力端に転送される。例えば、最上段のマルチプレクサ
４６については、所定のアドレス信号により、入出力チ
ャネル４２乃至４４のデータまたはＸＯＲ回路の出力デ
ータのいずれか１つが入出力チャネル４１に転送され
る。マルチプレクサ４６の出力端は、出力制御信号によ
り制御される出力ドライバ４７を介して、入出力チャネ
ル４１乃至４４に接続されている。
【００３９】一方、フリップフロップ回路４５の出力端
は、ＸＯＲ回路４８の入力端にもまた接続されている。
すなわち、４つのフリップフロップ回路４５の出力がそ
のまま排他的論理和演算（以下ＸＯＲという）回路４８
の入力となっている。ＸＯＲ回路４８は、演算制御信号
により制御されていて、演算制御信号が所定のレベルに
なった場合にアクティブになり演算を実行する。ＸＯＲ
回路４８の出力端は、後段部のラッチ回路としてのフリ
ップフロップ回路４９の入力端に接続されている。この
フリップフロップ回路４９は、ラッチ制御信号で制御さ
れていて、入力部のフリップフロップ回路４５の保持の
タイミングとは異なるタイミングで動作できるようにラ
ッチ制御信号で制御されている。
は、ＸＯＲ回路４８の入力端にもまた接続されている。
すなわち、４つのフリップフロップ回路４５の出力がそ
のまま排他的論理和演算（以下ＸＯＲという）回路４８
の入力となっている。ＸＯＲ回路４８は、演算制御信号
により制御されていて、演算制御信号が所定のレベルに
なった場合にアクティブになり演算を実行する。ＸＯＲ
回路４８の出力端は、後段部のラッチ回路としてのフリ
ップフロップ回路４９の入力端に接続されている。この
フリップフロップ回路４９は、ラッチ制御信号で制御さ
れていて、入力部のフリップフロップ回路４５の保持の
タイミングとは異なるタイミングで動作できるようにラ
ッチ制御信号で制御されている。
【００４０】なお、４つのフリップフロップ回路４５と
ＸＯＲ回路４８との間には、イネーブル信号で制御され
るイネーブル手段としてのＡＮＤゲート５０ａ乃至５０
ｄがそれぞれ設けられている。
ＸＯＲ回路４８との間には、イネーブル信号で制御され
るイネーブル手段としてのＡＮＤゲート５０ａ乃至５０
ｄがそれぞれ設けられている。
【００４１】クロスバースイッチ１５においては、４つ
のフリップフロップ回路４５及びフロップフロップ回路
４９が図１で示したラッチ部２３に対応し、ＸＯＲ回路
４８が図１で示したパリティ演算部２２に対応してい
る。そして、入力部のフリップフロップ回路４５とＸＯ
Ｒ出力部のフロップフロップ回路４９は、直列に接続さ
れた構造になっていて、それぞれ前段部のラッチ回路及
び後段部のラッチ回路に対応している。
のフリップフロップ回路４５及びフロップフロップ回路
４９が図１で示したラッチ部２３に対応し、ＸＯＲ回路
４８が図１で示したパリティ演算部２２に対応してい
る。そして、入力部のフリップフロップ回路４５とＸＯ
Ｒ出力部のフロップフロップ回路４９は、直列に接続さ
れた構造になっていて、それぞれ前段部のラッチ回路及
び後段部のラッチ回路に対応している。
【００４２】直列に２段に接続されたラッチ部は以下の
ようにして形成することができる。例えば、入出力チャ
ネル４１に接続されたフリップフロップ回路４５とフリ
ップフロップ回路４９との２段構成を形成する場合に
は、入出力チャネル４１に対応したフロップフロップ４
５の出力データがＸＯＲゲート４８の入力になるよう
に、ＡＮＤゲート５０ａに１レベルのイネーブル信号を
与える。この時、他のＡＮＤゲート５０ｂ乃至５０ｄに
は、０レベルのイネーブル信号を与える。するとＡＮＤ
ゲート５０ｂ乃至５０ｄのそれぞれの出力は、入力デー
タの如何に関わらず必ず０レベルとなる。従って、ＸＯ
Ｒ回路４８には、入出力チャネル４１に対応したフリッ
プフロップ回路４５の出力データ以外はすべて０が入力
されるため、ＸＯＲ回路は単なるドライバとして機能す
ることになる。従って、フリップフロップ回路４５、４
９は、ドライバを介して２段に直列接続した構成が実現
できる。他の入出力チャネル４２乃至４４に関しても、
適当な組み合わせのイネーブル信号を与えることにより
同様に実現できる。
ようにして形成することができる。例えば、入出力チャ
ネル４１に接続されたフリップフロップ回路４５とフリ
ップフロップ回路４９との２段構成を形成する場合に
は、入出力チャネル４１に対応したフロップフロップ４
５の出力データがＸＯＲゲート４８の入力になるよう
に、ＡＮＤゲート５０ａに１レベルのイネーブル信号を
与える。この時、他のＡＮＤゲート５０ｂ乃至５０ｄに
は、０レベルのイネーブル信号を与える。するとＡＮＤ
ゲート５０ｂ乃至５０ｄのそれぞれの出力は、入力デー
タの如何に関わらず必ず０レベルとなる。従って、ＸＯ
Ｒ回路４８には、入出力チャネル４１に対応したフリッ
プフロップ回路４５の出力データ以外はすべて０が入力
されるため、ＸＯＲ回路は単なるドライバとして機能す
ることになる。従って、フリップフロップ回路４５、４
９は、ドライバを介して２段に直列接続した構成が実現
できる。他の入出力チャネル４２乃至４４に関しても、
適当な組み合わせのイネーブル信号を与えることにより
同様に実現できる。
【００４３】このように直列に２段に接続されたラッチ
部が実現できれば、あとは、適当なタイミングのアドレ
ス信号、ラッチ制御信号、演算制御信号及び出力制御信
号でクロスバースイッチ１５を制御すれだけで、図３に
示した書き込み動作は容易に実現できるので、これ以上
の説明は省略する。
部が実現できれば、あとは、適当なタイミングのアドレ
ス信号、ラッチ制御信号、演算制御信号及び出力制御信
号でクロスバースイッチ１５を制御すれだけで、図３に
示した書き込み動作は容易に実現できるので、これ以上
の説明は省略する。
【００４４】なお、クロスバースイッチ１８についても
入出力チャネルの接続先を単に変えればよい。入出力手
段２１及びパリティ発生器１９についても同様である。
入出力チャネルの接続先を単に変えればよい。入出力手
段２１及びパリティ発生器１９についても同様である。
【００４５】次に、上記のデータ記憶システムにおい
て、１台のハードディスクドライブが故障した場合のデ
ータの再構成(reconstruction)について説明する。図５
は、ＲＡＩＤ５におけるディスク故障時のデータの読み
出しを示す概念図である。具体的なシステムのブロック
図は、図１とほぼ同様である。但し、ハードディスクド
ライブの数を４つから８つにしている。そして、ハード
ディスクドライブ５１及びハードディスクドライブ５２
がクロスバースイッチ０に接続されている。同様に、ド
ライブ５３及びドライブ５４がクロスバースイッチ１
に、ドライブ５５及びドライブ５６がクロスバースイッ
チ２に、ドライブ５７及びドライブ５８がクロスバース
イッチ３にそれぞれ接続されている。さらに、ホストイ
ンターフェースとデータバス１１、１２との間には入出
力手段としてクロスバースイッチＣＢＳＨが接続されて
いる。
て、１台のハードディスクドライブが故障した場合のデ
ータの再構成(reconstruction)について説明する。図５
は、ＲＡＩＤ５におけるディスク故障時のデータの読み
出しを示す概念図である。具体的なシステムのブロック
図は、図１とほぼ同様である。但し、ハードディスクド
ライブの数を４つから８つにしている。そして、ハード
ディスクドライブ５１及びハードディスクドライブ５２
がクロスバースイッチ０に接続されている。同様に、ド
ライブ５３及びドライブ５４がクロスバースイッチ１
に、ドライブ５５及びドライブ５６がクロスバースイッ
チ２に、ドライブ５７及びドライブ５８がクロスバース
イッチ３にそれぞれ接続されている。さらに、ホストイ
ンターフェースとデータバス１１、１２との間には入出
力手段としてクロスバースイッチＣＢＳＨが接続されて
いる。
【００４６】このクロスバースイッチの具体的な構成は
図４に示した通りであるので、図４の番号を参照しつつ
説明する。以下、８台のドライブ５１乃至５８のうちの
１台のドライブ５２が故障した場合に、ドライブ５２に
記憶されたデータ系列ｄ２を再構成するためのＲＡＩＤ
５の動作について説明する。
図４に示した通りであるので、図４の番号を参照しつつ
説明する。以下、８台のドライブ５１乃至５８のうちの
１台のドライブ５２が故障した場合に、ドライブ５２に
記憶されたデータ系列ｄ２を再構成するためのＲＡＩＤ
５の動作について説明する。
【００４７】まず、転送フェイズＡにおいて、以下のス
テップを行う。まず、故障したハードディスクドライブ
５２が接続されていないクロスバースイッチＣＢＳ１に
おいて、ハードディスクドライブ５３、５４に記憶され
ているデータ系列ｄ３、ｄ４の排他的論理和を計算して
データ系列ｐ１を求める。この時、同じく故障したハー
ドディスクドライブ５２が接続されていないクロスバー
スイッチＣＢＳ２において、ハードディスクドライブ５
５、５６に記憶されているデータ系列ｄ５、ｄ６の排他
的論理和を計算してデータ系列ｐ２を求める。これらの
求められたデータ系列ｐ１、ｐ２をそれぞれデータバス
１１、１２に転送する。
テップを行う。まず、故障したハードディスクドライブ
５２が接続されていないクロスバースイッチＣＢＳ１に
おいて、ハードディスクドライブ５３、５４に記憶され
ているデータ系列ｄ３、ｄ４の排他的論理和を計算して
データ系列ｐ１を求める。この時、同じく故障したハー
ドディスクドライブ５２が接続されていないクロスバー
スイッチＣＢＳ２において、ハードディスクドライブ５
５、５６に記憶されているデータ系列ｄ５、ｄ６の排他
的論理和を計算してデータ系列ｐ２を求める。これらの
求められたデータ系列ｐ１、ｐ２をそれぞれデータバス
１１、１２に転送する。
【００４８】故障したハードディスクドライブ５２が接
続されたクロスバースイッチＣＢＳ０において、ハード
ディスクドライブ５１に記憶されたデータ系列ｄ１を入
出力チャネル４３に接続されたフリップフロップ回路４
５に保持する。この時、データバス１１、１２に転送さ
れた２つのデータ系列ｐ１、ｐ２が、入出力チャネル４
１、４２にそれぞれ入力される。これらのデータ系列ｐ
１、ｐ２は、ＡＮＤゲート５０、５１に１レベルのイネ
ーブル信号が供給されているので、ＸＯＲ回路４８の入
力単に供給される。しかしながら、ハードディスクドラ
イブ５１、５２が接続されている入出力チャネル４３、
４４に対応したＡＮＤゲートは、０レベルのイネーブル
信号が供給されているため、これらのゲートの出力は０
レベルである。従って、ＸＯＲ回路４８には、データバ
ス１１、１２からのデータ系列ｐ１、ｐ２のみが入力さ
れている。
続されたクロスバースイッチＣＢＳ０において、ハード
ディスクドライブ５１に記憶されたデータ系列ｄ１を入
出力チャネル４３に接続されたフリップフロップ回路４
５に保持する。この時、データバス１１、１２に転送さ
れた２つのデータ系列ｐ１、ｐ２が、入出力チャネル４
１、４２にそれぞれ入力される。これらのデータ系列ｐ
１、ｐ２は、ＡＮＤゲート５０、５１に１レベルのイネ
ーブル信号が供給されているので、ＸＯＲ回路４８の入
力単に供給される。しかしながら、ハードディスクドラ
イブ５１、５２が接続されている入出力チャネル４３、
４４に対応したＡＮＤゲートは、０レベルのイネーブル
信号が供給されているため、これらのゲートの出力は０
レベルである。従って、ＸＯＲ回路４８には、データバ
ス１１、１２からのデータ系列ｐ１、ｐ２のみが入力さ
れている。
【００４９】ＸＯＲ回路４８は、データパス１１、１２
から転送された２つのデータ系列ｐ１、ｐ２の排他的論
理和を計算することにより、データ系列ｐ３を求める。
この求められたデータ系列ｐ３は、所定の状態のアドレ
ス信号で回路手段４６を制御することで、入出力チャネ
ル４４に出力され、入出力チャネル４４に接続されたフ
リップフロップ４５に供給される。適切なタイミングで
ラッチ制御信号を制御することにより、入出力チャネル
４４に接続されたフリップフロップ回路４５は、この供
給されたデータ系列ｐ３を保持する。
から転送された２つのデータ系列ｐ１、ｐ２の排他的論
理和を計算することにより、データ系列ｐ３を求める。
この求められたデータ系列ｐ３は、所定の状態のアドレ
ス信号で回路手段４６を制御することで、入出力チャネ
ル４４に出力され、入出力チャネル４４に接続されたフ
リップフロップ４５に供給される。適切なタイミングで
ラッチ制御信号を制御することにより、入出力チャネル
４４に接続されたフリップフロップ回路４５は、この供
給されたデータ系列ｐ３を保持する。
【００５０】すなわち、ハードディスクドライブ５１に
記憶されたデータ系列ｄ１は、接続された入出力チャネ
ル４３に対応したフリップフロップ回路４５に保持され
ると共に、故障したハードディスクドライブ５２が接続
された入出力チャネル４４には、他の複数の選択器に接
続されたハードディスクドライブ５３乃至５６に記憶さ
れたデータの排他的論理和であるデータ系列ｐ３が保持
されている。
記憶されたデータ系列ｄ１は、接続された入出力チャネ
ル４３に対応したフリップフロップ回路４５に保持され
ると共に、故障したハードディスクドライブ５２が接続
された入出力チャネル４４には、他の複数の選択器に接
続されたハードディスクドライブ５３乃至５６に記憶さ
れたデータの排他的論理和であるデータ系列ｐ３が保持
されている。
【００５１】さらにクロスバースイッチＣＢＳ３に接続
された２つのハードディスクドライブ５７、５８に記憶
されたデータ系列ｄ７、ｄ８の排他的論理和によりデー
タ系列ｐ４を求める。このデータ系列ｐ４は、転送フェ
イズＡにおいては、データバスに転送するすることな
く、クロスバースイッチＣＢＳ３内のＸＯＲ回路４８の
出力側に接続されたフリップフロップ回路４９において
保持される。
された２つのハードディスクドライブ５７、５８に記憶
されたデータ系列ｄ７、ｄ８の排他的論理和によりデー
タ系列ｐ４を求める。このデータ系列ｐ４は、転送フェ
イズＡにおいては、データバスに転送するすることな
く、クロスバースイッチＣＢＳ３内のＸＯＲ回路４８の
出力側に接続されたフリップフロップ回路４９において
保持される。
【００５２】転送フェイズＡに続く転送フェイズＢにお
いては、以下のステップが行われる。まず、クロスバー
スイッチＣＢＳ０の入出力チャネル４３、４４にそれぞ
れ接続されたフリップフロップ回路４５に保持されてい
る２つのデータ系列ｄ１、ｐ３に基づき、ＸＯＲ回路４
８において、これらの排他的論理和を計算して、データ
系列ｐ５を求める。
いては、以下のステップが行われる。まず、クロスバー
スイッチＣＢＳ０の入出力チャネル４３、４４にそれぞ
れ接続されたフリップフロップ回路４５に保持されてい
る２つのデータ系列ｄ１、ｐ３に基づき、ＸＯＲ回路４
８において、これらの排他的論理和を計算して、データ
系列ｐ５を求める。
【００５３】クロスバースイッチＣＢＳ０において求め
られたデータ系列ｐ５は、データバス１２に転送され
る。この時、クロスバースイッチＣＢＳ３中のフリップ
フロップ４９に記憶されたデータ系列ｐ４は、データバ
ス１１に転送される。そして、入出力手段（ＣＢＳＨ）
２１において、こらら２つのデータ系列ｐ４、ｐ５の排
他的論理和を計算する。これにより求められた最終的な
パリティデータ系列Ｐは、故障したハードディスクドラ
イブ５２に記憶されているデータ系列ｐ２と完全に一致
している。このようにして故障により消失したデータ系
列は、他のハードディスクドライブに記憶されたデータ
系列の排他的論理和を計算することにより再構成するこ
とができる。この再構成されたデータ系列Ｐをホスト側
に出力する。
られたデータ系列ｐ５は、データバス１２に転送され
る。この時、クロスバースイッチＣＢＳ３中のフリップ
フロップ４９に記憶されたデータ系列ｐ４は、データバ
ス１１に転送される。そして、入出力手段（ＣＢＳＨ）
２１において、こらら２つのデータ系列ｐ４、ｐ５の排
他的論理和を計算する。これにより求められた最終的な
パリティデータ系列Ｐは、故障したハードディスクドラ
イブ５２に記憶されているデータ系列ｐ２と完全に一致
している。このようにして故障により消失したデータ系
列は、他のハードディスクドライブに記憶されたデータ
系列の排他的論理和を計算することにより再構成するこ
とができる。この再構成されたデータ系列Ｐをホスト側
に出力する。
【００５４】このように、本発明のデータ記憶システム
においては、故障したハードディスクドライブに対応し
たフリップフロップ回路４５を有効に利用して、データ
を再構成することが可能となる。従って、システムを構
成するハードディスクドライブの１台が故障した場合に
必要となるデータの再構成においても、ラッチ手段を有
効に活用して効率的にデータ転送を行うことができるの
で、高速なデータの再構成が可能となる。
においては、故障したハードディスクドライブに対応し
たフリップフロップ回路４５を有効に利用して、データ
を再構成することが可能となる。従って、システムを構
成するハードディスクドライブの１台が故障した場合に
必要となるデータの再構成においても、ラッチ手段を有
効に活用して効率的にデータ転送を行うことができるの
で、高速なデータの再構成が可能となる。
【００５５】ＲＡＩＤ５において、１台のハードディス
クドライブが故障時にホスト側から故障ドライブに対し
てデータの書き込み要求があった場合のパリティデータ
の更新についても同様である。図６は、ＲＡＩＤ５にお
けるディスク故障時のパリティデータの更新を示す概念
図である。尚、この図においては、８台のハードディス
クドライブ５１乃至５８が接続されていて、ハードディ
スクドライブ５２が故障したドライブであり、ハードデ
ィスクドライブ５８がパリティデータを更新するディス
クである。
クドライブが故障時にホスト側から故障ドライブに対し
てデータの書き込み要求があった場合のパリティデータ
の更新についても同様である。図６は、ＲＡＩＤ５にお
けるディスク故障時のパリティデータの更新を示す概念
図である。尚、この図においては、８台のハードディス
クドライブ５１乃至５８が接続されていて、ハードディ
スクドライブ５２が故障したドライブであり、ハードデ
ィスクドライブ５８がパリティデータを更新するディス
クである。
【００５６】基本的には、図５で示したディスク故障時
のデータの読み出しの場合と同様であるので、相違する
点について説明する。転送フェイズＢにおいて、クロス
バースイッチＣＢＳ０からデータバス１１にデータ系列
を転送する。この時、ホスト側から転送された、故障デ
ィスクに書き込むべきデータ系列をデータバス１２に転
送する。クロスバースイッチＣＢＳ３において、データ
バス１１、１２に転送された２つのデータ系列及び転送
フェイズＡにおいて、入出力チャネル４４のフリップフ
ロップ回路４５に保持されたデータ系列という３つの入
力データに基づいて、排他的論理和を計算する。このパ
リティデータが更新するべきデータ系列となるので、こ
れをハードディスクドライブ５８に記憶されているパリ
ティデータに置き換えて記憶すればよい。
のデータの読み出しの場合と同様であるので、相違する
点について説明する。転送フェイズＢにおいて、クロス
バースイッチＣＢＳ０からデータバス１１にデータ系列
を転送する。この時、ホスト側から転送された、故障デ
ィスクに書き込むべきデータ系列をデータバス１２に転
送する。クロスバースイッチＣＢＳ３において、データ
バス１１、１２に転送された２つのデータ系列及び転送
フェイズＡにおいて、入出力チャネル４４のフリップフ
ロップ回路４５に保持されたデータ系列という３つの入
力データに基づいて、排他的論理和を計算する。このパ
リティデータが更新するべきデータ系列となるので、こ
れをハードディスクドライブ５８に記憶されているパリ
ティデータに置き換えて記憶すればよい。
【００５７】実際のデータの転送は、故障したハードデ
ィスクドライブがどれかということや及びパリティドラ
イブとの組み合わせにより様々な場合が考えれる。しか
しながら、どのような組み合わせであっても、ラッチ手
段を有効に用いて、最終的なパリティデータを計算する
過程で生じるデータを一時的に保持することにより、効
率的にデータの転送を行うことが可能である。
ィスクドライブがどれかということや及びパリティドラ
イブとの組み合わせにより様々な場合が考えれる。しか
しながら、どのような組み合わせであっても、ラッチ手
段を有効に用いて、最終的なパリティデータを計算する
過程で生じるデータを一時的に保持することにより、効
率的にデータの転送を行うことが可能である。
【００５８】
【効果】本発明では、複数の転送フェイズでインターリ
ーブして転送されたデータをラッチ手段に一時的に保持
する。ある転送フェイズで転送され前段部のラッチ手段
に保持されたデータは、それに続く転送フェイズにおい
てデータバスに転送されたデータ共に、後段部のラッチ
手段に転送される。そして、これらのデータは、一括し
て記憶手段に転送される。従って、データバスを介した
データ転送を高速に行うことが可能となる。また、待ち
要求などでシステムが停止する場合においても、任意に
データ転送を一時的に停止することが可能となるので、
システムのタイミング制御が容易になる。
ーブして転送されたデータをラッチ手段に一時的に保持
する。ある転送フェイズで転送され前段部のラッチ手段
に保持されたデータは、それに続く転送フェイズにおい
てデータバスに転送されたデータ共に、後段部のラッチ
手段に転送される。そして、これらのデータは、一括し
て記憶手段に転送される。従って、データバスを介した
データ転送を高速に行うことが可能となる。また、待ち
要求などでシステムが停止する場合においても、任意に
データ転送を一時的に停止することが可能となるので、
システムのタイミング制御が容易になる。
【図１】本発明におけるデータ記憶システムのブロック
図である。
図である。
【図２】本発明における選択器のブロック図である。
【図３】本発明のデータ記憶システムにおける同期した
データの書き込みを示す概念図である。
データの書き込みを示す概念図である。
【図４】クロスバースイッチの簡略化された回路図であ
る。
る。
【図５】ディスク故障時におけるデータの読み出しを示
す概念図である。
す概念図である。
【図６】ディスク故障時におけるパリティデータの更新
を示す概念図である。
を示す概念図である。
【図７】従来のデータ記憶システムのブロック図であ
る。
る。
１１、１２・・・データバス １３、１４、１６、１７・・・ハードディスクドライブ １５、１８・・・選択器 １９・・・パリティ発生手段 ２０・・・パリティバッファ手段 ２１・・・入出力手段 ２２・・・パリティ演算部 ２３・・・ラッチ部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 浩樹 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (72)発明者 高橋 伸彰 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (56)参考文献 特開 平４−47323（ＪＰ，Ａ) 特開 平６−348419（ＪＰ，Ａ) 特表 平５−505267（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 3/06
Claims (23)
- 【請求項１】データを記憶する複数の記憶手段を有する
データ記憶システムにおいて、 データを転送する複数のデータバスと、 複数のデータ系列をそれぞれの前記データバス上にイン
ターリーブして転送する入出力手段と、 前記記憶手段と前記データバスとの間に直列に複数段設
けられており、かつそれぞれがデータを保持するラッチ
手段とを有することを特徴とするデータ記憶システム。 - 【請求項２】データを記憶する複数の記憶手段を有し、
それぞれの記憶手段へのアクセスを互いに同期させるた
めのデータ記憶システムにおいて、 データを転送する複数のデータバスと、 所定の転送フェイズで、複数のデータ系列をそれぞれの
前記データバス上にインターリーブして転送する入出力
手段と、 前記記憶手段と前記データバスとの間に直列に複数段設
けられており、かつそれぞれがデータを保持するラッチ
手段とを有し、 それぞれの前記ラッチ手段は、前記インターリーブの前
記転送フェイズに同期してデータを保持することを特徴
とするデータ記憶システム。 - 【請求項３】データを記憶する複数の記憶手段と、 データを転送する複数のデータバスと、 インターリーブ信号の変化に応じて、複数のデータ系列
をそれぞれの前記データバス上にインターリーブして転
送する入出力手段と、 前記記憶手段と前記データバスとの間に直列に少なくと
も２つ設けられており、かつそれぞれがデータを保持す
るラッチ手段とを有し、 第１の前記ラッチ手段は、前記インターリーブ信号に同
期した第１の制御信号に応じてデータを保持し、第２の
前記ラッチ手段は、前記第１の制御信号とは異なるタイ
ミングを有する信号であって、前記インターリーブ信号
に同期した第２の制御信号に応じて、データを保持する
ことを特徴とするデータ記憶システム。 - 【請求項４】データを記憶する複数の記憶手段と、 データを転送する複数のデータバスと、 インターリーブ信号の変化に応じて、複数のデータ系列
をそれぞれの前記データバス上にインターリーブして転
送する入出力手段と、 複数の前記ディスクドライブと複数の前記データバスと
の間に設けられ、アドレス信号に応じた組み合わせで、
前記記憶手段と前記データバスとを接続する選択手段と
を有し、 前記選択手段は、直列に設けられた少なくとも第１及び
第２のラッチ手段を有し、前記第１のラッチ手段は、前
記インターリーブ信号の変化に対応した第１の制御信号
に応じてデータを保持し、前記第２のラッチ手段は、前
記第１の制御信号とは異なるタイミングを有する信号で
あって、前記インターリーブ信号の変化に対応した第２
の制御信号に応じて、データを保持することを特徴とす
るデータ記憶システム。 - 【請求項５】前記選択手段は、前記選択手段に入力され
たデータのパリティデータを求めるパリティ演算手段を
有していることを特徴とする請求項４に記載のデータ記
憶システム。 - 【請求項６】前記ラッチ手段を制御する制御手段をさら
に有し、前記制御手段は、第１のフェイズにおいて、前
記データバス上にインターリーブして転送されたデータ
を１段目の前記ラッチ手段に保持するように制御し、か
つ前記第１のフェイズに続く第２のフェイズにおいて、
１段目の前記ラッチ手段に保持されたデータを直列に接
続されている２段目の一の前記ラッチ手段に保持するよ
うに制御すると共に、前記データバス上にインターリー
ブして転送されたデータを２段目の他の前記ラッチ手段
に保持するように制御することを特徴とする請求項１乃
至５に記載のデータ記憶システム。 - 【請求項７】前記記憶手段は、ディスクドライブである
ことを特徴とする請求項６に記載のデータ記憶システ
ム。 - 【請求項８】複数の前記データバスに接続されていて、
入力されたデータに基づいてパリティデータを求めるパ
リティ発生手段をさらに有することを特徴とする請求項
７に記載のデータ記憶システム。 - 【請求項９】前記パリティ発生手段に接続されたパリテ
ィデータを記憶するパリティバッファ手段をさらに有す
ることを特徴とする請求項８に記載のデータ記憶システ
ム。 - 【請求項１０】データを記憶する複数のディスクドライ
ブと複数のデータバスと、前記ディスクドライブと前記
データバスとの間に直列に複数設けられたラッチ回路と
を有し、複数のデータ系列を、複数の転送フェイズにお
いて、インターリーブしてそれぞれの前記データバスに
転送するデータ転送方法において、 第１の転送フェイズにおいて、インターリーブされた一
のデータ系列をそれぞれの前記データバスに転送するス
テップと、 前記データバスに転送されたデータ系列を前段部の前記
ラッチ回路に保持するステップと、 第２の転送フェイズにおいて、インターリーブされた他
のデータ系列をそれぞれの前記データバスに転送するス
テップと、 前記データバスに転送されたデータ系列を後段部の前記
ラッチ回路に保持すると共に、前段部の前記ラッチ回路
に保持されたデータ系列を、このラッチ回路に直列接続
されている後段部のラッチ回路に転送して、後段部のラ
ッチ回路に保持するステップと、 複数の前記後段部のラッチ回路に保持されたデータを、
所定のタイミングでそれぞれの前記ディスクドライブに
転送するステップとを有することを特徴とするデータ転
送方法。 - 【請求項１１】データを記憶する複数の記憶手段と、 データを転送する複数のデータバスと、 データ系列をそれぞれの前記データバス上に転送する入
出力手段と、 複数のチャネルを有し、それぞれの前記チャネルが前記
ディスクドライブまたは複数の前記データバスに接続さ
れていて、アドレス信号に応じた組み合わせで、前記記
憶手段と前記データバスとを接続する選択手段とを有す
るデータ記憶システムにおいて、 前記選択手段は、直列に設けられた少なくとも第１及び
第２のラッチ手段を有し、前記第１のラッチ手段は、前
記インターリーブ信号の変化に対応した第１の制御信号
に応じてデータを保持し、前記第２のラッチ手段は、前
記第１の制御信号とは異なるタイミングを有する信号で
あって、前記インターリーブ信号の変化に対応した第２
の制御信号に応じて、データを保持することを特徴とす
るデータ記憶システム。 - 【請求項１２】データを記憶する複数の記憶手段と、 データを転送する複数のデータバスと、 データ系列をそれぞれの前記データバス上に転送する入
出力手段と、 複数のチャネルを有し、それぞれの前記チャネルが前記
ディスクドライブまたは前記データバスに接続された、
前記チャネル間を任意の組み合わせ接続する選択手段と
を有するデータ記憶システムにおいて、 前記選択手段は、それぞれの前記チャネルに接続された
複数の第１のラッチ回路と、 前記第１のラッチ回路のそれぞれの出力端が入力端に接
続されたパリティ演算手段と、 前記第１のラッチ回路のそれぞれの前記出力端及び前記
パリティ演算手段の前記出力端が入力端に接続された、
それらの入力端上のデータのいずれかをアドレス信号に
応じて選択された前記チャネルに出力する回路手段と、 前記パリティ演算手段と前記回路手段との間に設けら
れ、前記第１のラッチ回路と直列に接続された、前記パ
リティ演算手段の出力データを保持する第２のラッチ回
路とを有することを特徴とするデータ記憶システム。 - 【請求項１３】データを記憶する複数の記憶手段と、 データを転送する複数のデータバスと、 データ系列をそれぞれの前記データバス上に転送する入
出力手段と、 複数のチャネルを有し、それぞれの前記チャネルが前記
ディスクドライブまたは前記データバスに接続された、
前記チャネル間を任意の組み合わせ接続する選択手段と
を有するデータ記憶システムにおいて、 前記選択手段は、それぞれの前記チャネル上のデータを
を保持する複数の第１のラッチ回路と、 前記第１のラッチ回路のそれぞれの出力データを入力と
して論理演算を行うパリティ演算手段と、 それぞれの前記第１のラッチ回路と直列に接続されてお
り、前記パリティ演算手段の出力データを保持する第２
のラッチ回路と、 前記第１のラッチ回路のそれぞれの出力データ及び前記
ラッチ回路の出力データが入力され、それらのデータの
いずれかをアドレス信号に応じて選択された前記チャネ
ルに出力する回路手段と、を有することを特徴とするデ
ータ記憶システム。 - 【請求項１４】前記入出力手段は、所定のタイミング
で、複数のデータ系列を前記データバス上にインターリ
ーブして転送することを特徴とする請求項１２又は１３
に記載のデータ記憶システム。 - 【請求項１５】前記第１のラッチ回路は、第１の制御信
号に応じてデータを保持し、前記第２のラッチ回路は、
前記第１の制御信号とは異なる第２の制御信号に応じて
データを保持することを特徴とする請求項１２又は１３
に記載のデータ記憶システム。 - 【請求項１６】前記第１の制御信号及び前記第２の制御
信号は、前記インターリーブのタイミングに同期してい
ることを特徴とする請求項１５に記載のデータ記憶シス
テム。 - 【請求項１７】前記記憶手段は、ディスクドライブであ
ることを特徴とする請求項１５に記載のデータ記憶シス
テム。 - 【請求項１８】前記入出力手段がパリティ演算手段を有
することを特徴とする請求項１２又は１３に記載のデー
タ記憶システム。 - 【請求項１９】複数の入出力チャネルを有し、それぞれ
の前記入出力チャネルが複数のデータバスまたは複数の
データ記憶手段のいずれかに接続された、前記入出力チ
ャネル間を任意に接続する選択手段を有し、この選択手
段は、前記入出力チャネルに対応してそれぞれが接続さ
れた複数のラッチ回路と、前記入出力チャネル上のデー
タのパリティデータを求めるパリティ演算回路とを有す
るデータ記憶システムにおける、１の前記入出力チャネ
ルに接続されている前記データ記憶手段の故障時のデー
タ再構成方法において、(a) 複数のデータバス上にデー
タを転送するステップと、(b) 前記複数のデータバスが
接続された複数の前記入出力チャネル上のデータから、
前記パリティ演算回路によりパリティデータを求めるス
テップと、(c) 前記パリティデータを故障ディスクが接
続された前記入出力チャネルに対応した一の前記ラッチ
回路に保持するステップとを有することを特徴とするデ
ータ再構成方法。 - 【請求項２０】(d) 故障していないデータ記憶手段が接
続された前記入出力チャネルに、このデータ記憶手段に
記憶されたデータを転送し、このデータを前記入出力チ
ャネルに対応した他の前記ラッチ回路に保持するステッ
プをさらに有することを特徴とする請求項１９に記載の
データ再構成方法。 - 【請求項２１】データをインターリーブしてデータバス
上に転送するために複数の転送フェイズを有し、上記
(a)乃至(d)のステップを第１の転送フェイズにおいて実
行する請求項２０に記載のデータ再構成方法。 - 【請求項２２】(e) 前記選択手段における一の前記ラッ
チ回路に保持されたデータと他の前記ラッチ回路に保持
されたデータのパリティデータを前記パリティ演算回路
で計算するステップと、(f) 前記パリティ演算回路で計
算されたパリティデータを前記データバスに転送するス
テップとをさらに有することを特徴とする請求項２０に
記載のデータ再構成方法。 - 【請求項２３】データをインターリーブしてデータバス
上に転送するために複数の転送フェイズを有し、上記
(a)乃至(d)のステップを一の転送フェイズにおいて実行
し、上記(e)乃至(f)のステップを第１の転送フェイズに
続く第２の転送フェイズにおいて実行することを特徴と
する請求項２０に記載のデータ再構成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317797A JP2981482B2 (ja) | 1995-12-06 | 1995-12-06 | データ記憶システム、データ転送方法及びデータ再構成方法 |
| KR1019960047047A KR100254722B1 (ko) | 1995-12-06 | 1996-10-15 | 데이타 기억 시스템,데이타 전송 방법 및 데이타 재구성 방법 |
| US08/752,862 US5923839A (en) | 1995-12-06 | 1996-11-20 | Data storage system, data transfer method, and data reconstruction method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7317797A JP2981482B2 (ja) | 1995-12-06 | 1995-12-06 | データ記憶システム、データ転送方法及びデータ再構成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09160723A JPH09160723A (ja) | 1997-06-20 |
| JP2981482B2 true JP2981482B2 (ja) | 1999-11-22 |
Family
ID=18092154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7317797A Expired - Fee Related JP2981482B2 (ja) | 1995-12-06 | 1995-12-06 | データ記憶システム、データ転送方法及びデータ再構成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5923839A (ja) |
| JP (1) | JP2981482B2 (ja) |
| KR (1) | KR100254722B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4499193B2 (ja) * | 1997-04-07 | 2010-07-07 | ソニー株式会社 | 記録再生装置及び記録再生方法 |
| US6289376B1 (en) * | 1999-03-31 | 2001-09-11 | Diva Systems Corp. | Tightly-coupled disk-to-CPU storage server |
| TW484723U (en) * | 2000-12-20 | 2002-04-21 | Areca Technology Corp | Disk array controller |
| US7308599B2 (en) * | 2003-06-09 | 2007-12-11 | Hewlett-Packard Development Company, L.P. | Method and apparatus for data reconstruction after failure of a storage device in a storage array |
| JP4555029B2 (ja) * | 2004-09-01 | 2010-09-29 | 株式会社日立製作所 | ディスクアレイ装置 |
| EP2296085B1 (en) * | 2004-11-30 | 2013-05-15 | Fujitsu Limited | Data storage system and capacity changing method |
| US7743308B2 (en) * | 2005-02-09 | 2010-06-22 | Adaptec, Inc. | Method and system for wire-speed parity generation and data rebuild in RAID systems |
| JP4416694B2 (ja) * | 2005-05-12 | 2010-02-17 | 株式会社ソニー・コンピュータエンタテインメント | データ転送調停装置およびデータ転送調停方法 |
| US7769942B2 (en) | 2006-07-27 | 2010-08-03 | Rambus, Inc. | Cross-threaded memory system |
| WO2010093538A1 (en) | 2009-02-11 | 2010-08-19 | Rambus Inc. | Shared access memory scheme |
| US8953463B2 (en) | 2012-02-29 | 2015-02-10 | Hamilton Sundstrand Corporation | Channel interleaved multiplexed databus |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5388243A (en) * | 1990-03-09 | 1995-02-07 | Mti Technology Corporation | Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture |
| US5185876A (en) * | 1990-03-14 | 1993-02-09 | Micro Technology, Inc. | Buffering system for dynamically providing data to multiple storage elements |
| US5226010A (en) * | 1990-04-05 | 1993-07-06 | Micro Technology, Inc. | Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports |
| US5208813A (en) * | 1990-10-23 | 1993-05-04 | Array Technology Corporation | On-line reconstruction of a failed redundant array system |
| US5499337A (en) * | 1991-09-27 | 1996-03-12 | Emc Corporation | Storage device array architecture with solid-state redundancy unit |
| US5469566A (en) * | 1992-03-12 | 1995-11-21 | Emc Corporation | Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units |
| US5471640A (en) * | 1992-07-06 | 1995-11-28 | Hewlett-Packard | Programmable disk array controller having n counters for n disk drives for stripping data where each counter addresses specific memory location by a count n |
| JP3181398B2 (ja) * | 1992-10-06 | 2001-07-03 | 三菱電機株式会社 | アレイ型記録装置 |
| JP3258117B2 (ja) * | 1993-03-08 | 2002-02-18 | 株式会社日立製作所 | 記憶装置サブシステム |
| JP3249868B2 (ja) * | 1993-11-19 | 2002-01-21 | 株式会社日立製作所 | アレイ形式の記憶装置システム |
| US5463643A (en) * | 1994-03-07 | 1995-10-31 | Dell Usa, L.P. | Redundant memory channel array configuration with data striping and error correction capabilities |
| US5596708A (en) * | 1994-04-04 | 1997-01-21 | At&T Global Information Solutions Company | Method and apparatus for the protection of write data in a disk array |
| JP3065481B2 (ja) * | 1994-04-22 | 2000-07-17 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | ディスク・アレイ装置およびデータの格納方法 |
| US5634033A (en) * | 1994-12-16 | 1997-05-27 | At&T Global Information Solutions Company | Disk array storage system architecture for parity operations simultaneous with other data operations |
-
1995
- 1995-12-06 JP JP7317797A patent/JP2981482B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-15 KR KR1019960047047A patent/KR100254722B1/ko not_active IP Right Cessation
- 1996-11-20 US US08/752,862 patent/US5923839A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5923839A (en) | 1999-07-13 |
| KR100254722B1 (ko) | 2000-05-01 |
| JPH09160723A (ja) | 1997-06-20 |
| KR970049418A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850478B2 (ja) | 高性能パリティ機能アーキテクチャーを含むディスクアレイ格納システム | |
| US7913148B2 (en) | Disk controller methods and apparatus with improved striping, redundancy operations and interfaces | |
| US5720027A (en) | Redundant disc computer having targeted data broadcast | |
| JP3181398B2 (ja) | アレイ型記録装置 | |
| US6237052B1 (en) | On-the-fly redundancy operation for forming redundant drive data and reconstructing missing data as data transferred between buffer memory and disk drives during write and read operation respectively | |
| US5289418A (en) | Memory apparatus with built-in parity generation | |
| JP4294142B2 (ja) | ディスクサブシステム | |
| US5313624A (en) | DRAM multiplexer | |
| JPH05241870A (ja) | メモリ制御装置および方法 | |
| JP3065481B2 (ja) | ディスク・アレイ装置およびデータの格納方法 | |
| JPH08502137A (ja) | 故障許容メモリシステム | |
| JP2981482B2 (ja) | データ記憶システム、データ転送方法及びデータ再構成方法 | |
| JPH0784936A (ja) | Ｉ／ｏサブシステム及びｉ／ｏサブシステムにおける排他制御、データ記憶、メモリイニシャライズ方法 | |
| JP3247075B2 (ja) | パリティブロックの生成装置 | |
| US6678768B1 (en) | Method and apparatus for configuring redundant array of independent disks (RAID) | |
| US5787463A (en) | Disk array system including a dual-ported staging memory and concurrent redundancy calculation capability | |
| US5742625A (en) | Data storage system and parity generation method for data storage system | |
| WO2005089339A2 (en) | Disk controller methods and apparatus with improved striping redundancy operations and interfaces | |
| JPH0423119A (ja) | アレイディスクおよびそのデータ復元方法 | |
| JPH11119915A (ja) | ディスクアレイ装置 | |
| JPH10222314A (ja) | 記憶装置アレイシステム | |
| JPH10269024A (ja) | ディスクアレイ制御システム及びそれに使用される増設ユニット | |
| JPH08137628A (ja) | ディスクアレイ装置 | |
| JPH10143331A (ja) | 記憶装置アレイシステム | |
| JP2000227838A (ja) | データ記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |