JP2969251B2 - データ記憶システム及びデータ記憶システムのパリティ発生方法 - Google Patents

データ記憶システム及びデータ記憶システムのパリティ発生方法

Info

Publication number
JP2969251B2
JP2969251B2 JP7010435A JP1043595A JP2969251B2 JP 2969251 B2 JP2969251 B2 JP 2969251B2 JP 7010435 A JP7010435 A JP 7010435A JP 1043595 A JP1043595 A JP 1043595A JP 2969251 B2 JP2969251 B2 JP 2969251B2
Authority
JP
Japan
Prior art keywords
data
parity
storage system
buses
generation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7010435A
Other languages
English (en)
Other versions
JPH08202497A (ja
Inventor
誠治 宗藤
秀人 新島
浩樹 村田
伸彰 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON AI BII EMU KK
Original Assignee
NIPPON AI BII EMU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON AI BII EMU KK filed Critical NIPPON AI BII EMU KK
Priority to JP7010435A priority Critical patent/JP2969251B2/ja
Priority to EP96300279A priority patent/EP0724217A3/en
Priority to US08/592,281 priority patent/US5742625A/en
Publication of JPH08202497A publication Critical patent/JPH08202497A/ja
Priority to US08/893,011 priority patent/US5892780A/en
Application granted granted Critical
Publication of JP2969251B2 publication Critical patent/JP2969251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2211/00—Indexing scheme relating to details of data-processing equipment not covered by groups G06F3/00 - G06F13/00
    • G06F2211/10—Indexing scheme relating to G06F11/10
    • G06F2211/1002—Indexing scheme relating to G06F11/1076
    • G06F2211/1054—Parity-fast hardware, i.e. dedicated fast hardware for RAID systems with parity

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ記憶システム及
びデータ記憶システムのパリティ発生方法に係り、特
に、ディスク群のうちの所望のディスクにデータの書き
込みまたは読みだしを行うデータ記憶システム及びその
データに応じてパリティを発生させる方法に関する。
【０００２】
【従来の技術】コンピュータの扱うデータ量が増大する
に伴い、ハードディスクの処理能力の向上及び信頼性の
向上が要求されている。レイド(RAID(Redundant Array
of Inexpensive Disks))システムは、かかる要求に応え
るシステムの一つである。このシステムは、複数のハー
ドディスクをシステム的には見かけ上、一つのハードデ
ィスクとして機能させることにより、大容量化、処理速
度の向上を図るシステムであるとともに、高い信頼性の
確保、すなわち、パリティを設けることにより、ディス
ク障害時に故障ディスクに蓄積されたデータを同定し、
再構成することができるシステムでもある。
【０００３】近年、特に、システムの簡略化・データ再
生の高速化の要請が求められているが、かかる要請に応
えるものとして、データバスを共有化する技術がある。
これは、データバスを共有化することにより、バスの本
数を減らし、システム構成を簡略化する技術であり、具
体的な従来例として、例えば、「ＡＴＡ記憶手段を用い
たＲＡＩＤサブシステムの構成」（電子情報通信学会秋
期大会 D-88,(1994)）が挙げられる。これは、データバ
スを共有化すると共に、個々のハードディスクとデータ
バスとの間にクロスバースイッチをそれぞれ設けたもの
である。
【０００４】この技術を第４図をもとにして簡単に説明
する。第４図は従来の技術を示すブロック図である。２
本のデータバスＤＤ０、ＤＤ１には、４台のハードディ
スクドライブ（以下、ＨＤＤという）ＨＤＤ０〜ＨＤＤ
３が接続されている。このうち、ＨＤＤ０及びＨＤＤ１
は２本のデータバスＤＤ０、ＤＤ１に直接接続されてい
る。ＨＤＤ２及びＨＤＤ３は、クロスバースイッチを介
して２本のデータバスに接続されている。データバスＤ
Ｄ０、ＤＤ１のそれぞれは、クロスバースイッチを介し
てこのＨＤＤ２及びＨＤＤ３のどちらにも接続可能であ
る。すなわち、４つのチャネルを有するクロスバースイ
ッチの２つのチャネルをそれぞれデータバスＤＤ０、Ｄ
Ｄ１に接続し、残りの２つをそれぞれＨＤＤ２、ＨＤＤ
３に接続することにより、ＨＤＤ２、ＨＤＤ３と各デー
タバスとの任意の接続を可能とするものである。また、
それぞれのＨＤＤは、図示していないデータパスコント
ローラに接続されたコントロール線により書き込みまた
は読み出し等の制御がされる。さらに、データバスＤＤ
０、ＤＤ１には、パリティを生成するためのパリティ生
成回路が接続されている。このパリティ生成手段には、
さらにパリティを保持するパリティバッファメモリが接
続されている。
【０００５】この技術において、故障したＨＤＤが存在
しない正常な動作では、２本のデータバスを設けている
ので、効率よくパリティの生成を行うことができる。し
かしながら、故障したＨＤＤが存在するような障害発生
時においては、損傷したディスクのデータを再構成する
ためのパリティ演算において、多くのデータ転送が必要
となるので、通常の動作に比べて数倍の時間がかかる。
【０００６】この技術における障害発生時のデータの復
元について、ＨＤＤ０のドライブが故障していた場合を
例にさらに説明する。まず、ＨＤＤ１に蓄積されたデー
タをデータバスＤＤ０に転送するとともに、クロスバー
スイッチがＨＤＤ２とデータバスＤＤ１とを接続するよ
うな所定の制御信号をクロスバースイッチに入力し、Ｈ
ＤＤ２に蓄積されたデータをデータバスＤＤ１に転送す
る。この転送されたＨＤＤ１のデータ及びＨＤＤ２のデ
ータをもとにパリティ生成回路がこれらのデータの排他
的論理和を計算し、その結果をパリティバッファメモリ
に記憶する。次に、ＨＤＤ３のデータをデータバスに転
送し、この転送されたＨＤＤ３のデータとパリティバッ
ファメモリに記憶されたデータとの排他的論理和をパリ
ティ生成回路が計算する。この求められたデータと故障
したＨＤＤ０に蓄積されていたデータとは、値が一致し
ているため、この２回の転送ステップによりＨＤＤ０の
データを同定することが可能となる。
【０００７】しかしながら、上述の障害発生時のデータ
の復元のために２回の転送ステップを要するため、故障
ドライブが存在しない正常な動作と比べて、データバス
にデータを転送するステップは２倍になる。上述の例で
は、ドライブが４台の場合について説明したが、ドライ
ブの台数が増えるほど、損傷したディスクのデータを再
構成するために多くのパリティ演算を行う必要があり、
転送ステップ及びパリティ演算の回数が増大する。従っ
て、正常な動作と比べ、長時間を要する。さらに、実際
には、複数のドライブへのアクセスではシーク及び回転
待時間を考慮する必要があるため、これを考慮すれば障
害発生時のシステムのパフォーマンスの著しい低下は避
けられない。
【０００８】
【発明が解決しようとする課題】上述のように従来のデ
ータバスが共有化されたシステムにおいて、パリティの
生成手段は、データが記憶されているドライブとデータ
バスを介して接続されていたので、障害発生の場合等の
ように、同時に複数のドライブにアクセスしてパリティ
演算を行うような場合には、データバスへの転送ステッ
プが増大して実行速度の低下を招いていた。これは、バ
スを共有化させた結果、同時にバス上に転送できるデー
タ数が減少したからである。
【０００９】本発明はかかる問題点に鑑み、パリティの
生成のための転送ステップ回数を減らして、転送動作を
容易にすると共に、障害発生時におけるデータの復元を
効率よく、しかも高速に行うことを可能とするデータ記
憶システム及びデータ記憶システムのパリティ発生方法
を提供するものである。
【００１０】
【課題を解決するための手段】かかる課題を解決するた
めに、本発明は、データを記憶する複数の記憶手段と、
前記データを転送する例えば共有バスであるような複数
のデータバスと、前記記憶手段と前記データバスとの間
に設けられ、前記記憶手段と前記データバスとを所定の
組み合わせで選択的に接続し、かつ排他的論理和演算等
のパリティ演算の機能を有する選択手段とを有するデー
タ記憶システムを提供するものである。
【００１１】ここで、記憶手段とは、記録媒体にデータ
を記録・再生する記憶手段を広く意味し、より詳細に
は、実施例の記載を通じて明らかになろう。従って、Ｈ
ＤＤや光磁気ディスク記憶手段には限定されない。
【００１２】また本発明は、記憶手段の活動状況をモニ
ターするデータパスコントローラをさらに有し、パリテ
ィ演算は、データパスコントローラの出力する制御信号
に応じて選択的に実行され、制御信号が第１の状態の場
合には、パリティの演算を行い、前記制御信号が第２の
状態の場合には、パリティの演算を行わないようにする
ことが好ましい。
【００１３】さらに本発明における選択手段は、パリテ
ィ演算により求められたデータを一時的に保持する保持
手段をさらに有していてもよい。
【００１４】さらに本発明では、データバスに接続され
たパリティ生成回路をさらに有していてもよい。
【００１５】一方、他の発明は、データを記憶する複数
の記憶手段と、前記データを転送する、例えば共有バス
であるような複数のデータバスと、前記記憶手段と前記
データバスとの間に接続されており、パリティ演算を行
う演算手段とマルチプレクサとからなる選択手段とを有
し、前記演算手段は、制御信号に応じて、前記記憶手段
及び前記データバスに供給されたデータのパリティを求
めてパリティデータを出力し、前記マルチプレクサは、
アドレス信号に応じて、前記記憶手段のデータ、前記デ
ータバスのデータまたは前記パリティデータのいずれか
を前記記憶手段または前記データバスに選択的に供給す
るデータ記憶システムを提供するものである。ここでマ
ルチプレクサとは、広くデコード機能を有するものをも
含む。
【００１６】また、この他の発明におけるパリティは、
排他的論理和であってもよい。
【００１７】また、この他の発明における選択手段は、
パリティデータを、選択手段に接続されたいずれの前記
記憶手段または前記データバスにも供給することを停止
するモードを有しいることが好ましい。
【００１８】さらに、この他の発明における選択手段
は、第２の制御信号で制御される保持手段をさらに有
し、この保持手段は、第２の制御信号が所定の状態の場
合には、パリティデータを一時的に保持するように構成
してもよい。
【００１９】また、この他の発明は、複数のデータバス
に接続されたパリティ生成回路をさらに有し、パリティ
生成回路は、演算手段により求められ、データバスに供
給されたパリティデータとパリティ生成回路に供給され
る他のデータとのパリティを求めるようにしてもよい。
【００２０】さらに、この他の発明は、パリティ生成回
路に接続されたパリティバッファメモリをさらに有し、
パリティバッファメモリは、パリティ生成回路により求
められたパリティであるパリティデータを蓄積しておく
ようにしてもよい。
【００２１】一方、他の発明は、データを記憶する複数
の記憶手段と、前記データを転送する複数のデータバス
と、複数の前記記憶手段と複数の前記データバスとにそ
れぞれのチャネルが接続された、複数のチャネルを有す
る選択手段において、前記選択手段は、複数の第１のゲ
ート手段、パリティ演算を行う演算手段及び複数のマル
チプレクサとからなり、前記第１のゲート手段のそれぞ
れは、第１の制御信号に応じて、前記チャネルに供給さ
れたデータを転送し、前記演算手段は、複数の前記第１
のゲートにより転送されたそれぞれのデータセットのパ
リティを求めてパリティデータを出力し、前記マルチプ
レクサのそれぞれは、前記それぞれのチャネルのデータ
及び前記パリティデータが前記マルチプレクサごとに異
なる組み合わせで入力され、アドレス信号に応じて、前
記組み合わせのいずれかのデータを出力し、一の前記チ
ャネルに、選択的に他の前記チャネルのデータまたは前
記パリティデータを供給することを特徴とするデータ記
憶システムを提供するものである。
【００２２】また、このパリティ演算は、例えば排他的
論理和演算があげられる。
【００２３】また、この他の発明における選択手段は、
第２の制御信号で制御される保持手段をさらに有し、前
記パリティデータを供給したい前記チャネルに、すでに
他のデータが供給されている場合には、前記第２の制御
信号を所定の状態とすることにより、前記保持手段は、
前記パリティデータを一時的に保持できるようにしても
よい。
【００２４】さらに、選択手段は、第２の制御信号で制
御される保持手段をさらに有し、前記チャネルのすべて
に、すでに他のデータが供給されている場合には、前記
第２の制御信号を第１の状態とすることにより、前記保
持手段は、前記パリティデータを一時的に保持し、その
後に、前記第２の制御信号を第２の状態とすることによ
り、前記パリティデータを前記チャネルのいずれかに供
給するようにしてもよい。
【００２５】さらに、この他の発明は、複数のチャネル
を有するパリティ生成回路及びパリティバッファメモリ
をさらに有し、前記パリティ生成回路のそれぞれの前記
チャネルが、複数の前記データバス及びパリティバッフ
ァメモリに接続されてもよい。
【００２６】さらに、この他の発明におけるパリティ生
成回路は、一の前記データバスに接続された一の前記チ
ャネルに供給された前記パリティデータと他の前記デー
タバスに接続された他のチャネルに供給された他のデー
タとのパリティである第２のパリティデータを求め、前
記第２のパリティデータを前記パリティバッファメモリ
が接続されたチャネルに供給するようにしてもよい。
【００２７】また別の発明は、データを記憶する複数の
記憶手段と、前記データを転送する複数のデータバス
と、複数の選択手段とを準備する工程と、複数の前記記
憶手段を複数のグループに分ける工程と、それぞれのグ
ループごとに、前記選択手段に複数の前記記憶手段及び
複数の前記データバスを接続する工程と、前記記憶手段
に故障が生じた場合に、故障の記憶手段を有する前記グ
ループ以外のグループにおいて、それぞれのグループの
前記選択手段が、接続された複数の前記記憶手段のデー
タのパリティであるパリティデータを求める工程と、前
記パリティデータを前記データバスに供給する工程と、
前記故障記憶手段を有するグループの前記記憶手段のデ
ータ及び転送された前記パリティデータに基づいて、前
記故障記憶手段のデータを同定する工程とを有するデー
タ記憶システムのパリティ発生方法を提供するものであ
る。
【００２８】さらに別の発明は、データを記憶する複数
の記憶手段と、前記データを転送する複数のデータバス
と、複数の選択手段と、パリティ生成回路とを準備する
工程と、複数の前記記憶手段を複数のグループに分ける
工程と、それぞれのグループごとに、前記選択手段に複
数の前記記憶手段及び複数の前記データバスを接続する
工程と、一のグループの前記選択手段が、接続された前
記記憶手段のデータのパリティである第１のパリティデ
ータを求める工程と、前記第１のパリティデータを一の
前記データバスに供給して、前記パリティ生成回路に転
送する工程と、前記パリティ生成回路が、転送された前
記第１のパリティデータ及び他の前記データバスのデー
タのパリティである第２のパリティデータを求める工程
とを有するデータ記憶システムのパリティ発生方法を提
供するものである。
【００２９】この発明において、パリティバッファメモ
リをさらに準備する工程と、前記第２のパリティデータ
の複数バイトを前記パリティバッファメモリにおいて蓄
積する工程と、一の前記データバスに１ワード毎にデー
タを転送するとともに、前記パリティバッファメモリに
蓄積された前記第２のパリティデータを１バイト毎に前
記パリティバッファメモリから読み出し、前記パリティ
生成回路にて前記データバスのデータ及び前記第２のパ
リティデータとのパリティである第３のパリティデータ
を１ワード毎に求める工程と、前記第３のパリティデー
タを供給する工程を前記複数バイトの数だけ繰り返す工
程とを有していてもよい。
【００３０】
【作用】このような発明においては、選択手段自身がパ
リティ演算の機能を有しているので、従来、パリティ生
成回路において求められていたパリティ演算の一部を選
択手段部にて行うことができるため、パリティ生成手段
で実行されるパリティ演算の回数を減らすことが可能と
なる。
【００３１】従って、パリティをデータバスを介してパ
リティ生成回路に転送する回数を減じることができ、デ
ータバスへの転送ステップを減らすことができる。な
お、ここでパリティは、以下に述べる排他的論理和演算
をはじめとして、既知の数々の方式についても適用でき
ることは当然である。
【００３２】上述の発明は、以下の実施例の説明からさ
らに明らかになるであろう。
【００３３】
【実施例】図１は、本実施例のシステムを示すブロック
図である。なお、本実施例では、説明の便宜上、４台の
記憶手段が２本の共有バスに接続されている場合につい
て説明しているが、本発明はこれに限定されるものでは
なく、５台以上のドライブが３本のバスに接続された、
より複雑なシステムにおいても適用が可能であることは
当然である。
【００３４】排他的論理和演算機能を有する４チャネル
のクロスバースイッチ１１ａ、１１ｂの２チャネルはそ
れぞれ共有バスであるデータバスＤＤ０、ＤＤ１に接続
されている。そして選択手段である、このクロスバー・
スイッチ１１ａの他の２チャネルは、ドライブＨＤＤ
０、ＨＤＤ１に接続されている。またクロスバー・スイ
ッチ１１ｂの他の２チャネルは、ドライブＨＤＤ２、Ｈ
ＤＤ３に接続されている。クロスバー・スイッチ１１
ａ、１１ｂは、それぞれデータパスコントローラ１３よ
り出力されるアドレス信号及び制御信号により制御さ
れ、ドライブとデータバスとの任意の組み合わせによる
接続を可能としている。ＨＤＤ０〜ＨＤＤ３の各々は、
セレクト線１２ａ、アドレスバス、読み出し線（Ｒ線）
及び書き込み線（Ｗ線）１２ｂからなるコントロール線
１２を介して、データパス・コントローラ１３に接続さ
れている。すなわち、ドライブＨＤＤ０〜ＨＤＤ３の各
々は、セレクト線１２ａを共有し、セレクト線１２ａは
データバス・コントローラ１３の入出力端子に接続され
ている。また、データバス・コントローラ１３の入出力
端子に接続されているアドレスバスでドライブＨＤＤ０
〜ＨＤＤ３の各々のアドレスバスを共有している。一
方、ドライブＨＤＤ０〜ＨＤＤ３の各々は読み出し
（Ｒ）または書き込み（Ｗ）を指示するために複数のＲ
／Ｗ線１２ｂを介してデータパス・コントローラ１３に
それぞれ接続されている。このデータパスコントローラ
１３により、システム中の複数のドライブの活動状況が
モニターされている。
【００３５】データバスＤＤ０、ＤＤ１には、供給され
たデータのパリティであるパリティデータを生成するパ
リティ生成回路１４のチャネルがそれぞれ接続されてい
る。このパリティ生成回路１４の他のチャネルには、さ
らにパリティ生成回路１４により求められたパリティデ
ータ等を一時的に蓄積するためのパリティバッファメモ
リ１５が接続されている。なお、この実施例において
は、パリティバッファメモリ１５を制御する制御信号は
パリティ生成回路１４より与えられている。
【００３６】データパス・コントローラ１３には、マイ
クロ・コントローラ（以下、ＭＣＵという）１６及びセ
クター・バッファ１７が接続されている。セクター・バ
ッファ１７には、ホストインターフェィス・チップ１８
が接続されている。また、ＭＣＵ１６には、ＭＣＵ１６
の制御プログラムを格納するランダム・アクセス・メモ
リ（以下、ＲＡＭという）１９が接続されており、ＲＡ
Ｍ１９は、データパス・コントローラ１３にも接続され
ている。ＭＣＵ１６データバスは、マルチプレクサ２０
の切り換えによってデータバスＤＤ０、ＤＤ１に選択的
に接続が可能であると共に、ホストインターフェィス・
チップ１８に接続されている。ホストインターフェィス
・チップ１８のホストデータバスは、マルチプレクサ２
１の切り換えによりデータバスＤＤ０、ＤＤ１に選択的
に接続が可能である。
【００３７】このようなシステムにおける動作につい
て、以下に説明する。クロスバースイッチ１１ａ、１１
ｂに入力される制御信号の内にはクロスバースイッチ中
の排他的論理和演算機能を実行するかどうかを決定する
制御信号がある。このパリティ活性信号が所定の状態に
なるとクロスバースイッチのチャネルに供給される入力
データの排他的論理和を計算し、所望のチャネルにパリ
ティデータを出力する。
【００３８】通常の動作モード、すなわち、故障ドライ
ブがシステム中に存在しない場合には、データ書き込み
時のパリティ更新などのパリティ生成は、パリティ生成
回路１４を用いるて実行される。従って、クロスバース
イッチにおいてパリティ演算を行う必要はない。この
時、クロスバースイッチは、所望のチャネルとチャネル
を接続するようにデータパスコントローラ１３が第１の
状態の制御信号及びアドレス信号を出力する。そして、
データバスＤＤ０、ＤＤ１を介してドライブからデータ
を読み出しまたはドライブへデータを書き込む。
【００３９】次にシステム中のドライブの１台に故障が
生じた場合の読み出し動作を、例として、ドライブＨＤ
Ｄ０が故障した場合をもとに説明する。この故障ドライ
ブの蓄積データの再構成は、他のすべてのドライブに記
憶されたデータの排他的論理和を求めることにより同定
される。まず、クロスバースイッチ１１ａ、１１ｂをパ
リティ生成モード、すなわち、入力データの排他的論理
和を出力するように設定する。この設定は、データパス
コントローラ１３からの第２の状態の制御信号により設
定される。次に、故障ドライブＨＤＤ０が接続されてい
ないクロスバースイッチ１１ｂは、接続されているドラ
イブＨＤＤ２、ＨＤＤ３のデータを読み出し、これらの
排他的論理和であるパリティデータを求める。そして、
このパリティデータをデータバスＤＤ０（またはＤＤ
１）に転送するように、データパスコントローラ１３は
アドレス信号を出力する。転送されたパリティデータは
データバスＤＤ０（またはＤＤ１）を介して、故障ドラ
イブＨＤＤ０が接続されているクロスバースイッチ１１
ａに入力される。クロスバースイッチ１１ａは、接続さ
れているドライブＨＤＤ１から読み出されたデータ及び
データバスから入力されたパリティデータの排他的論理
和を求める。
【００４０】この求められたデータは、故障ドライブＨ
ＤＤ０が蓄積していたデータと同じ値である。故障ディ
スクに蓄積されたデータの読み出しは、この求められた
データをデータバスＤＤ１（またはＤＤ０）が接続され
たチャネルに出力して、ホストインターフェィスチップ
１８を介して外部に出力することにより同定される。ま
た、故障ディスクに記憶されたデータの再構成は、故障
ディスクと置き換えられた新しいディスクと接続された
チャネルにこの求められたデータを出力し、このデータ
を新しいディスクに蓄積することにより成し遂げられ
る。
【００４１】この一連の動作は、故障ドライブ存在時に
おいて、データバスにドライブからのデータを出力する
前に可能な排他的論理和演算をクロスバースイッチにお
いて行うために、データバスへの転送ステップが一度で
すむのみならず、パリティ生成回路１４へのデータの転
送も必要ない。従来は、２本のバスに転送されたバイト
単位のデータのパリティを一度パリティバッファメモリ
１５に蓄積するステップと、この蓄積データをデータバ
スに転送するステップという２ステップが必要であっ
た。このうち、２番目のステップは、パリティバッファ
メモリ１５に、例えばセクタ単位のように、所定のデー
タ単位のデータが蓄積された後に実行されていたので、
一連のステップにおけるデータ転送の実行速度は低かっ
た。
【００４２】これに対して、上述のシステムにおける一
連の動作においては、バイト毎のデータのパリティを求
めてデータバスへ転送がされているため、従来のように
所定単位までデータが蓄積されるのを待つ必要性は必ず
しもない。従って、ドライブ故障時においても、高速な
データ転送が可能となり、高速なデータ読み出し及び再
構成が可能となる。
【００４３】なお、上述の動作ステップは単なる一例で
あって、他にも数々のバリエーションが考えられる。例
として、ドライブＨＤＤ０が故障した場合におけるリコ
ンストラクション（データ再生）について、上述のステ
ップとは異なる別のステップを説明する。クロスバース
イッチ１１ａはパリティ生成モードに設定するが、クロ
スバースイッチ１１ｂをパリティ生成モードにすること
なく、通常のモードに設定しておく。クロスバースイッ
チ１１ｂに所定のアドレス信号を与えることにより、ド
ライブＨＤＤ２、ＨＤＤ３に蓄積されたデータをそれぞ
れデータバスＤＤ０、ＤＤ１に転送する。そして、クロ
スバースイッチ１１ａにおいて、データバスＤＤ０に転
送されたデータとデータバスＤＤ１に転送されたデータ
とドライブＨＤＤ１の蓄積データとの排他的論理和を求
めることによりドライブＨＤＤ０に蓄積されていたデー
タを同定することも可能である。
【００４４】さらに本システムにおいては、さまざまな
動作が可能である。一例としてクロスバースイッチで排
他的論理和を求め、この求められたデータと他のデータ
を元に、さらにパリティ生成回路にてパリティを求める
動作について説明する。この動作は、システムにおける
ドライブの数が増えた場合等、システムがより複雑化し
た場合において特に有効である。例として、ドライブＨ
ＤＤ０〜ＨＤＤ３の排他的論理和を求め、この求められ
たデータとさらに他のデータとの排他的論理和を求め、
外部に出力する場合を考える。
【００４５】まず、クロスバースイッチ１１ａにおい
て、ドライブＨＤＤ０、ＨＤＤ１に蓄積されたデータの
排他的論理和を求め、この第１のパリティデータをデー
タバスＤＤ０に転送するように設定する。同時に、クロ
スバースイッチ１１ｂにおいて、ドライブＨＤＤ２、Ｈ
ＤＤ３に蓄積されたデータの排他的論理和を求め、この
データをデータバスＤＤ１に転送するように設定する。
このようにして、第１のパリティデータ及びデータバス
ＤＤ１に転送されたデータをパリティ生成回路１４に転
送する。パリティ生成回路１４は、データバスＤＤ０に
転送されたデータ及びデータバスＤＤ１に転送されたデ
ータの排他的論理和である第２のパリティデータを求め
る。
【００４６】このステップでは、クロスバースイッチに
おいて、排他的論理和を求めて、データバスへ供給して
いるため、パリティ生成回路でのパリティ演算の回数は
少なくすることが可能となる。また、パリティバッファ
メモリへの一時的な蓄積の回数も減らすことができるた
め、一連の転送動作における、データの転送速度を向上
させることが可能となる。
【００４７】次に、ワード毎に計算された第２のパリテ
ィデータを順次パリティバッファメモリ１５に転送し、
バリティバッファ１５に所定単位の複数ワード（例え
ば、セクタ単位等）を蓄積する。所定単位のデータがパ
リティバッファメモリ１５に蓄積された後に、データバ
スＤＤ０にデータを転送するとともに、パリティバッフ
ァメモリ１５に蓄積された第２のパリティデータを順次
読み出し、パリティ生成回路１４にてデータバスＤＤ０
のデータ及び第２のパリティデータとのパリティである
第３のパリティデータを求め、この第３のパリティデー
タをデータバスＤＤ１に供給する。データは、例えば１
６本のラインからなるアドレスバスならば、１６本（２
バイト）×整数倍を一単位として転送される。従って、
データバスＤＤ０上の２バイトのデータの転送と同期さ
せて、パリティバッファメモリ１５から２バイトずつ蓄
積データを読み出し、パリティ生成回路１４にて２バイ
トずつこれらのパリティを求め、データバスに転送す
る。これを前記整数倍の数だけ繰り返すことにより、デ
ータの転送がなされる。
【００４８】なお、上述のように、データバスのデータ
及びパリティバッファメモリから転送されたデータから
求められたパリティデータを、データバスに転送するの
ではなく、パリティバッファメモリに再度転送し、これ
を前記整数倍繰り返して行えば、リード・モディファイ
・ライト(Read-Modify-Write)が可能となる。
【００４９】これは単なる一例であって、他にも数々の
バリエーションが考えれるが、いずれにしても、本シス
テムでは、クロスバースイッチ中のパリティ演算機能と
パリティ生成回路及びパリティバッファメモリの動作ス
テップを有効に組み合わせることにより、ドライブの数
が増えた場合等の複雑なシステムにおいても効率的なパ
リティ演算ができ、しかも高速にデータ転送することが
可能となる。
【００５０】図２は、本実施例におけるクロスバー・ス
イッチを示すブロック図である。このクロスバースイッ
チは、４つの１６ビット（１バイト）入出力チャネルを
備え、２ビットのアドレス信号によって、任意のチャネ
ル間で接続が可能である。すなわち、各ドライブは各デ
ータバスと任意に接続が可能であり、またペアのドライ
ブ間でのバスを介さない直接的なデータ転送も可能であ
る。これは、ミラーでのデータ復活の際のパフォーマン
ス向上に有効である。さらに、このクロスバー・スイッ
チは排他的論理和を求める機能を有している。この機能
は、制御信号で制御されていていて、所定の信号の状態
の時に排他的論理和を求めるようになっている。
【００５１】なお、このクロスバースイッチにおいて、
どのチャネルに何を接続するかは任意であるが、図２
は、ＡチャネルをデータバスＤＤ０、Ｂチャネルをデー
タバスＤＤ１、ＣチャネルをＨＤＤ（Ｎ）及びＤチャネ
ルをＨＤＤ（Ｎ＋１）に接続した場合について示してい
る。
【００５２】図３は、本実施例におけるクロスバー・ス
イッチの具体的な回路図である。このクロスバースイッ
チは４つのチャネルのＩ／Ｏポート及び入力データのパ
リティを求める演算手段から構成されている。本実施例
のクロスバースイッチの１つのチャネルは１６ビットで
構成されているので、実際には、同様の回路が１６個あ
ることになるが、同様の構成なので、図はそのうちの１
つについて示している。各チャネル間の接続の設定は、
２ビットのアドレスＳＥＬ０、ＳＥＬ１で制御されるマ
ルチプレクサにより行われ、このアドレスは、データパ
スコントローラから供給されている。 なお、A-DATA、B
-DATA、C-DATA及びD-DATAは、それぞれデータバスＤＤ
０のデータ、ＤＤ１のデータ、ＨＤＤ（Ｎ）のデータ及
びＨＤＤ（Ｎ＋１）のデータを示している。
【００５３】ＡチャネルＩ／Ｏポートについて説明する
と、４つの信号B-ch Input、C-ch Input、D-ch Input及
びParity Outputが、アドレス信号A-SEL0及びA-SEL1に
応じて制御されるマルチプレクサ３１ａに入力される。
マルチプレクサ３１ａの出力は、制御信号A-OENで制御
される転送ゲート３２ａに入力されている。転送ゲート
３２ａの出力端は、データバスＤＤ０上のデータである
A-DATAの入出力端子に接続され、かつバッファ３３ａの
入力端にも接続されている。バッファ３３ａの出力はA-
ch Inputの入力端子に接続されているともに、２入力Ａ
ＮＤゲート３４ａの一方に入力されている。またデータ
バス・コントローラから供給される制御信号の一つであ
るパリティ活性信号A-PEがＡＮＤゲート３４ａの他方に
入力されている。ＡＮＤゲート３４ａの出力端はパリテ
ィ入力信号A-ch Parity Inputの出力端に接続されてい
る。
【００５４】上記の構成は、ＢチャネルＩ／Ｏポート、
ＣチャネルＩ／Ｏポート及びＤチャネルＩ／Ｏポートに
ついても同様であるので説明を省略する。
【００５５】さらに、各チャネルＩ／Ｏポートで得られ
たパリティ入力信号に基づいて、パリティ出力信号を発
生するために演算手段が設けられている。これは、２つ
のパリティ入力信号A-ch Parity Input、B-ch Parity I
nputが２入力ＸＯＲゲート３５に入力されている。ま
た、２つのパリティ入力信号C-ch Parity Input及びD-c
h Parity InputがＸＯＲゲート３６に入力されている。
ＸＯＲゲート３５とＸＯＲゲート３６の出力は、ＸＯＲ
ゲート３７に入力されている。ＸＯＲゲート３７の出力
は、制御信号HOLDで制御される保持手段であるＤ−フリ
ップ・フロップ３８に供給され、その出力端がParity O
utput端に接続されている。
【００５６】次に、この回路の動作を説明するが、ここ
で各チャネルの入力を選択するマルチプレクサの設定信
号を（SEL0:SEL1）を表１のように定義する。
【表１】
【００５７】すなわち、それぞれのＩ／Ｏチャネルポー
トにおいて、それぞれのアドレス信号（SEL0:SEL1）の
入力において、マルチプレクサがどの入力信号を出力す
るかを示している。例えば、ＡチャネルＩ／Ｏポートに
ついて見ると、（SEL1:SEL0）が00においては、C-ch In
putが選択され、A-DATAに出力されることがわかる。Ｘ
ＯＲ演算を行わない場合のチャネル間の接続の設定は、
表２のような制御信号を与えることにより行われる。
【表２】
【００５８】例として、ＡチャネルをＣチャネルに接続
し、ＢチャネルをＤチャネルに接続する場合、すなわ
ち、データバスＤＤ０をＨＤＤ（Ｎ）に、データバスＤ
Ｄ１をＨＤＤ（Ｎ＋１）に接続する場合を考える(表２
の最上段参照）。
【００５９】データバスＤＤ０上のデータA-DATAが、Ａ
チャネルＩ／ＯポートのA-DATA端に供給される。転送ゲ
ート３２ａを制御する制御信号A-OENは１レベルなの
で、A-DATA端はマルチプレクサ３１ａと電気的に分離さ
れており、データA-DATAはバッファ３３ａを介して、信
号A-ch Inputとして出力される。
【００６０】ＢチャネルＩ／Ｏポートについても同様に
動作させて、データバスＤＤ１上のデータB-DATAは、バ
ッファ３３ｂを介して、信号B-ch Inputとして出力され
る。ＣチャネルＩ／Ｏポートでは、アドレス信号SEL1、
SEL0は共に０レベルなので、マルチプレクサ３１ｃが信
号A-ch Inputを選択するとともに、制御信号C-OENは０
レベルなので、マルチプレクサ３２ｃの出力端とC-DATA
端が接続され、C-DATA端の出力として、信号A-ch Input
(i)が出力される。同様にＤチャネルＩ／Ｏポートで
も、アドレスSEL1、SEL0は共に０レベルなので、マルチ
プレクサ３１ｄが信号B-ch Inputを選択するとともに、
制御信号C-OENは０レベルなので、マルチプレクサ３２
ｄの出力端とD-DATA端が接続され、D-DATA端の出力とし
て、信号B-ch Inputが出力される。
【００６１】次に、パリティとしてＸＯＲ演算を行う場
合のチャネル間の接続は、表３のような制御信号を与え
ることにより行われる。
【表３】
【００６２】例として、Ｃチャネル及びＤチャネルのデ
ータの排他的論理和をＡチャネル及びＢチャネルに出力
する場合、すなわち、ＨＤＤ（Ｎ）及びＨＤＤ（Ｎ＋
１）に蓄積されたデータをデータバスＤＤ０、ＤＤ１に
出力する場合を考える（表３の最下段参照）。
【００６３】ＨＤＤ（Ｎ）のデータC-DATAが、Ｃチャネ
ルＩ／ＯポートのC-DATA端に供給される。転送ゲート３
２ｃを制御する制御信号C-OENは１レベルなので、C-DAT
A端はマルチプレクサ３１ｃと電気的に分離されてお
り、データC-DATAはバッファ３３ｃを介して、信号C-ch
Inputとして出力される。そして、パリティ活性信号C-
PEは１レベルなので、ＡＮＤゲート３４ｃの出力である
パリティ入力信号C-ch Parity Inputは、データC-DATA
と同じレベルの信号が出力される。ＤチャネルＩ／Ｏポ
ートについても同様に動作させて、ＨＤＤ（Ｎ＋１）に
蓄積されたデータD-DATAは、バッファ３３ｄを介して、
信号D-ch Inputとして出力され、ＡＮＤゲート３４ｄの
出力であるパリティ入力信号D-ch Parity Inputは、デ
ータD-DATAと同じレベルの信号が出力される。Ａチャネ
ルＩ／Ｏポートでは、アドレス信号SEL1、SEL0は共に１
レベルなので、マルチプレクサ３１ａがパリティ出力信
号Parity Outputを選択するとともに、制御信号A-OENは
０レベルなので、マルチプレクサ３２ａの出力端とA-DA
TA端が接続され、A-DATA(i)端の出力として、パリティ
出力信号Parity Outputが出力される。同様にＢチャネ
ルＩ／Ｏポートでも、アドレス信号SEL1、SEL0は共に１
レベルなので、マルチプレクサ３１ｂがパリティ出力信
号Parity Outputを選択するとともに、制御信号B-OENは
０レベルなので、マルチプレクサ３２ｂの出力端とB-DA
TA端が接続され、B-DATA端の出力として、パリティ出力
信号Parity Outputが出力される。
【００６４】この場合、パリティ活性信号A-PE、B-PEは
０レベルなので、パリティ入力信号A-ch Parity Inpu
t、B-ch Parity Inputは０レベルである。従って、パリ
ティ生成回路の出力信号Parity Outputは、データC-Dat
aとデータD-Dataとの排他的論理和が出力されることに
なる。そして、上述のように、Parity Output端は、A-D
ATA端及びB-DATA端に接続されているため、これらの端
子には、パリティ出力信号Parity Output(i)が供給され
る。
【００６５】このように、代表的な組み合わせについて
説明したが、制御信号を組み合わせることにより、任意
のチャネル間の接続及びパリティの計算が可能である。
また、実際に必要な組み合わせは限られるので、制御信
号をエンコードして信号数を減らすことも可能である。
【００６６】さらに、このパリティ生成回路では、A,B,
C,Dチャネルのデータの排他的論理和を求め、この求め
られたデータを保持手段であるフリップ・フロップに一
時的に保持しておくことも可能である。すなわち、すべ
ての制御信号OEN及び全ての制御信号PENを１レベルにす
る。この場合、全てのDATA信号端とマルチプレクサが電
気的に分離され、かつそれぞれのチャネルのParity Inp
ut端にデータDATAが供給される。そして、パリティ生成
回路に入力されるパリティ入力信号Parity Inputの排他
的論理和がＸＯＲゲート３７より出力される。制御信号
HOLDが所定の状態にすることにより、フリップ・フロッ
プ３８を保持状態になるようにし、排他的論理和である
データを、制御信号HOLDが所定の状態である間、一時的
に保持しておくことができる。
【００６７】このように動作させることにより、例え
ば、パリティデータを供給したいチャネルに、すでに他
のデータが供給されている場合には、保持手段はパリテ
ィデータを一時的に保持し、そのチャネルに出力するタ
イミングをずらすことができる。また、例えば、チャネ
ルのすべてに供給されたデータのパリティを求めようと
する場合においては、すでに他のデータがすべてのチャ
ネル上に供給されていて、パリティデータを出力するチ
ャネルがない。従って、保持手段は、パリティデータを
一時的に保持し、タイミングをずらして、パリティデー
タを所望のチャネルに供給することが可能となる。
【００６８】なお、選択手段具体的な回路は、上述の回
路以外にも数々のバリエーションが考えられ、また保持
手段もフリップフロップには限定されないことは当然で
ある。
【００６９】さらに、上述の実施例では、すべてのドラ
イブとデータバスとの間にクロスバースイッチを設けて
いるが、あるドライブのグループのみに本発明のクロス
バースイッチを設け、他のグループについてはデータバ
スとドライブとを本発明のクロスバースイッチを介さず
に接続してもよい。
【００７０】
【発明の効果】このように本発明では、パリティの生成
を容易にすると共に、障害発生時におけるデータの復元
を効率よく、しかも高速に行うことを可能とすることが
可能となる。
【図面の簡単な説明】
【図１】本実施例のシステムを示すブロック図である。
【図２】本実施例におけるクロスバー・スイッチを示す
ブロック図である。
【図３】本実施例におけるクロスバー・スイッチの具体
的な回路図である。
【図４】従来の技術を示すブロック図である。
【符号の説明】
１１ａ、１１ｂ クロスバースイッチ １３ データパスコントローラ １４ パリティ生成回路 １５ パリティバッファメモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 浩樹 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (72)発明者 高橋 伸彰 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 東京基礎研 究所内 (56)参考文献 特開 平５−173722（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 3/06 301 G06F 3/06 305 G06F 11/10 320 G06F 12/16 310 G06F 13/16 510

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】データを記憶する複数の記憶手段と、 前記データを転送する複数のデータバスと、 前記記憶手段と前記データバスとの間に設けられ、前記
    記憶手段と前記データバスとを所定の組み合わせで選択
    的に接続し、かつパリティ演算の機能を有する選択手段
    とを有することを特徴とするデータ記憶システム。
  2. 【請求項２】前記パリティ演算は、排他的論理和演算で
    あることを特徴とする請求項１に記載のデータ記憶シス
    テム。
  3. 【請求項３】前記記憶手段の活動状況をモニターするデ
    ータパスコントローラをさらに有し、 前記パリティ演算は、前記データパスコントローラの出
    力する制御信号に応じて選択的に実行され、前記制御信
    号が第１の状態の場合には、パリティの演算を行い、前
    記制御信号が第２の状態の場合には、パリティの演算を
    行わないことを特徴とする請求項１に記載のデータ記憶
    システム。
  4. 【請求項４】前記選択手段は、前記パリティ演算により
    求められたデータを一時的に保持する保持手段をさらに
    有することを特徴とする請求項１に記載のデータ記憶シ
    ステム。
  5. 【請求項５】前記データバスに接続されたパリティ生成
    回路をさらに有することを特徴とする請求項１に記載の
    データ記憶システム。
  6. 【請求項６】データを記憶する複数の記憶手段と、 前記データを転送する複数のデータバスと、 前記記憶手段と前記データバスとの間に接続されてお
    り、パリティ演算を行う演算手段とマルチプレクサとか
    らなる選択手段とを有し、 前記演算手段は、制御信号に応じて、前記記憶手段及び
    前記データバスに供給されたデータのパリティを求めて
    パリティデータを出力し、前記マルチプレクサは、アド
    レス信号に応じて、前記記憶手段のデータ、前記データ
    バスのデータまたは前記パリティデータのいずれかを前
    記記憶手段または前記データバスに選択的に供給するこ
    とを特徴とするデータ記憶システム。
  7. 【請求項７】前記パリティ演算は、排他的論理和演算で
    あることを特徴とする請求項６に記載のデータ記憶シス
    テム。
  8. 【請求項８】前記選択手段は、前記パリティデータを接
    続されたいずれの前記記憶手段または前記データバスに
    も供給することを停止するモードを有することを特徴と
    する請求項６に記載のデータ記憶システム。
  9. 【請求項９】前記選択手段は、第２の制御信号で制御さ
    れる保持手段をさらに有し、前記保持手段は、前記第２
    の制御信号が所定の状態の場合には、前記パリティデー
    タを一時的に保持することを特徴とする請求項６に記載
    のデータ記憶システム。
  10. 【請求項１０】複数の前記データバスに接続されたパリ
    ティ生成回路をさらに有し、前記パリティ生成回路は、
    前記演算手段により求められ、前記データバスに供給さ
    れた前記パリティデータと前記パリティ生成回路に供給
    される他のデータとのパリティを求めることを特徴とす
    る請求項６に記載のデータ記憶システム。
  11. 【請求項１１】前記パリティ生成回路に接続されたパリ
    ティバッファメモリをさらに有し、前記パリティバッフ
    ァメモリは、前記パリティ生成回路により求められたパ
    リティであるパリティデータを蓄積しておくことを特徴
    とする請求項１０に記載のデータ記憶システム。
  12. 【請求項１２】データを記憶する複数の記憶手段と、前
    記データを転送する複数のデータバスと、複数の前記記
    憶手段と複数の前記データバスとにそれぞれのチャネル
    が接続された、複数のチャネルを有する選択手段におい
    て、 前記選択手段は、複数の第１のゲート手段、パリティ演
    算を行う演算手段及び複数のマルチプレクサとからな
    り、前記第１のゲート手段のそれぞれは、第１の制御信
    号に応じて、前記チャネルに供給されたデータを転送
    し、前記演算手段は、複数の前記第１のゲートにより転
    送されたそれぞれのデータセットのパリティを求めてパ
    リティデータを出力し、前記マルチプレクサのそれぞれ
    は、前記それぞれのチャネルのデータ及び前記パリティ
    データが前記マルチプレクサごとに異なる組み合わせで
    入力され、アドレス信号に応じて、前記組み合わせのい
    ずれかのデータを出力し、一の前記チャネルに、選択的
    に他の前記チャネルのデータまたは前記パリティデータ
    を供給することを特徴とするデータ記憶システム。
  13. 【請求項１３】前記パリティ演算は、排他的論理和演算
    であることを特徴とする請求項１２に記載のデータ記憶
    システム。
  14. 【請求項１４】前記選択手段は、第２の制御信号で制御
    される保持手段をさらに有し、前記パリティデータを供
    給したい前記チャネルに、すでに他のデータが供給され
    ている場合には、前記第２の制御信号を所定の状態とす
    ることにより、前記保持手段は、前記パリティデータを
    一時的に保持できることを特徴とする請求項１２に記載
    のデータ記憶システム。
  15. 【請求項１５】前記選択手段は、第２の制御信号で制御
    される保持手段をさらに有し、前記チャネルのすべて
    に、すでに他のデータが供給されている場合には、前記
    第２の制御信号を第１の状態とすることにより、前記保
    持手段は、前記パリティデータを一時的に保持し、その
    後に、前記第２の制御信号を第２の状態とすることによ
    り、前記パリティデータを前記チャネルのいずれかに供
    給することを特徴とする請求項１２に記載のデータ記憶
    システム。
  16. 【請求項１６】複数のチャネルを有するパリティ生成回
    路及びパリティバッファメモリをさらに有し、前記パリ
    ティ生成回路のそれぞれの前記チャネルが、複数の前記
    データバス及びパリティバッファメモリに接続されてい
    ることを特徴とする請求項１２に記載のデータ記憶シス
    テム。
  17. 【請求項１７】前記パリティ生成回路は、一の前記デー
    タバスに接続された一の前記チャネルに供給された前記
    パリティデータと他の前記データバスに接続された他の
    チャネルに供給された他のデータとのパリティである第
    ２のパリティデータを求め、前記第２のパリティデータ
    を前記パリティバッファメモリが接続されたチャネルに
    供給することを特徴とする請求項１６に記載のデータ記
    憶システム。
  18. 【請求項１８】データを記憶する複数の記憶手段と、前
    記データを転送する複数のデータバスと、複数の選択手
    段とを準備する工程と、 複数の前記記憶手段を複数のグループに分ける工程と、 それぞれのグループごとに、前記選択手段に複数の前記
    記憶手段及び複数の前記データバスを接続する工程と、 前記記憶手段に故障が生じた場合に、故障の記憶手段を
    有する前記グループ以外のグループにおいて、それぞれ
    のグループの前記選択手段が、接続された複数の前記記
    憶手段のデータのパリティであるパリティデータを求め
    る工程と、 前記パリティデータを前記データバスに供給する工程
    と、 前記故障記憶手段を有するグループの前記記憶手段のデ
    ータ及び転送された前記パリティデータに基づいて、前
    記故障記憶手段のデータを同定する工程とを有すること
    を特徴とするデータ記憶システムのパリティ発生方法。
  19. 【請求項１９】データを記憶する複数の記憶手段と、前
    記データを転送する複数のデータバスと、複数の選択手
    段と、パリティ生成回路とを準備する工程と、 複数の前記記憶手段を複数のグループに分ける工程と、 それぞれのグループごとに、前記選択手段に複数の前記
    記憶手段及び複数の前記データバスを接続する工程と、 一のグループの前記選択手段が、接続された前記記憶手
    段のデータのパリティである第１のパリティデータを求
    める工程と、 前記第１のパリティデータを一の前記データバスに供給
    して、前記パリティ生成回路に転送する工程と、 前記パリティ生成回路が、転送された前記第１のパリテ
    ィデータ及び他の前記データバスのデータのパリティで
    ある第２のパリティデータを求める工程とを有すること
    を特徴とするデータ記憶システムのパリティ発生方法。
  20. 【請求項２０】パリティバッファメモリをさらに準備す
    る工程と、 前記第２のパリティデータの複数バイトを前記パリティ
    バッファメモリにおいて蓄積する工程と、 一の前記データバスに１ワード毎にデータを転送すると
    ともに、前記パリティバッファメモリに蓄積された前記
    第２のパリティデータを１バイト毎に前記パリティバッ
    ファメモリから読み出し、前記パリティ生成回路にて前
    記データバスのデータ及び前記第２のパリティデータと
    のパリティである第３のパリティデータを１ワード毎に
    求める工程と、 前記第３のパリティデータを供給する工程を前記複数バ
    イトの数だけ繰り返す工程とを有することを特徴とする
    請求項１９に記載のデータ記憶システム。
  21. 【請求項２１】前記複数のデータバスは共有バスである
    ことを特徴とする請求項１、６または１２に記載のデー
    タ記憶システム。
JP7010435A 1995-01-26 1995-01-26 データ記憶システム及びデータ記憶システムのパリティ発生方法 Expired - Fee Related JP2969251B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7010435A JP2969251B2 (ja) 1995-01-26 1995-01-26 データ記憶システム及びデータ記憶システムのパリティ発生方法
EP96300279A EP0724217A3 (en) 1995-01-26 1996-01-15 Data storage system and parity generation method for data storage system
US08/592,281 US5742625A (en) 1995-01-26 1996-01-26 Data storage system and parity generation method for data storage system
US08/893,011 US5892780A (en) 1995-01-26 1997-07-15 Data storage system and parity generation method for data storage system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7010435A JP2969251B2 (ja) 1995-01-26 1995-01-26 データ記憶システム及びデータ記憶システムのパリティ発生方法

Publications (2)

Publication Number Publication Date
JPH08202497A JPH08202497A (ja) 1996-08-09
JP2969251B2 true JP2969251B2 (ja) 1999-11-02

Family

ID=11750091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7010435A Expired - Fee Related JP2969251B2 (ja) 1995-01-26 1995-01-26 データ記憶システム及びデータ記憶システムのパリティ発生方法

Country Status (3)

Country Link
US (2) US5742625A (ja)
EP (1) EP0724217A3 (ja)
JP (1) JP2969251B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969251B2 (ja) * 1995-01-26 1999-11-02 日本アイ・ビー・エム株式会社 データ記憶システム及びデータ記憶システムのパリティ発生方法
US5856989A (en) * 1996-08-13 1999-01-05 Hewlett-Packard Company Method and apparatus for parity block generation
JP3279248B2 (ja) 1998-02-27 2002-04-30 日本電気株式会社 スイッチ機構およびこれを有するディスクアレイ装置およびコンピュータシステム
US6223323B1 (en) * 1998-07-17 2001-04-24 Ncr Corporation Method for storing parity information in a disk array storage system
US6629199B1 (en) * 1999-08-20 2003-09-30 Emc Corporation Digital data storage system including directory for efficiently providing formatting information for stored records and utilization of a check value for verifying that a record is from a particular storage location
JP2006079418A (ja) * 2004-09-10 2006-03-23 Fujitsu Ltd 記憶制御装置、制御方法及びプログラム
JP2007293738A (ja) * 2006-04-27 2007-11-08 Hitachi Ltd ストレージシステムおよびストレージシステムの情報処理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
US5185876A (en) * 1990-03-14 1993-02-09 Micro Technology, Inc. Buffering system for dynamically providing data to multiple storage elements
US5226010A (en) * 1990-04-05 1993-07-06 Micro Technology, Inc. Method and apparatus for simultaneous, interleaved access of multiple memories by multiple ports
US5208813A (en) * 1990-10-23 1993-05-04 Array Technology Corporation On-line reconstruction of a failed redundant array system
JPH0820964B2 (ja) * 1991-09-13 1996-03-04 インターナショナル・ビジネス・マシーンズ・コーポレイション メモリ制御装置および方法
US5499337A (en) * 1991-09-27 1996-03-12 Emc Corporation Storage device array architecture with solid-state redundancy unit
US5469566A (en) * 1992-03-12 1995-11-21 Emc Corporation Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units
GB2270791B (en) * 1992-09-21 1996-07-17 Grass Valley Group Disk-based digital video recorder
US5463643A (en) * 1994-03-07 1995-10-31 Dell Usa, L.P. Redundant memory channel array configuration with data striping and error correction capabilities
JP2969251B2 (ja) * 1995-01-26 1999-11-02 日本アイ・ビー・エム株式会社 データ記憶システム及びデータ記憶システムのパリティ発生方法

Also Published As

Publication number Publication date
EP0724217A3 (en) 2006-03-01
JPH08202497A (ja) 1996-08-09
US5892780A (en) 1999-04-06
EP0724217A2 (en) 1996-07-31
US5742625A (en) 1998-04-21

Similar Documents

Publication Publication Date Title
EP0727750B1 (en) Continuous data server apparatus and data transfer scheme enabling multiple simultaneous data accesses
JP3181398B2 (ja) アレイ型記録装置
JP4314651B2 (ja) ディスクアレイ装置及びデータ記録再生方法
US6035373A (en) Method for rearranging data in a disk array system when a new disk storage unit is added to the array using a new striping rule and a pointer as a position holder as each block of data is rearranged
US20040250019A1 (en) Storage system, controller, control method and program product therefor
US7770076B2 (en) Multi-platter disk drive controller and methods for synchronous redundant data operations
WO1992015057A1 (en) Parity calculation in an efficient array of mass storage devices
US20060059306A1 (en) Apparatus, system, and method for integrity-assured online raid set expansion
EP1597661A2 (en) Serial advanced technology attachment interface
JP3661205B2 (ja) ディスクアレイシステムおよびディスクアレイシステムのパリティデータの生成方法
JP2969251B2 (ja) データ記憶システム及びデータ記憶システムのパリティ発生方法
EP0832456A1 (en) Disk array system including a dual-ported staging memory and concurrent redundancy calculation capability
JP2981482B2 (ja) データ記憶システム、データ転送方法及びデータ再構成方法
JPH11212728A (ja) 外部記憶サブシステム
US5875458A (en) Disk storage device
JP2000347812A (ja) 情報処理装置およびディスクアレイ装置
JPH08234928A (ja) 情報記憶制御装置
JP2006285802A (ja) データ記憶装置、再構築制御装置、再構築制御方法、プログラム及び記憶媒体
JP3771410B2 (ja) データ記録システム
JP4742443B2 (ja) 記録再生装置、記録再生制御方法及び記録再生制御装置
JPH11259240A (ja) データ記憶装置
JP3069829B2 (ja) ディスクアレイ装置
JPH10254628A (ja) 可搬媒体を用いたライブラリ記憶装置
JPH11119915A (ja) ディスクアレイ装置
JPH10293656A (ja) ディスク記憶システム及び同システムに適用する２重化方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees