EP0843856A1 - Anordnung zum anschluss peripherer speichergeräte - Google Patents

Anordnung zum anschluss peripherer speichergeräte

Info

Publication number
EP0843856A1
EP0843856A1 EP96924769A EP96924769A EP0843856A1 EP 0843856 A1 EP0843856 A1 EP 0843856A1 EP 96924769 A EP96924769 A EP 96924769A EP 96924769 A EP96924769 A EP 96924769A EP 0843856 A1 EP0843856 A1 EP 0843856A1
Authority
EP
European Patent Office
Prior art keywords
data
ring
data transmission
memory
storage devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP96924769A
Other languages
English (en)
French (fr)
Inventor
Josef BRÄU
Siegfried Kunz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Wincor Nixdorf International GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wincor Nixdorf International GmbH filed Critical Wincor Nixdorf International GmbH
Publication of EP0843856A1 publication Critical patent/EP0843856A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Definitions

  • the invention relates to an arrangement for connecting peripheral storage devices according to the preamble of claim 1.
  • the storage devices are grouped into sub-blocks using device controls.
  • the storage devices are connected in parallel within a sub-block.
  • the device controls have several independent connections or multimaster-capable connections (ports).
  • the number of devices per sub-block is limited to around 8 to 16 for various reasons.
  • the subblocks are combined on one or more superordinate system controllers.
  • the number of system controllers working in parallel is always limited to the maximum available number of ports for the device controls. This usually means that the system controller is mostly limited to 4, and thus also the number of system controllers, because of the hardware and wiring complexity in the device controls controlling the ports.
  • a structure as described above is known for example from the document EP-AO 528 060, in particular FIGS. 3 and 5.
  • a disadvantage of this architecture is that there is usually the basic effort for multiple connection options even in the smallest basic structure.
  • Another disadvantage is the multi-stage concept, which requires a high level of hardware, complicates the cabling and limits the performance, that is to say the throughput and the response time.
  • the number of storage devices that can be used and the adaptability to increased requirements with regard to the system controls and the system connections is limited.
  • the object of the invention is to provide an arrangement for connecting peripheral storage devices, in particular disk storage, to one or more higher-level system units of a data processing system of the type mentioned at the outset, which allows a flexible structure in such a way that, in relation to the Efficiency, reliability, upgradeability from very small to very large storage device subsystems and the possibility of connection to many higher-level system units can always be adapted.
  • the core of the arrangement according to the invention is the fact that the storage devices are connected to form one or more device rings operated in series and that a ring connection of at least one of the data transmission controllers is provided in each device ring.
  • the data transmission controls have control devices for controlling the data exchange between the individual storage devices as respective sinks or sources and the higher-level system units. Any number of data transmission controls can be built into the serially operated device rings, since the specification of the serial signals to be looped through are always generated again and again.
  • the device rings also allow the number of data transmission controls to be changed subsequently.
  • the number of connection options to higher-level system units can be set with the number of data transmission controls.
  • peripheral subsystem allows a flexible structure in such a way that in terms of performance, that is to say throughput and response time, reliability, the upgradeability of very small to very large systems and the possibility of connecting to many higher-level systems System units can be adapted to desired values on a large scale in a simple manner.
  • FIG. 1 shows an arrangement for connecting peripheral storage devices in a basic illustration
  • FIG. 2 shows an arrangement for connecting peripheral storage devices according to the invention
  • FIG. 3 shows an embodiment of a ring connection used in FIG. 2 in a basic illustration when there are single rings
  • FIG. 4 shows an exemplary embodiment of a ring connection used in FIG. 2 in a basic illustration in the presence of double rings.
  • FIG. 1 shows a number of peripheral storage device subsystems SGS which are connected to higher-level system units HS via system controllers SK.
  • Storage devices G are grouped together in the storage device subsystems SGS.
  • disk memories are provided as storage devices G.
  • the storage devices G are connected in parallel within a storage device subsystem.
  • Host systems, LAN systems or other known systems can be used as higher-level system units.
  • FIG. 1 As later also in FIG. 2, it is assumed that host systems are always present as higher-level system units HS. Therefore, in the following, we will no longer speak of superordinate system units HS but only of host systems HS.
  • the connection to the host systems HS is made via system controllers SK which have system adapters SA.
  • the host systems HS are connected to one or more system adapters SA.
  • Several system controllers SK working in parallel enable several host systems HS to work in parallel independently of one another.
  • the storage devices G combined in groups to form storage device subsystems SGS are operated per group by two device controls GS. Every GS device control is included switched to one of two port sides of the storage devices G.
  • Each device controller GS has two ports PS for incoming and outgoing signals. The number of ports of the respective GS device controls is the same in each case.
  • One port of a device controller GS is connected in parallel with one port of the other device controllers GS.
  • Each parallel connection of ports of the device controls GS that results is connected to a system controller SK.
  • the number of system controllers SK working in parallel is thus limited to the maximum available number of ports of the device controls GS within a device subsystem SGS.
  • the structure shown in FIG. 2 consists of the following three main complexes:
  • the communication and user data for a memory device cache are stored in the first data memory DSP.
  • a copy of the content of the first data memory DSP is stored in the second data memory SPDSP. It thus represents a mirror data memory for the first data memory DSP and can be used if the first data memory DSP fails.
  • the data transmission takes place serially in the device ring.
  • the ring can be used as a single ring ER (Fig. 3) or for a fail-safe arrangement as a double ring DR
  • Fig. 4 are designed. In the case of a double ring DR (FIG. 4), the signals can be in one as well as in the other. direction. With a single ring ER (Fig. 3) this is only possible in one direction.
  • a very large number, for example up to a few hundred, of storage devices G can be accommodated in a device ring GR.
  • these storage devices G are designated 1 to y per storage device subsystem.
  • the interface signals are regenerated after each ring participant.
  • the number of ring participants is mainly determined from the ratio of ring bus bandwidth, e.g. 20 to 100 Mbytes, and the device bandwidth used, e.g. 4 to 10 Mbytes * 10 to 100 I / O / sec, determined. If the bandwidth of a device ring GR is not sufficient, arrangements with several device rings GR or double rings can be set up. 1 to m device rings are shown in FIG.
  • FIG. 2 shows 1 to x data transmission controls DS and 1 to m device rings Gr. Overall, a device ring GR with the inserted data transmission controls DS results in a ring circuit RS.
  • the connection of the individual data transmission controls DS to the device rings GR is realized by the logic for the ring connections RA.
  • several ring connections RA are provided for each data transmission control DS for each device ring GR, and one ring connection RA for all data transmission control devices is provided in each device ring GR.
  • tion DS arranged.
  • Each data transmission controller DS thus has access to all storage devices G in the storage device subsystem SGS. It would also be possible for only one of the two aforementioned characteristics to be met.
  • the maximum number of data transmission controls DS is determined by the interface implementation of the ring bus.
  • the sum of storage devices G and data transmission controls DS per ring may not exceed the maximum number of participants to be operated. As an example it should be mentioned that this number can be 128.
  • Complete data redundancy for device access is achieved by means of two data transmission controls DS.
  • the number of the desired data transmission controls DS results from the desired control redundancy.
  • Another criterion is the desired performance in the SGS storage subsystem. With the present arrangement it is thus possible in a simple manner to determine the performance in a wide bandwidth by adding data transmission controls DS.
  • a further criterion for a minimal number of data transmission controls DS is the need for the storage device subsystem SGS to be connected to various host systems HS.
  • system adapter SA As already mentioned, the connection of the data transmission controller DS to a higher-level system unit HS is achieved by system adapter SA.
  • Several system adapters for example 1 to n, can be used for each data transmission controller DS.
  • Different types of system adapters allow the operation of different higher-level system units HS. Examples of known types of system adapters SA are: ESCON (Enterprise System Connection), SCSI (Small Computer System Interface), LAN (Local Area Network) and FCS (Fiber Channel Standard).
  • ESCON Enterprise System Connection
  • SCSI Small Computer System Interface
  • LAN Local Area Network
  • FCS Fiber Channel Standard
  • the required number of system adapters SA for a host system HS results from the desired redundancy of the connections and the desired performance bandwidth. The performance bandwidth in turn strongly depends on the type of interface used.
  • the system adapters SA are connected to the other modules of the data transmission control DS via an internal bus system IB of the data transmission control DS.
  • Another module on the internal bus system IB is, for example, a processor PROZ, to which internal memories RAM, ROM are assigned.
  • the processor PROZ controls the processes of the input / output operations of the data transfer control DS.
  • any high-performance processor that offers multiprocessor support can be used for this task.
  • a memory connection unit SPA is connected to the internal bus system IB of the data transmission controller DS.
  • This module establishes the connection to a memory connection bus which is common to all data transmission controls DS, a so-called first bus SPBP or primary bus.
  • first bus SPBP a memory connection bus which is common to all data transmission controls DS
  • second bus SPBS a so-called second bus SPBS or secondary bus.
  • a first data memory DSP is connected to the first bus SPBP as a communication and user data memory.
  • a second data memory SPDSP is connected to the second bus SPBS as a mirror data memory SPDSP to the first data memory DSP.
  • the memory connection buses SPBP, SPBS should have a multiple capacity in relation to the capacity of the internal bus system IB of a data transmission controller DS. Another aspect for the interpretation of the food Connection bus SPBP, SPBS is the maximum number of data transmission controls DS on the respective bus.
  • the performance requirements generally require a powerful parallel bus.
  • Access to the communication and user data common to all data transmission controls DS is processed via these buses.
  • the data storage for a disk data cache can also be implemented in this storage space. This has great advantages with strongly one-sided load profiles.
  • At least the first data memory DSP can be expanded in stages in order, for example, to be able to meet necessary customer requirements.
  • the memory expansion can range from a few megabytes to a few gigabytes.
  • the data memories DSP or SPDSP can be protected by a network-independent buffering of the supply voltage in the event of a power failure.
  • FIGS. 3 and 4 each show two individual ring connections RA of a first and a second data transmission controller DSI, DS2.
  • a single ring ER and in FIG. 4 a double ring DR are used to implement a device ring.
  • single buffers P are used per ring connection RA.
  • 3 and 4 also show the internal bus system IB and a system adapter SA for each data transmission control.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Aufgezeigt wird eine Anordnung peripherer Systeme wie Plattenspeichersteuerungen oder andere Gerätesteuerungen auf dem Gebiet der Datentechnik, die einen flexiblen Aufbau in der Weise erlaubt, daß die mit der Anordnung aufgebaute Steuerung in bezug auf die Leistungsfähigkeit, das heißt den Durchsatz und die Antwortzeit, die Ausfallsicherheit, die Aufrüstbarkeit von sehr kleinen zu sehr großen Systemen und die Anschlußmöglichkeit an viele Hostsysteme (HS) an gewünschte Werte in einfacher Weise angepaßt werden kann. Der Aufbau basiert auf einer besonderen Kombination von seriellen Gerätebussen für den Aufbau von Ringschaltungen (RS) und leistungsfähigen Bussen (SPBP; SPBS), zum Beispiel Parallelbussen, für die Verbindung verwendeter Datenübertragungssteuerungen (DS).

Description

Beschreibung
Anordnung zum Anschluß peripherer Speichergeräte
Die Erfindung betrifft eine Anordnung zum Anschluß peripherer Speichergeräte gemäß dem Oberbegriff des Anspruchs 1.
Die derzeit bekannten Lösungen für Anordnungen zum Anschluß peripherer Speichergeräte an übergeordnete Systemeinheiten basieren für große periphere Speichergerätesubsysteme, die eine Anpassung an gewünschte Werte in Bezug auf beispielswei¬ se die Leistungsfähigkeit oder die Ausfallsicherheit ermög¬ lichen, auf folgendem Grundaufbau.
Die Speichergeräte werden über Gerätesteuerungen in Sub- blöcken zusammengefaßt. Innerhalb eines Subblockes sind die Speichergeräte parallel geschaltet. Die Gerätesteuerungen ha¬ ben mehrere unabhängige Anschlüsse oder auch Multimaster fä¬ hige Anschlüsse (Ports) . Die Geräteanzahl pro Subblock ist dabei aus verschiedenen Gründen auf etwa 8 bis 16 beschränkt.
In einer nächsten Steuerungshierarchie werden die Subblöcke auf einen oder mehrere übergeordneten Systemkontrollern zu¬ sammengefaßt. Auf dieser Hierarchieebene sind ein oder mehre- re Systemanschlüsse zu einer oder mehreren übergeordneten Sy¬ stemeinheiten, z.B. zu Hostsystemen, verfügbar.
Die Anzahl der parallel arbeitenden Systemkontroller ist im¬ mer auf die maximale verfügbare Portanzahl der Gerätesteue- rungen beschränkt. Dies führt meist dazu, daß die Systemkon¬ troller wegen des Aufwandes bezüglich der Hardware und der Verdrahtung bei den die Ports steuernden Gerätesteuerungen die Portanzahl meist auf 4 beschränkt ist und damit auch die Anzahl der Systemkontroller. Ein Aufbau, wie er oben beschrieben ist, ist beispielsweise aus der Schrift EP-A-O 528 060, insbesondere Figuren 3 und 5 bekannt.
Ein Nachteil dieser Architektur ist, daß meist der Grundauf¬ wand für die mehrfache Anschlußmöglichkeit auch im kleinsten Grundaufbau vorhanden ist. Ein weiterer Nachteil ist das mehrstufige Konzept, das einen hohen Hardwareaufwand erfor¬ dert, die Verkabelung verkompliziert und die Leistungsfähig- keit, das heißt den Durchsatz und die Antwortzeit, begrenzt. Weiter ist die Anzahl verwendbarer Speichergeräte und ist die Anpaßbarkeit an erhöhte Anforderungen in Bezug auf die Sy¬ stemsteuerungen und die Systemanschlüsse beschränkt.
Aufgabe der Erfindung ist es, eine Anordnung zum Anschluß pe¬ ripherer Speichergeräte, insbesondere Plattenspeicher, an ei¬ ne oder mehrere übergeordnete Systemeinheiten eines Datenver¬ arbeitungssystems der eingangs genannten Art anzugeben, die einen flexiblen Aufbau in der Weise erlaubt, daß in Bezug auf die Leistungsfähigkeit, die Ausfallsicherheit, die Aufrüst¬ barkeit von sehr kleinen zu sehr großen Speichergerätesubsy¬ stemen und die Anschlußmöglichkeit an viele übergeordnete Systemeinheiten stets eine Anpassung erfolgen kann.
Diese Aufgabe wird durch eine Anordnung gelöst, die die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale aufweist. Danach ist Kern der erfindungsgemäßen Anordnung der Umstand, daß die Speichergeräte zu einem oder mehreren seri¬ ell betriebenen Geräteringen zusammengeschaltet sind und in jeden Gerätering ein Ringanschluß wenigstens einer der Daten¬ übertragungssteuerungen vorgesehen ist. Die Datenübertra¬ gungssteuerungen weisen dabei Steuereinrichtungen zur Steue¬ rung des Datenaustausches zwischen den einzelnen Speicherge¬ räten als jeweilige Senken oder Quellen und den übergeordne- ten Systemeinheiten auf. In die seriell betriebenen Geräte¬ ringe kann eine beliebige Anzahl von Datenübertragungssteue¬ rungen eingebaut sein, da durch die Vorgabe des seriellen Be- triebs durchzuschleifende Signale stets wieder aufs Neue er¬ zeugt werden. Die Geräteringe erlauben auch ein nachträgli¬ ches Verändern der Anzahl von Datenübertragungssteuerungen. Mit der Anzahl der Datenübertragungssteuerungen ist die An- zahl von Anschlußmöglichkeiten zu übergeordnete Systemein¬ heiten einstellbar. Dadurch, daß die Speichergeräte in Gerä¬ teringen angeordnet sind, können unterschiedlich große Ge¬ räteringe gleichzeitig betrieben werden, ohne daß ein Aufwand für nicht besetzte aber beispielsweise in Reserve zu haltende Geräteplätze geleistet werden muß. Eine Ausfallsicherheit des Systems kann weiter dadurch leicht erreicht werden, daß redundante Datenübertragungssteuerungen vorgesehen sind, die Anschluß zu redundanten übergeordneten Systemeinheiten haben.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen. Danach ist beispielsweise ein einfacher oder doppelter Parallelanschluß für den Anschluß eines oder zweier Datenspeicher vorgesehen, von denen der zweite als Spiegeldatenspeicher zum ersten verwendet ist. Fällt der er- ste Datenspeicher aus, kann auf den Spiegeldatenspeicher zu¬ rückgegriffen werden.
Insgesamt erlaubt die aufgezeigte Anordnung eines peripheren Subsystems einen flexiblen Aufbau in der Weise, daß in Bezug auf die Leistungsfähigkeit, das heißt den Durchsatz und die Antwortzeit, die Ausfallsicherheit, die Aufrüstbarkeit von sehr kleinen zu sehr großen Systemen und die Anschlußmög¬ lichkeit an viele übergeordnete Systemeinheiten in großem Um¬ fang an gewünschte Werte in einfacher Weise angepaßt werden kann.
Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert. Darin zeigen
Figur 1 eine Anordnung zum Anschluß peripherer Speichergerä¬ te in Prinzipdarstellung, Figur 2 eine Anordnung zum Anschluß peripherer Speichergerä¬ te gemäß der Erfindung,
Figur 3 ein Ausführungsbeispiel eines in der Figur 2 verwen- deten Ringanschlusses in Prinzipdarstellung bei Vor¬ liegen von Einfachringen, und
Figur 4 ein Ausführungsbeispiel eines in der Figur 2 verwen¬ deten Ringanschlusses in Prinzipdarstellung bei Vor- liegen von Doppelringen.
Figur 1 zeigt mehrere periphere Speichergerätesubsysteme SGS die über Systemkontroller SK an übergeordnete Systemeinheiten HS angeschlossen sind. In den Speichergerätesubsystemen SGS sind gruppenweise Speichergeräte G zusammengefaßt. Gemäß dem Ausführungsbeispiel sind Plattenspeicher als Speichergeräte G vorgesehen. Die Speichergeräte G sind innerhalb eines Speichergerätesubsystems parallel geschaltet.
Als übergeordnete Systemeinheiten können Hostsysteme, LAN-Sy- steme oder andere bekannte Systeme verwendet sein. In der Fi¬ gur 1, wie später auch in der Figur 2, sei angenommen, daß als übergeordnete Systemeinheiten HS stets Hostsysteme vor¬ handen sind. Nachfolgend wird deshalb nicht mehr von überge- ordneten Systemeinheiten HS sondern nur noch von Hostsystemen HS gesprochen.
Der Anschluß an die Hostsysteme HS erfolgt über Systemkon¬ troller SK, die Systemadapter SA aufweisen. Die Hostsysteme HS sind an einen oder mehrere Systemadapter SA angeschlossen. Mehrere parallel arbeitende Systemkontroller SK ermöglichen das parallele Arbeiten mehrerer Hostsysteme HS unabhängig voneinander.
Die gruppenweise zu Speichergerätesubsystemen SGS zusammenge¬ faßten Speichergeräte G werden pro Gruppe durch zwei Geräte- Steuerungen GS betrieben. Jede Gerätesteuerung GS ist dabei auf eine von zwei Portseiten der Speichergeräte G geschaltet. Jede Gerätesteuerung GS weist zwei Ports PS für jeweils an¬ kommende und abgehende Signale auf. Die Portanzahl der je¬ weiligen Gerätesteuerungen GS ist jeweils gleich.
Jeweils ein Port einer Gerätesteuerung GS ist mit jeweils ei¬ nem Port der anderen Gerätesteuerungen GS parallelgeschaltet. Jede sich so ergebende Parallelschaltung von Ports der Gerä¬ testeuerungen GS ist mit einem Systemkontroller SK verbunden. Die Anzahl der parallel arbeitenden Systemkontroller SK ist somit auf die maximale verfügbare Portanzahl der Geräte¬ steuerungen GS innerhalb eines Gerätesubsystems SGS be¬ schränkt.
Der in der Figur 2 zu ersehende Aufbau besteht aus folgenden drei Hauptkomplexen:
1. Aus den Geräteringen GR;
2. Aus den DatenübertragungsSteuerungen DS, und; 3. Aus einem ersten Datenspeicher DSP und optional aus einem zweiten Datenspeicher SPDSP.
Im ersten Datenspeicher DSP sind die Kommunikations- und die Nutzdaten für ein Speichergerätecache abgelegt. Im zweiten Datenspeicher SPDSP ist eine Kopie des Inhalts des ersten Da¬ tenspeichers DSP abgelegt. Er stellt somit einen Spiegelda¬ tenspeicher zum ersten Datenspeicher DSP dar und kann bei Ausfall des ersten Datenspeichers DSP benutzt werden.
Die als eine Gruppe anzuschließenden Speichergeräte G, in der Figur 2 beispielsweise jeweils y Plattenlaufwerke, sind in einem Gerätering GR miteinander verbunden und stellen wieder ein Gerätesubsystem SGS dar. Die Datenübertragung erfolgt im Gerätering seriell. Der Ring kann als Einfachring ER (Fig. 3) oder für eine ausfallsichere Anordnung als Doppelring DR
(Fig. 4) ausgelegt werden. Bei einem Doppelring DR (Fig. 4) können die Signale sowohl in der einen als auch in der ande- ren Richtung herumgeleitet werden. Bei einem Einfachring ER (Fig. 3) ist dies nur in einer Richtung möglich.
In einem Gerätering GR kann eine sehr hohe Anzahl, bei- spielsweise bis zu einigen hundert, von Speichergeräten G un¬ tergebracht sein. In der Figur 2 sind diese Speichergeräte G pro Speichergerätesubsystem mit 1 bis y bezeichnet. In einer Ringstruktur mit serieller Datenübertragung gibt es keine physikalischen Probleme mit der Treiberfähigkeit, wie das beispielsweise bei Parallelbussen der Fall ist. Die Inter¬ face-Signale werden nach jedem Ringteilnehmer neu generiert.
Die Anzahl der Ringteilnehmer wird hauptsächlich aus dem Ver¬ hältnis von Ringbusbandbreite, z.B. 20 bis 100 MByte, und der genutzten Gerätebandbreite, z.B. 4 bis 10 MByte * 10 bis 100 I/O/sec, bestimmt. Ist die Bandbreite eines Geräteringes GR nicht ausreichend, so können Anordnungen mit mehreren Geräte¬ ringen GR oder Doppelringen aufgebaut werden. In der Figur 2 sind 1 bis m Geräteringe aufgezeigt.
Mehrere Geräteringe GR sind auch aus der Sicht einer redun¬ danten Datenhaltung oder einer Ausnutzung einer mehrfachen Bandbreite zur Parallelisierung von Zugriffen sinnvoll.
In die Geräteringe GR sind je nach Notwendigkeit Datenüber¬ tragungssteuerungen DS eingefügt. In der Figur 2 sind 1 bis x Datenübertragungssteuerungen DS und 1 bis m Geräteringe Gr aufgezeigt. Insgesamt ergibt ein Gerätering GR mit den ein¬ gefügten Datenübertragungssteuerungen DS jeweils eine Ring- Schaltung RS.
Die Verbindung der einzelnen Datenübertragungssteuerungen DS zu den Geräteringen GR wird durch die Logik für die Ringan¬ schlüsse RA realisiert. Dabei sind gemäß der Figur2 je Daten- ubertragungsSteuerung DS mehrere Ringanschlüsse RA für je¬ weils einen Gerätering GR vorgesehen und ist in jeden Geräte¬ ring GR je ein Ringanschluß RA aller Datenübertragungssteue- rung DS angeordnet. Jede Datenübertragungssteuerung DS hat damit Zugriff auf alle Speichergeräte G im Speichergeräte¬ subsystem SGS. Es wäre auch möglich, daß nur eine der beiden vorgenannten Merkmale erfüllt ist.
Die maximale Anzahl von Datenübertragungssteuerungen DS wird von der Interfaceimplementierung des Ringbusses bestimmt. Die Summe von Speichergeräten G und Datenübertragungssteuerungen DS je Ring darf dabei die maximale Anzahl der zu betreibenden Teilnehmer nicht überschreiten. Als Beispiel sei erwähnt, daß diese Anzahl bei 128 liegen kann.
Durch zwei Datenübertragungssteuerungen DS wird eine voll¬ ständige Redundanz für den Gerätezugriff erreicht. Die Anzahl der gewünschten Datenübertragungssteuerungen DS ergibt sich einmal aus der gewünschten Kontrollerredundanz. Ein weiteres Kriterium ist die gewünschte Leistungsfähigkeit im Speichergerätesubsystem SGS. Mit der vorliegenden Anordnung ist es somit in einfacher Weise möglich, die Leistungsfähig- keit durch hinzufügen von Datenübertragungssteuerungen DS in einer großen Bandbreite zu bestimmen.
Ein weiteres Kriterium für eine minimale Anzahl von Daten¬ übertragungssteuerungen DS ist die Anschlußnotwendigkeit des Speichergerätesubsystems SGS zu verschiedenen Hostsystemen HS.
Der Anschluß der Datenübertragungssteuerung DS an eine über¬ geordnete Systemeinheit HS wird, wie schon erwähnt, durch Sy- stemadapter SA erreicht. Pro Datenübertragungssteuerung DS sind mehrere Systemadapter, z.B. l bis n, einsetzbar. Ver¬ schiedene Systemadapter-Typen erlauben die Bedienung ver¬ schiedener übergeordneter Systemeinheiten HS. Als Beispiele bekannter Typen von Systemadaptern SA seien genannt: ESCON (Enterprise System Connection) , SCSI (Small Computer System Interface) , LAN (Local Area Network) und FCS (Fibre Channel Standard) . Die notwendige Anzahl von Systemadapter SA zu einem Hostsy¬ stem HS ergibt sich aus der gewünschten Redundanz der Verbin¬ dungen sowie der gewünschten Leistungsbandbreite. Die Lei- stungsbandbreite hängt wiederum stark von einem verwendeten Interfacetyp ab.
Die Systemadapter SA sind über ein internes Bussystem IB der Datenübertragungssteuerung DS mit den übrigen Modulen der Da- tenübertragungssteuerung DS verbunden.
Ein weiteres Modul am internen Bussystem IB ist beispiels¬ weise ein Prozessor PROZ, dem interne Speicher RAM, ROM zuge¬ ordnet sind. Der Prozessor PROZ steuert die Abläufe der Ein/Ausgabe-Operationen der Datenübertragungssteuerung DS. Im Prinzip ist jeder leistungsfähige Prozessor für diese Aufgabe einsetzbar, der Multiprozessorunterstützung bietet.
Als letztes erwähntes Modul ist eine Speicheranschlußeinheit SPA am internen Bussystem IB der Datenübertragungssteuerung DS angeschlossen. Dieses Modul stellt die Verbindung zu einem für alle Datenübertragungssteuerungen DS gemeinsamen Speicheranschlußbus, einem sogenannten ersten Bus SPBP bzw. Primärbus, her. Für ausfallsichere Subsysteme gibt es einen zweiten Anschluß zu einem weiteren Speicheranschlußbus, einem sogenannten zweiten Bus SPBS bzw. Sekundärbuε. An den ersten Bus SPBP ist als ein Kommunikations- und Nutzdatenspeicher ein erster Datenspeicher DSP angeschlossen. An den zweiten Bus SPBS ist als ein Spiegeldatenspeicher SPDSP zum ersten Datenspeicher DSP ein zweiter Datenspeicher SPDSP an¬ geschlossen.
Die Speicheranschlußbusse SPBP, SPBS sollten eine mehrfache Leistungsfähigkeit bezogen auf die Leistungsfähigkeit des in- ternen Bussystems IB einer Datenübertragungssteuerung DS ha¬ ben. Ein weiterer Gesichtspunkt für die Auslegung der Spei- cheranschlußbusse SPBP, SPBS ist die maximale Anzahl der Da¬ tenübertragungssteuerungen DS an dem jeweiligen Bus.
Die Leistungsanforderungen erfordern in der Regel jeweils ei- nen leistungsstarken Parallelbus.
Über diese Busse wird der Zugriff auf die für alle Datenüber¬ tragungssteuerungen DS gemeinsamen Kommunikations- und Nutz- daten abgewickelt. Optional kann in diesem Speicherraum auch der Datenspeicher für ein Plattendaten-Cache implementiert werden. Das hat große Vorteile bei stark einseitigen Lastprofilen.
Vorteilhafterweise ist mindestens der erste Datenspeicher DSP in Stufen erweiterbar, um beispielsweise nötige Kundenanfor¬ derungen erfüllen zu können. Der Speicherausbau kann dabei von einigen Megabyte bis zu einigen Gigabyte reichen.
Die Datenspeicher DSP bzw. SPDSP können durch eine netzunab- hängige Pufferung der VersorgungsSpannung bei Netzausfall ge¬ schützt werden.
In den Figuren 3 und 4 sind jeweils zwei einzelne Ringan¬ schlüsse RA einer ersten und einer zweiten Datenübertragungs- Steuerung DSI, DS2 zu sehen. In der Figur 3 ist dabei ein Einfachring ER und in der Figur 4 ein Doppelring DR für die Realisierung eines Geräteringes zugrundegelegt. In der Figur 3 sind pro Ringanschluß RA Einfachpuffer P verwendet. In der Figur 4 sind Doppelpuffer Pl, P2 für jeweils eine Übertra- gungsrichtung in die eine und andere Richtung. Ferner gezeigt sind in den Figuren 3 und 4 pro Datenübertragungssteuerung jeweils noch das interne Bussystem IB und ein Systemadapter SA.
Die vorgestellte Anordnung mit de Kombination zwischen paral¬ lelen Schnittstellen mit großer Bandbreite und seriellen An¬ schlüssen mit großer Anschlußmöglichkeit erlaubt eine genaue Abstimmung auf verschiedene Anforderungen. Dabei ergeben sich folgende Vorteile:
- Große Bandbreite in der Geräte-Skalierung - Einfache und große Bandbreite in der Leistungsfähigkeit- Skalierung
- Große Bandbreite bei der Subsystem-Anschlußskalierung zu einem Hostsystem
- Geringer Aufwand für redundante Subsysteme - Einstufige Steuerungs-Architektur.

Claims

Patentansprüche
1. Anordnung zum Anschluß peripherer Speichergeräte (G) , ins¬ besondere Plattenspeicher, an eine oder mehrere übergeordnete Systemeinheiten (HS) eines Datenverarbeitungssystems über we¬ nigstens eine zwischengeschaltete Datenübertragungssteuerung (DS) , dadurch gekennzeichnet, daß die Speichergerä¬ te (G) zu einem oder mehreren seriell betriebenen Geräterin¬ gen (GR) zusammengeschaltet sind und in jeden Gerätering (GR) ein Ringanschluß (RA) wenigstens einer der Datenübertra¬ gungssteuerungen (DS) vorgesehen ist und daß jede Datenüber¬ tragungssteuerung (DS) Steuereinrichtungen (PROZ) zur Steue¬ rung des Datenaustausches zwischen den einzelnen Speicherge¬ räten (G) als jeweilige Senken oder Quellen und den überge- ordneten Systemeinheiten (HS) aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeich¬ net , daß je Datenübertragungssteuerung (DS) mehrere Ringan¬ schlüsse (RA) für jeweils einen Gerätering (GR) vorgesehen sind.
3 Anordnung nach Anspruch 1 oder 2, dadurch gekenn¬ zeichnet , daß in jeden Gerätering (GR) je ein Ringan¬ schluß (RA) aller DatenübertragungsSteuerungen (DS) eingebun- den ist.
4. Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet , daß die Geräteringe (GR) als Doppel- ringe (DR) ausgelegt sind.
5. Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet , daß jede Datenübertragungssteuerung
(DS) eine Speicheranschlußeinheit (SPA) für einen gemeinsamen ersten Datenspeicher (DSP) als Kommunikations- und Nutzdaten- Speicher bei der Abwicklung der Steuerung des Datenaustau¬ sches zwischen den übergeordneten Systemeinheiten (HS) und den Speichergeräten (G) aufweist.
6. Anordnung nach Anspruch 5, dadurch gekennzeich¬ net, daß jede Speicheranschlußeinheit (SPA) einen zusätzli¬ chen Speieheranschluß für einen zweiten gemeinsamen Daten- Speicher (SPDSP) als Spiegeldatenspeicher zu dem ersten ge¬ meinsamen Datenspeicher (DSP) aufweist.
7. Anordnung nach Anspruch 5 oder 6, dadurch gekenn¬ zeichnet, daß jeder Datenspeicher (DSP; SPDSP) über Pa- rallelbussysteme (SPBP; SPBS) an eine jeweilige Speicheran¬ schlußeinheit (SPA) angeschlossen ist.
8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet , daß eine Datenübertragungssteuerung (DS) als eigenständiger Rechner ausgebildet ist mit einer Steuereinrichtung (PROZ) mit zugehörigen internen Speichern (RAM, ROM) und einem internen Bussystem(IB) , an den die Spei¬ cheranschlußeinheit (SPA) , alle Ringanschlüsse (RA) gebündelt und jeweilige zur Signalanpassung an eine jeweilige an- geschlossene übergeordnete Systemeinheit (HS) vorgesehene Sy¬ stemadapter (SA) als eigenständige Einheiten angeschlossen sind.
EP96924769A 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte Withdrawn EP0843856A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19529628 1995-08-11
DE19529628 1995-08-11
PCT/DE1996/001365 WO1997007464A1 (de) 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte

Publications (1)

Publication Number Publication Date
EP0843856A1 true EP0843856A1 (de) 1998-05-27

Family

ID=7769303

Family Applications (1)

Application Number Title Priority Date Filing Date
EP96924769A Withdrawn EP0843856A1 (de) 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte

Country Status (4)

Country Link
US (1) US6021465A (de)
EP (1) EP0843856A1 (de)
JP (1) JPH11510929A (de)
WO (1) WO1997007464A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381674B2 (en) * 1997-09-30 2002-04-30 Lsi Logic Corporation Method and apparatus for providing centralized intelligent cache between multiple data controlling elements
US7475174B2 (en) * 2004-03-17 2009-01-06 Super Talent Electronics, Inc. Flash / phase-change memory in multi-ring topology using serial-link packet interface
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
EP3291096B1 (de) * 2016-05-27 2020-01-15 Huawei Technologies Co., Ltd. Speichersystem- und -vorrichtungsabtastverfahren

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183084A (en) * 1977-06-06 1980-01-08 Digital Equipment Corporation Secondary storage facility with serial transfer of control messages
JPH07111713B2 (ja) * 1988-02-24 1995-11-29 富士通株式会社 構成変更制御方式
US5077736A (en) * 1988-06-28 1991-12-31 Storage Technology Corporation Disk drive memory
FR2650412B1 (fr) * 1989-07-27 1991-10-11 Bull Sa Dispositif passerelle de connexion d'un bus d'ordinateur a un reseau fibre optique en forme d'anneau
US5388243A (en) * 1990-03-09 1995-02-07 Mti Technology Corporation Multi-sort mass storage device announcing its active paths without deactivating its ports in a network architecture
DE4033464A1 (de) * 1990-10-20 1992-04-23 Fischer Gmbh Gert Anordnung zur selektiven kopplung mehrerer module mit einem prozessor
ES2097775T3 (es) * 1991-08-13 1997-04-16 Siemens Nixdorf Inf Syst Procedimiento para la realizacion de operaciones de entrada/salida en sistemas de proceso de datos.
JP2777301B2 (ja) * 1992-01-07 1998-07-16 三菱電機株式会社 記録装置
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9707464A1 *

Also Published As

Publication number Publication date
US6021465A (en) 2000-02-01
JPH11510929A (ja) 1999-09-21
WO1997007464A1 (de) 1997-02-27

Similar Documents

Publication Publication Date Title
DE69632424T2 (de) Server für kontinuierliche Daten und Datentransferschema für mehrfache gleichzeitige Datenzugriffe
DE4404962C2 (de) Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung
DE19815263C2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE69632406T2 (de) Datenspeichersystem
EP1757112B1 (de) Datenübertragungseinrichtung und verfahren zur datenübertragung mit verringertem ausfallrisiko
DE2350146C2 (de) Steuerandordnung für einen digitalen Speicher mit überlappt arbeitenden Speichermoduln
DE2249371C2 (de) Zeitvielfachvermittlungsanlage
DE69030066T2 (de) Rechner ausgestattet mit mehreren Prozessoren
DE69317507T2 (de) Fehlertolerantes Rechnersystem mit einem in jedem Prozessormodul vorgesehenen Fehlerdetektor
DE3331446C2 (de)
DE3780306T2 (de) Adapterbusschalter zur verbesserung der verfuegbarkeit einer steuereinheit.
DE60022196T2 (de) Datenspeichersystem
DE2420214C2 (de) Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung
CH653155A5 (de) Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem.
EP1075726A2 (de) Verfahren und anordnung zum bewerkstelligen eines unterbrechungsfreien stromversorgungsbetriebs einer systemeinheit
DE19983975B3 (de) Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem
EP0843856A1 (de) Anordnung zum anschluss peripherer speichergeräte
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE602004005820T2 (de) Prozessorarray
DE10162524A1 (de) Interfacevorrichtung für virtuelle Speicher
DE69636805T2 (de) Massenspeicherplattenanordnung zur Verwendung in Rechnersystemen
DE2607687C2 (de) Verfahren zum Steuern von Gruppen von Geräten in einer mit elektronischer Datenverarbeitung arbeitenden Fernsprechvermittlungsanlage und deren Ausbildung
DE10305588A1 (de) Datenausgabeschaltung und zugehöriges Datenausgabeverfahren
DE69636194T2 (de) Telekommunikationssystem mit redundanten Vermittlungs- und Netzzugangseinheiten
DE29915862U1 (de) Speicherprogrammierbares Steuerungssystem

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19980205

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20010201