DE69030066T2

DE69030066T2 - Rechner ausgestattet mit mehreren Prozessoren

Info

Publication number: DE69030066T2
Application number: DE69030066T
Authority: DE
Inventors: Hiroshi Fujise; Shoji Iwamoto; Katsumi Kawano; Kinji Mori; Masayuki Orimo; Hitoshi Suzuki; Masuyuki Takeuchi
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-12-26
Filing date: 1990-12-18
Publication date: 1997-09-18
Anticipated expiration: 2010-12-19
Also published as: EP0435141A3; US5361366A; DE69030066D1; EP0435141B1; EP0435141A2; JPH03223957A

Description

HINTERGRUND DER ERFINDUNG

Die vorliegende Erfindung betrifft allgemein eine Architektur sowohl für eine Hardware als auch für eine Software, mit welchen ein Computer arbeitet, und genauer einen Computer mit einem lose verbundenen Multiprozessor.
Es wurden Computer entwickelt, bei denen die Bauteile hochintegriert und physische Distanzen zwischen den Bauteilen so weit wie möglich verringert sind, um verarbeitungsgeschwindigkeiten der Computer zu erhöhen.
In Fig. 8 ist ein schematisches Blockdiagramm eines Grundaufbaus eines solchen herkömmlichen Computers dargestellt.
Ein Computer 80 umfaßt als fünf Hauptvorrichtungen eine Rechenvorrichtung 81, eine Steuervorrichtung 82, eine Speichervorrichtung 83, eine Eingabevorrichtung 84 und eine Ausgabevorrichtung 85. Ferner ist sowohl die Rechenvorrichtung 81 als auch die Steuervorrichtung 82 in einer (als "CPU" bezeichneten) Zentralverarbeitungseinheit integriert.
Der Computer 80 mit dem oben beschriebenen Aufbau führt die folgenden Abläufe aus.
Zuerst wird von der Eingabevorrichtung 84 ein Programm ausgelesen, das anschließend in einem Programmbereich innerhalb der Speichervorrichtung 83 gespeichert wird. Die Steuervorrichtung 82 liest die in dieser Speichervorrichtung 83 gespeicherten Programme eines nach dem anderen sequentiell aus, um diese zu dekodieren, und anschließend sendet sie verschiedene Anweisungen an die Eingabevorrichtung 84, Ausgabevorrichtung 85 und Speichervorrichtung 83, welche aufgefordert sind, in den Programmen geschriebene Befehle auszuführen.
Wenn beispielsweise der Befehl des Programms einem Befehl (LESE-Befehl und ähnlichem) zum Anfordern einer Dateneingabe entspricht, werden die eingegebenen Daten in einem Eingabebereich innerhalb der Speichervorrichtung 83 gespeichert.
Ferner werden, wenn der dekodierte Befehl einem Rechenbefehl entspricht, zu berechnende Daten an die Rechenvorrichtung 81 gesendet, in welcher eine vorbestimmte Berechnung durchgeführt wird.
Überdies werden auszugebende Daten in einem Ausgabebereich der Speichervorrichtung 83 gespeichert. In Reaktion auf einen Ausgabebefehl (SCHREIB-Befehl) werden die in diesem Ausgabebereich gespeicherten Daten unter Verwendung der Ausgabevorrichtung 85 ausgegeben.
Wie oben beschrieben, ruft der Computer 80 die in der Speichervorrichtung 83 gespeicherten Befehle einen nach dem anderen ab und führt Verarbeitungsabläufe in Übereinstimmung mit der programmierten Abfolge aus.
Es wurden bereits verschiedene Systemanordnungen vorgeschlagen, um Zuverlässigkeiten vor Computersystem-Anwendungen zu erhöhen.
Zu diesen Computersystemen zählt ein Multiprozessorsystem. Bei dem Multiprozessorsystem bildet eine Vielzahl von Prozessoren (Verarbeitungsvorrichtung mit einer CPU als Element) ein System zum gemeinsamen Benutzen eines Hauptspeichers und eines Datenbestandes. Tritt eine Fehlfunktion auf, so kann das Computersystem, wenn nur die ausgefallenen Vorrichtungen, Prozessoren oder eine in der Hauptspeichervorrichtung verwendete, störungsbehaftete Einheit vom Computersystem abgetrennt werden, die Verarbeitungsabläufe fortsetzen, wdbei sich jedoch das Verarbeitungsvermögen an Daten verringert. Folglich weist ein derartiges Multiprozessorsystem ein höheres Anpassungsvermögen auf und ist daher zum Bilden eines großen, leitungsgesteuerten Computersystems geeignet.
Dieses Multiprozessorsystem läßt sich ferner als Parallelverarbeitungs-Computersystern verstehen.
"Parallelverarbeitungsabläufe" bedeutet, daß Verarbeitungsabläufe, die durch einen einzelnen, im herkömmlichen Computer verwendeten Prozessor ausgeführt wurden, in paralleler Form durch mehrere, parallel arbeitende Prozessoren ausgeführt werden. Folglich sind Hochgeschwindigkeits-Verarbeitungsabläufe realisierbar.
Was den Parallelverarbeitungsbetrieb anbelangt, so kann dieser abhängig von Anordnungen von Prozessoren und Verarbeitungswegen in SIND (Single Instruction Multiple Datastream; Ein-Befehl-Mehrfach-Datenfluß) und MIMD (Multiple Instruction Multiple Datastream; Mehrere-Befehle-Mehrfach-Datenfluß) un terteilt werden.
Beim "SIMD"-Verfahren arbeitet eine Vielzahl von Prozessoren in Reaktion auf den gleichen, von einer Zentralsteuervorrichtung gelieferten Befehl synchron mehrere Daten ab. Da bei diesem SIND-Verfahren jeder Prozessor den gleichen Befehl parallel ausführen kann, eignet sich dieses Verfahren für einen Fall, bei dem ähnliche Arten von Berechnungen für eine große Datenmenge durchgeführt werden.
Gemäß dem MIMD-Verfahren hingegen ist jeder Prozessor unabhängig betreibbar, und es werden in Reaktion auf eine Vielzahl verschiedener Befehle eine Vielzahl von Datenverarbeitungsabläufen in einem Asynchronmodus ausgeführt. Da die jeweiligen Prozessoren getrennt betrieben werden, sind innerhalb dieser Prozessoren Steuerfunktionen vorgesehen. Ferner ist ein Kommunikationsnetzwerk zum Durchführen eines Informationsaustauschs unter den jeweiligen Prozessoren vorgesehen, welches dem des SIMD-Verfahrens ähnlich ist.
Fig. 9 ist ein schematisches Blockdiagramm, welches eine Systemanordnung eines MIMD-Verfahrens darstellt.
Ein Prozessor (1) 911, ein Prozessor (2) 912 und ein Prozessor (n) 913 umfassen jeweils eine ALU (Arithmetik-Logik-Einheit) 914, eine Speichereinheit 915, eine Steuereinheit (1) 916, eine Steuereinheit (2) 917 und ferner eine Steuereinheit (n) 918 und sind entweder mit einem Koppelnetzwerk oder einem gemeinsam genutzten Speicher 918 verbunden.
Ein Multiprozessorsystem entsprechend diesem MIMD-Verfahren ist derart aufgebaut, daß viele Prozessoren über ein Hochgeschwindigkeits-Koppelnetzwerk miteinander in enger Kommunikation stehen und in einem Parallelmodus, der ein besse res Zusammenwirkung gewährleistet, betreibbar sind.
Ferner ist das Multiprozessorsystem grob in zwei zwischen den Prozessoren ausgeführte Kommunikationsverfahren untergliedert.

(a) Gemeinsamer Multiprozessor-Speicher

Jeder Prozessor ist unter gemeinsamer Nutzung einer Hauptspeichervorrichtung betreibbar Auf die Hauptspeichervorrichtung kann durch einen Befehl des jeweiligen Prozessors direkt zugegriffen werden. Werden sämtliche Speicherbereiche vollständig gemeinsam genutzt, so wird der Zugriffsverkehr zur Hauptspeichervorrichtung groß, während dann, wenn die Anzahl der Prozessoren ansteigt, ein Engpaß auftritt und sich somit die Leistung des Multiprozessors verschlechtert.
Folglich gibt es viele Möglichkeiten, die folgenden Verfahren anzuwenden.
(i) Jeder Prozessor ist mit einem eigenen lokalen Speicher ausgestattet, wobei der Zugriff auf den genannten Speicher nicht mit den Zugriffen anderer Prozessoren konkurriert, und ein gemeinsam genutzter Bereich ist auf einen Abschnitt begrenzt.
(ii) Jeder Prozessor ist mit einem Pufferspeicher ausgestattet.
(iii) Ein gemeinsam genutzter Speicherbereich ist in eine Vielzahl von Teilbereichen unterteilt, die den jeweiligen Prozessoren zugeteilt werden.
Ein Multiprozessor vom Typ mit gemeinsam genutzten Speicher entspricht einem fest verbundenen Multiprozessor, und die Gesamtanzahl von Prozessoren ist infolge Konkurrenz beim Zugang zum gemeinsam genutzten Speicher begrenzt und daher üblicherweise klein.

(b) Multiprozessor mit Nachrichtenaustausch

Die Kommunikation unter Prozessoren erfolgt über I/O- Ports in einem Nachrichtenkommunikationsmodus. Es wird mit einem Paketkommunikationsverfahren und ähnlichem gearbeitet. Der Multiprozessor mit Nachrichtenaustausch entspricht einem lose verbundenen Multiprozessor. Die Gesamtanzahl der Prozessoren kann abhängig vom Kommunikationsnetzwerk-Zustand und den Anwendungen derart gewählt werden, daß sie größer ist als die des oben beschriebenen Multiprozessor-Typs mit gemeinsam genutzten Speicher.
Ein eine Vielzahl von Prozessoren umfassendes Computersystem, bei dem die Prozessoren über ein Übertragungsmedium verbunden sind, ist in Proceedings of the IEEE 1984 National Aerospace and Electronics Conference Naecon 84, 21. Mai 1984, Dayton Convention Center, Seiten 201-207, offenbart.
Allgemein werden Computer durch Verbessern ihrer Verarbeitungsvermögens und ihrer Zuverlässigkeit weiterentwickelt. Es wird dabei versucht, die Verarbeitungsgeschwindigkeiten der bei den herkömmlichen Computern verwendeten Bauteile zu erhöhen, und das Verarbeitungsvermögen durch die Computersystemanordnungen zu verbessern. Zu diesen Verbesserungen zählt ein Verfahren mit einem Parallelverarbeitungsbetrieb durch Multiprozessorsysteme.
Bei den beim herkömmlichen Prozessorsystem verwendeten Prozessoren erfolgt die Daten- und Steuersignalkommunikation über den Parallelbus innerhalb der Prozessoren.
Dies bedeutet, daß sämtliche Einheiten, ähnlich wie beim normalen Computer, über einen internen Bus miteinander verbunden sind.
In Fig. 9 werden beispielsweise verschiedene Signale über den internen Bus unter der ALU 914, der Speichereinheit 915 und der Steuereinheit (1) 916, die innerhalb des Prozessors (1) verwendet werden, gegenseitig gesendet bzw. empfangen.
Wie oben beschrieben wird aufgrund der Tatsache, daß die jeweiligen im Multiprozessorsystem verwendeten Prozessoren ähnlich wie jene des normalen Computers betrieben werden, so daß, wenn beispielsweise in der Speichereinheit 915 im Prozessor (1) 911 eine Fehlfunktion eintritt, die Leistungsquelle des Prozessors (1) 911 abgeschaltet wird, wodurch die ausgefallene Speichereinheit 915 reparierbar ist.
Ferner wird selbst dann, wenn die Funktion des Prozessors (1) 911 erweitert wird, die Leistungsquelle dieses Prozessors (1) 911 einmal abgeschaltet und muß anschließend vom Multiprozessorsystem abgetrennt werden.
Wie oben erläutert, wurde eine derartige Erweiterung und Wartung des Prozessors selbst beim herkömmlichen Computersystern bisher nicht in Erwägung gezogen. Daher muß der für jeden Prozessor geforderte Verarbeitungsablauf immer unter Berücksichtigung der Funktionen und Verarbeitungsabläufe der anderen Prozessoren ausgeführt werden. Zum gemeinsamen Betrieben dieser Prozessoren ist eine komplexe und umfangreiche Verwaltungssoftware zwingend erforderlich, was zu einer Herabsetzung der Leistung des Computersystems führen kann.
Außerdem müssen, wenn eine Fehlfunktion von Prozessoren auftritt, die mit einer Fehlfunktion behafteten Prozessoren vorn gesamten System abgetrennt werden, so daß sich das Verarbeitungsvermögen des Computersystems verschlechtert.
Ein lose verbundener Multiprozessor-Computer mit den im ersten Teil des Anspruchs 1 enthaltenen Merkmalen ist in Proceedings of the 1988 International Conference on Parallel Processing, Vol 1, 15. August 1988, Seiten 410-413, offenbart.
Ferner ist aus EP-A-0 317 828 ein Computersystem mit einer seriellen Busverbindung zwischen Speicherfeldern und Prozessoren bekannt.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist eine Aufgabe der vorliegenden Erfindung, diese Probleme bei herkömmlichen Computersysteme zu lösen und einen Computer zu schaffen, der in der Lage ist, eine CPU und verschiedene Vorrichtungen, wie in einem Computer verwendete Speichervorrichtungen, lose zu verbinden, um eine lose verbundene Hardware-Architektur zu errichten, wodurch die jeweiligen Vorrichtungen gemeinsam in der lose verbundenen Hardware-Architektur betrieben werden können, um einen Parallelverarbeitungsbetrieb mit hoher Geschwindigkeit durchzuführen; und der ferner in der Lage ist, Wartungs- und Erweiterungsarbeiten am Computer bei fortgesetzten Computerbetrieb auszuführen.
Diese Aufgabe ist durch einen lose verbundenen Multiprozessor-Computer gemäß Anspruch 1 gelöst. Bevorzugte Ausführungsbeispiele sind in den abhängigen Ansprüchen offenbart.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Fig. 1a ist ein schematisches Blockdiagramm, das ein bevorzugtes erfindungsgemäßes Ausführungsbeispiel eines Computers darstellt;
Fig. 1b stellt schematisch ein erfindungsgemäßes Beispiel eines Computer-Nontageaufbaus dar;
Fig. 2a bis Fig. 2d sind schematische Blockdiagramme, die interne Anordnungen des in Fig. 1 dargestellten Computers zeigen;
Fig. 3 ist ein schematisches Blockdiagramm einer Anordnung eines mit einer optischen Faser als in Fig. 1 dargestelltes serielles Übertragungsmedium arbeitenden Computers;
Fig. 4 ist ein schematisches Blockdiagramm, das einen einfachen Aufbau eines mit dem in Fig. 1 dargestellten Computer arbeitenden Multiprozessorsystems darstellt;
Fig. 5 ist eine Darstellung zum Erläutern eines Datenformats 11, das über das in Fig. 1 dargestellte serielle Übertragungsmedium übertragen bzw. empfangen wird;
Fig. 6 ist ein schematisches Blockdiagramm, das eine in terne Anordnung einer in Fig. 1 dargestellten Schnittstelleneinheit darstellt;
Fig. 7 ist ein schematisches Blockdiagramm, das eine Anordnung eines mit dem in Fig. 1 dargestellten Computer arbeitenden Multiprozessorsystens darstellt;
Fig. 8 ist ein schematisches Blockdiagramm, das eine Grundanordnung des herkömmlichen Computers darstellt; und
Fig. 9 ist ein schematisches Blockdiagramm, das einen Aufbau des MIND-Systems darstellt.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Nachfolgend werden verschiedene bevorzugte Ausführungsbeispiele gemäß der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen genauer beschrieben.
Fig. 1a ist ein schematisches Blockdiagramm einer Schaltungsanordnung eines Computers gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
Ein Computer 1 ist also aufgebaut aus einer Vielzahl von Prozessoreinheiten 31 bis 36; einem seriellen Übertragungsmedium 2 zum gegenseitigen Verbinden dieser Prozessoreinheiten; und einer Schnittstelleneinheit 5 zum Verbinden des seriellen Übertragungsmediums 2 und eines gemeinsamen Übertragungsmediums 4, das zum Anschließen weiterer Computer verwendet wird. Der Computer 1 ist also über das gemeinsame Übertragungsmedium 4 mit anderen (nicht dargestellten) Computern verbunden.
Dieses serielle Ubertragungsmedium 2, das generell einem bei einem Netzwerk verwendeten Übertragungsmedium entspricht, besteht aus einer optischen Faser, einem Koaxialkabel, einer verdrillten Paarleitung.
Die Prozessoreinbeiten 31 bis 36 sind jeweils als Speichereinheit, Steuereinheit und ähnliches aufgebaut und weisen eine Grundanordnung einer Schnittstelleneinheit zum seriellen Übertragungsmedium 2 und eine Steuerfunktion als Prozessoreinheit auf.
Die Prozessoreinheit 31 entspricht der Steuereinheit mit einer Funktion eines Steuerabschnitts im Computer 1, wohingegen die Prozessoreinheit 32 der Speichereinheit mit einem Speicher entspricht.
Die Prozessoreinheit 33 weist eine Funktion zum Daran- Anschließen einer Eingabe-/Ausgabe-Vorrichtung auf und ist mit einer externen Eingabe-/Ausgabe-Vorrichtung 63 verbunden. In ähnlicher Weise ist die Prozessoreinheit 34 mit einer externen Platte 61 verbunden, und die Prozessoreinheit 35 ist mit einem Drucker 62 verbunden.
Die Prozessoren 36 bis 37 sind ferner mit einem Speicher und einem I/O-Steuerabschnitt verbunden und weisen Funktionen wie ein einzelner unabhängiger Computer auf.
Es sei darauf hingewiesen, daß diese in Fig. 1 dargestellte Anordnung lediglich ein Beispiel ist und daher die vorliegende Erfindung nicht auf diese Anordnung beschränkt ist. Dies bedeutet, daß Kombinationen zwischen den Prozessoreinheiten und interne Anordnungen der Prozessoreinheiten sowie deren Anzahl je nach Zielsetzung beliebig veränderbar sind. Ebenso sei darauf hingewiesen, daß die unten erwähnten Verarbeitungsabläufe lediglich ein Beispiel darstellen und, wenn die internen Anordnungen der Prozessoreinheiten, Kombinationen zwischen den Prozessoreinheiten und bzw. deren Anzahl verändert werden, auch andere Verarbeitungsabläufe ausgeführt werden können.
Fig. 1b ist eine Darstellung eines erfindungsgemäßen Beispiels einer Nontagestruktur für den in Fig. 1a dargestellten Computer.
In dieser Figur ist ein Computer 1 aus den innerhalb eines einzelnen Gehäuses installierten Prozessoreinheiten 31 bis 35 aufgebaut, wobei auch der serielle Übertragungspfad 2 innerhalb dieses Gehäuses installiert ist. In Fig. 1a ist ein eine optische Faser als seriellen Übertragungspfad 2 verwendendes LAN (Local Area Network) dargestellt. Jede dieser Prozessoreinheiten ist derart aufgebaut, daß sie abnehmbar mit diesem LAN 2 und dem Gehäuse verbunden ist, wie dies bei der Prozessoreinheit 32 dargestellt ist. Zum Verbinden bzw. Trennen der jeweiligen Prozessoreinheiten werden an einer LAN- Schnittstelleneinheit für die Prozessoreinheit und ferner am LAN 2 eingesetzte (nicht dargestellte) Kopplungseinrichtungen verwendet. Eine interne Anordnung der jeweiligen Prozessoreinheit ist, wie unten erörtert, aus einem Rechenverarbeitungsabschnitt (RISC) 312, einem Speicher 313 und einem LAN- Schnittstellenabschnitt 311 aufgebaut.
Bei dem Beispiel von Fig. 1b ist der in diesem einzelnen Gehäuse untergebrachte Computer 1 ferner über das extern vorgesehene gemeinsame Übertragungsmedium 4 mit einem anderen Computer 12 verbunden. Alternativ hierzu ist eine ausschließliche Verwendung des Computers 1 möglich. Es sei darauf hingewiesen, daß das LAN 2 über die Schnittstelleneinheit mit dem Computer verbunden ist, obwohl dies in Fig. 1b nicht dargestellt ist.
Der Computer 1 mit der in Fig. 1a dargestellten Anordnung führt die folgenden Abläufe aus.
Ein von der Eingabe-/Ausgabe-Vorrichtung 63 eingegebener Befehl wird in der Prozessoreinheit 33 verarbeitet. Falls dieser in der Prozessoreinheit 33 verarbeitete Befehl eine Ausführung eines bestimmten Befehls anweist, so werden zum seriellen Übertragungsmedium 2 Daten zum Anweisen der Ausführung dieses Programms übertragen. Wurde dieses Programm beispielsweise auf der Platte 61 gespeichert, so holt die Prozessoreinheit 34 die oben beschriebenen Daten vom seriellen Übertragungsmedium 2 und überträgt dieses Programm an das serielle Übertragungsmedium 2. Die Prozessoreinheit 31 zum Ausführen einer Steuerung eines Programms empfängt das Programm als Daten vom seriellen Übertragungsmedium 2 und führt daraufhin den Verarbeitungsablauf aus. Als Folge dieses Verarbeitungsablaufs wird, wenn beispielsweise eine Ausgabe an die Eingabe-/Ausgabe-Vorrichtung 63 gefordert ist, dieses verarbeitete Ergebnis als Daten an das serielle Übertragungsmedium 2 gesendet. Diese Daten werden beispielsweise entweder von der Prozessoreinheit 33 oder von der Prozessoreinheit 35 abgerufen und anschließend entweder an die Eingabe-/Ausgabe- Vorrichtung 63 oder an den Drucker 62 ausgegeben.
Es sei darauf hingewiesen, daß ein Übertragungsverfahren bzw. eine Übertragungssequenz zum Senden bzw. Empfangen von Daten über das serielle Übertragungsmedium 2, welche durch die oben beschriebene Reihe von Datenverarbeitungsabläufen erzeugt wurden, in Übereinstimmung mit einem geeigneten (später beschriebenen) Übertragungsverfahren durchgeführt wird.
Das gegenseitige Senden bzw. Empfangen von Daten unter den Einheiten erfolgt über das serielle Übertragungsmedium 2.
Es sei ferner darauf hingewiesen, daß eine Reihe von Datenverarbeitungsabläufen durch Verwenden der Prozessoreinheiten 36 und 37 ausgeführt werden können.
Ferner ist der Computer 1 über die Schnittstelleneinheit 5 mit dem gemeinsamen Übertragungsmedium 4 verbunden und führt parallel zu einem (nicht dargestellten) ähnlichen Computer, der an dieses gemeinsame Übertragungsmedium 4 angeschlossen ist, einen Datenverarbeitungsablauf aus.
Wie oben beschrieben, sind die bei dem in Fig. 1 dargestellten Computer 1 verwendeten Funktionsprozessoreinheiten über das serielle Übertragungsmedium 2 miteinander verbunden, und das Senden bzw. Empfangen von Daten unter den Prozessoreinheiten erfolgt über dieses serielle Übertragungsmedium 2. Folglich existiert im Computer, ähnlich wie beim herkömmlichen Nultiprozessor, weder ein gemeinsam genutzter Speicher noch ein Systembus, so daß diese Prozessoren hinsichtlich Hardware und Software miteinander lose verbunden sind.
Da die jeweiligen Prozessoreinheiten miteinander lose verbunden sind, läßt sich der Computer 1 durch beliebiges Kombinieren einer Vielzahl von Prozessoren mit verschiedenen Funktionen aufbauen und daher als lose verbundener Multiprozessor-Computer realisieren.
Selbst wenn beispielsweise zusätzlich eine weitere Prozessoreinheit eingesetzt wird, um eine Funktion zu erweitern, und eine Wartung eines einzelnen Prozessors erfolgt, können Erweiterungs- und Wartungsverarbeitungsabläufe ohne Abschalten einer Leistungsquelle des Computers 1 während der Durchführung der Verarbeitungsabläufe ausgeführt werden.
Anders ausgedrückt lassen sich die Prozessoreinheiten innerhalb des Computers in einer Einheit einer einzelnen Prozessoreinheit ohne Unterbrechen der Abläufe des Computers anschließen bzw. trennen.
Es sei darauf hingewiesen, daß sich die Übertragungssteuerung zum Senden bzw. Empfangen von Daten über das serielle Übertragungsmedium 2 auf der Grundlage eines vorher bestimmten Übertragungsprotokolls durchführen läßt.
Ferner kann dieses Übertragungssteuerverfahren durch Verwenden des Protokolls des herkömmlichen LAN (Local Area Network) und der herkömmlichen Vorrichtung realisiert sein. In diesem Fall ist diese Übertragungssteuerfunktion durch einen Schnittstellenabschnitt zum seriellen Übertragungsmedium 2 realisiert. Allgemein formuliert entspricht dieser Schnittstellenabschnitt einem LAN-Adapter.
Andernfalls kann als serielles Übertragungsmedium 2, wie später erörtert, eine optische Faser verwendet werden.
Da die gleichen, auf den jeweiligen Prozessoreinheiten des Computers 1 lauffähigen Betriebssysteme (das heißt Software-Verwaltungsprogramm) verwendet werden, kann die Kompatibilität bzw. Austauschbarkeit unter diesen Prozessoreinheiten gewährleistet werden, und der Austauschablauf sowie der Verarbeitungsablauf der Erweiterung lassen sich einfach durchführen.
Fig. 2 ist ein schematisches Blockdiagramm, das ein Beispiel einer internen Anordnung einer Prozessoreinheit des in Fig. 1 dargestellten Computers zeigt.
Fig. 2a stellt eine interne Anordnung der Prozessoreinheit 31 dar, bei welcher ein als Schnittstelle zwischen dem seriellen Übertragungsmedium 2 und der Prozessoreinheit 31 arbeitender Übertragungssteuerabschnitt 311 über einen internen Bus 315 mit einer CPU (Zentralverarbeitungseinheit) verbunden ist.
Die CPU 310 steuert einen Gesamtbetrieb des in Fig. 1 dargestellten Computers 1. Der übertragungssteuerabschnitt 311 führt das Senden bzw. Empfangen von Daten zwischen dem Prozessor 310 und innerhalb anderer Prozessoreinheiten verwendeten Prozessoren über das serielle Übertragungsmedium 2 durch.
Die Prozessoreinheit 31 hat die Funktion der Zentralverarbeitungseinheit (CPU) beim herkömmlichen Computer.
In Fig. 2b ist eine interne Anordnung der Prozessoreinheit 32 dargestellt, bei welcher ein Speicher 313 über einen internen Bus 315 sowohl mit der Übertragungssteuereinheit 311 als auch mit einer Einheit CPU 312 verbunden ist. Dieser Speicher 313 wird unter Steuerung der Einheit CPU 312 betrieben und hat die Funktion der Speichervorrichtung beim herkömmlichen Computer.
Fig. 2c stellt eine interne Anordnung der Prozessoreinheit 33 dar. Ein I/O-Steuerabschnitt 314 ist über einen internen Bus 315 mit dem Übertragungssteuerabschnitt 311 und der Einheit CPU 312 verbunden. Wie in Fig. 1 dargestellt, sind die Eingabe-/Ausgabe-Vorrichtung, die Platte 61 und der Drucker 62 über diesen I/O-Steuerabschnitt 314 angeschlossen, wobei dies dem Aufbau der in Fig. 1 dargestellten Prozessoreinheiten 34 und 35 vollständig entspricht.
Die Prozessoreinheit 33 wird unter Steuerung der Einheit CPU 312 betrieben und hat die Funktion der Eingabe-/Ausgabe- Vorrichtung beim herkömmlichen Computer.
Fig. 2d stellt einen internen Aufbau der Prozessoreinheit 36 dar. Die in Fig. 1 dargestellte Prozessoreinheit 37 weist eine ähnliche interne Anordnung auf, und die Prozessoreinheit 36 hat die Funktion eines einzelnen Computers. Dies bedeutet, daß sowohl ein Speicher 313 als auch ein I/O-Steuerabschnitt 314 über einen internen Bus 315 mit einer Übertragungssteuereinheit 311 und einer Einheit CPU 312 verbunden sind. Ferner ist eine Platte 316 als internes Speichermedium mit dem I/O-Steuerabschnitt 314 verbunden.
Es sei darauf hingewiesen, daß diese Platte 316, ähnlich wie die Platte 61 der Prozessoreinheit 34, außerhalb des in Fig. 1 dargestellten Computers 1 vorgesehen sein kann. Ferner kann daran nicht nur die Platte, sondern auch die Eingabe/Ausgabe-Vorrichtung bzw. der Drucker angeschlossen sein.
Wie oben beschrieben, werden die Verarbeitungsabläufe unter Verwendung des Programms und der im Speicher 313 bzw. auf der Platte 316 gespeicherten Daten mittels der Einheit CPU 312 in der Prozessoreinheit 36 ausgeführt. Die Prozessoreinheit 36 empfängt die von anderen Prozessoreinheiten stammenden Daten über das serielle Übertragungsmedium 2 und sendet ferner die Daten der eigenen Prozessoreinheit, wenn diese angefordert werden, an andere Prozessoreinheiten.
Folglich kann der in Fig. 1 dargestellte Computer 1 durch gemeinsames Betreiben der jeweiligen Prozessoreinheiten eine Vielzahl von Verarbeitungsabläufen bezüglich eines einzelnen Auftrags ausführen.
Es sei darauf hingewiesen, daß die in Fig. 2 gezeigten Schaltungsanordnungen lediglich als Beispiele des Computers 1 dargestellt sind und daher in Übereinstimmung mit der gewünschten Funktion problemlos modifizierbar sind.
Wie oben beschrieben, sind die unabhängigen Prozessoreinheiten so mit dem seriellen Übertragungsmedium 2 innerhalb des in Fig. 1 dargestellten Computers 1 verbunden, wodurch der Computer 1 als lose verbundener Multiprozessor-Computer realisiert ist.
Fig. 3 ist ein schematisches Blockdiagramm, das eine Anordnung eines Computers bei Verwendung einer optischen Faser als in Fig. 1 gezeigtes serielles Übertragungsmedium darstellt.
Anders ausgedrückt ist das serielle Übertragungsmedium 2 des in Fig. 1 dargestellten Computers 1 durch eine optische Faser realisiert.
Zum Anschließen jeder Prozessoreinheit an ein aus einer optischen Faser hergestelltes serielles Übertragungsmedium 2 wird zusätzlich sowohl ein OE-Wandler 317 als auch eine optische Kopplungseinrichtung 318 verwendet.
Der OE-Wandler 317 wandelt ein im Übertragungssteuerabschnitt 311 verarbeitetes elektrisches Signal in ein optisches Signal (Laserlicht) um, wohingegen die optische Kopplungseinrichtung 318 den OE-Wandler 317 mit dem aus einer optischen Faser hergestellten seriellen Übertragungsmedium 2 optisch verbindet.
Jede Prozessoreinheit kann mittels dieser optischen Kopplungseinrichtung 318 vom Computer 1 getrennt werden, so daß die Wartungs- und Erweiterungsverarbeitungsabläufe ohne Betreiben des Computers 1 ausführbar sind.
Genauer kann aufgrund der Tatsache, daß die optische Faser verwendet wird und die Verbindung bzw. Trennung der Prozessoreinheiten an den optischen Verbindereinheiten erfolgt, verhindert werden, daß ein elektrischer Lichtbogen und ähnliches infolge der elektrischen Verbindung bzw. Trennung der Prozessoreinheiten auftitt. Folglich läßt sich die elektrische Verbindung bzw. Trennung der Prozessoreinheiten während der Wartung und Erweiterung selbst dann sicherer durchführen, wenn der Computer 1 in Betrieb ist.
Fig. 4 ist ein schematisches Blockdiagramm, das einen einfachen Aufbau eines mit den in Fig. 1 dargestellten Computern arbeitenden Multiprozessorsystems darstellt.
Die jeweiligen Computer 11 bis 13, die jeweils die gleiche Anordnung wie der in Fig. 1 dargestellte Computer aufweisen, sind über ein gemeinsames Übertragungsmedium 4 miteinander verbunden, wobei dies dem herkömmlichen Multiprozessorsystem vollständig entspricht.
Bei dieser Anordnung kann jeder Computer 11, 12 und 13 den Parallelverarbeitungsablauf ausführen, der dem des herkömmlichen Computers ähnlich ist.
Ferner muß, wenn beispielsweise die Funktionen eines Computers beim herkömmlichen Computersystem erweitert werden, die Leistungsquelle dieses Computers abgeschaltet werden, um die Funktionen des Computers vor dem Durchführen der Erweiterung zu beenden. Bei dem Computer 11 gemäß dem lose verbundenen Nultiprozessor-Computer der vorliegenden Erfindung können jedoch aufgrund der Tatsache, daß sich die lediglich mit dem Erweiterungsverarbeitungsablauf in Beziehung stehende Funktion unterbrechen läßt, die Verarbeitungsabläufe des Multiprozessorsysterns kontinuierlich ausgeführt werden.
Nachfolgend wird das unter den Prozessoreinheiten über das in Fig. 1 dargestellte serielle Übertragungsmedium 2 ausgeführte Datenübertragungsverfahren erläutert.
Fig. 5 stellt ein Format von Daten schematisch dar, die über das in Fig. 1 dargestellte serielle Übertragungsmedium gesendet bzw. empfangen werden.
Die Daten 600 bestehen aus einem Inhaltscode 601, der einen Inhalt der Daten darstellt, einem Steuercode 602 und einer Dateneinheit 603.
In Fig. 1 wird, wenn Daten von den jeweiligen Prozessoreinheiten an das serielle Übertragungsmedium 2 gesendet werden, der Inhaltscode 601 in diese Daten gesetzt. Diese Daten werden über das serielle Übertragungsmedium 2 an eine andere Prozessoreinheit rundgesendet (einer anderen Prozessoreinheit mitgeteilt). Während der Inhaltscode 601 der durch dieses serielle Übertragungsmedium 2 strömenden Daten untersucht wird, kann jede dieser Prozessoreinheiten lediglich Daten abrufen, die für eine eigene Prozessoreinheit angefordert sein müssen.
Nachfolgend ist die Schnittstelleneinheit 5 des Computers 1 beschrieben.
Fig. 6 ist ein schematisches Blockdiagramm, das eine interne Anordnung der in der Figur dargestellten Schnittstelleneinheit 5 zeigt.
Ein Schnittstellenabschnitt 501 zum Anschließen des seriellen Übertragungsmediums 2, ein Schnittstellenabschnitt 502 zum Anschließen des gemeinsamen Übertragungsmediums 4, ein Speicher 503 und eine Einheit CPU 312 sind über einen internen Bus 504 miteinander verbunden.
Der Schnittstellenabschnitt 501 entspricht einer in Fig. 2 dargestellten Übertragungssteuereinheit 311. Wie oben dargelegt, ist der Aufbau der Schnittstelleneinheit 5 dem Aufbau jeder der in Fig. 1 dargestellten Prozessoreinheiten ähnlich. Die Schnittstelleneinheit 5 kann als diejenige Prozessoreinheit angesehen werden, welche die Sendung bzw. den Empfang von Daten zwischen den Computern unter der Steuerung der Einheit CPU 312 ausführt.
Die Schnittstelleneinheit 5 mit dem oben beschriebenen Aufbau kann als Schnittstelle zum Anschließen des gemeinsamen Übertragungsmediums 4 zum Verbinden der die Parallelverarbeitungsabläufe ausführenden Computer an das serielle Übertragungsmedium 2 zum Verbinden der Prozessoreinheiten innerhalb des Computers betrieben werden.
Dies bedeutet, daß die das serielle Übertragungsmedium 2 durchströmenden Daten durch den Schnittstellenabschnitt 501 empfangen und über den in der Einheit verwendeten internen Bus 504 an den Schnittstellenabschnitt 502 gesendet werden, falls dies erforderlich ist. Der Schnittstellenabschnitt 502 sendet die vom Schnittstellenabschnitt 501 stammenden Daten an das gemeinsame Übertragungsmedium 4.
Andererseits werden die durch das gemeinsame Übertragungsmedium 4 strömenden Daten durch den Schnittstellenabschnitt 502 geholt und anschließend, falls erforderlich, an den Schnittstellenabschnitt 501 und das serielle Übertragungsmedium 2 übertragen.
Der Speicher speichert vorübergehend (puffert) zu sendende und/oder zu empfangende Daten und wird als Speicherbereich für ein Programm und für Daten verwendet, die in den Schnittstellenabschnitten 501 und 502 verarbeitet werden.
Wie oben beschrieben, ist die Struktur dieser Schnittstelleneinheit 5 dem Prinzip nach die gleiche wie die Struktur jeder der in Fig. 1 dargestellten Prozessoreinheiten. Was die Übertragungsfunktion über das serielle Übertragungsmedium 2 anbelangt, so weisen sowohl die Schnittstelleneinheit 5 als auch die Prozessoreinheit ähnliche Funktionen auf. Bei dieser Schnittstelleneinheit 5 kann ein Anwendungsprozeß ausgeführt und der I/O-Steuerabschnitt 314 (siehe Fig. 2c) eingesetzt werden.
Es sei darauf hingewiesen, daß die Struktur des gemeinsamen Übertragungsmediums 4 zum Verbinden der Computer gleich dem des seriellen Übertragungsmediums 2 und ferner aus einem normalen LAN (Local Area Network) aufgebaut sein kann. In diesem Fall hat die Schnittstelleneinheit 5 eine Funktion, die einer sogenannten "Bridge"-Vorrichtung bei einem LAN entspricht.
Fig. 7 stellt eine Struktur und eine Wirkungsweise des mit dem in Fig. 1 gezeigten Computer arbeitenden Multiprozessorsystems schematisch dar.
Diese Figur stellt einen Fall dar, bei dem die durch einen einzelnen Computer und mehrere Computer strömenden Daten unter den in den jeweiligen Computern verwendeten Prozessoreinheiten gesendet und/oder empfangen werden.
Diese Figur stellt insbesondere einen Fall dar, bei dem mit einem Datenübertragungsverfahren mit einem Inhaltscode zum Beschreiben eines Verfahrens zum Senden bzw. Empfangen von Daten gearbeitet wird.
Übertragungsdaten einer einzelnen Prozessoreinheit, zum Beispiel der Prozessoreinheit 31, werden zuerst über das serielle Übertragungsmedium 21 innerhalb des diese Prozessoreinheit 31 enthaltenden Computers 11 rundgesendet.
Es ist möglich, die Datenübertragungssequenz zwischen den Computern 11 und 12 über ein gemeinsames Übertragungsmedium unabhängig von der Datenübertragungssequenz zwischen Prozessoren über ein serielles Übertragungsmedium in einem Computer zu bestimmen. Ferner kann ein normales LAN verwendet werden.
Selbst in den Computern empfängt beispielsweise die Schnittstelleneinheit 51 innerhalb des Computers, wenn das Senden bzw. Empfangen von Daten bei Anwendung der Daten mit dem Inhaltscode ausgeführt ist, die Daten, die über das serielle Übertragungsmedium 21 rundgesendet wurden, und sendet diese Daten an das gemeinsame Übertragungsmedium 4 zwischen den Computern weiter. Anschließend holt die Schnittstelleneinheit 52 innerhalb des Computers die Daten, die über das gemeinsame Übertragungsmedium 4 rundgesendet wurden, und der Computer 12 sendet diese Daten an das serielle Übertragungsmedium 22 innerhalb des Computers weiter.
Die Art und Weise, wie die Inhaltscodes festgelegt werden, kann für zwischen Computern übertragene Daten und ferner für zwischen Prozessoren eines Computers übertragene Daten frei bestimmt werden. Die beiden Codes können in Übereinstimmung mit ihren Protokollen gleich sein. Im Falle des gleichen Testleg-Verfahrens fließen die durch die Computer strömenden Daten direkt zwischen den Computern. Ferner werden im Falle von verschiedenen Testleg-Verfahren die Inhaltscodes in den Schnittstelleneinheiten 51 und 52 gegeneinander ausgetauscht. Dieser Austausch erfolgt durch Löschen des einen Codes aus Daten und Hinzufügen des anderen Codes anstelle des gelöschten Codes zu den Daten.
Wie oben erläutert, können gemäß den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung aufgrund der Tatsache, daß die Prozessoreinheiten innerhalb des Computers miteinander lose verbunden sind, die Prozessoreinheiten im leitungsgesteuerten Zustand des Computersystems verbunden bzw. getrennt werden. Folglich sind ohne Unterbrechung der Computer-Jobs, die sich zum Zeitpunkt der Befehlserteilung durch den Benutzer bereits in Ablauf befinden, die Funktionen erweiterbar und die Wartung des Computers ist durchführbar, um das Verarbeitungsvermögen und die Zuverlässigkeit des Computers zu verbessern.
Ferner muß jeder Benutzer aufgrund der Tatsache, daß das Verarbeitungsvermögen, die Funktionen und die Zuverlässigkeit des Computers durch Anpassen der Anzahl der in diesen Computer eingebauten Prozessoreinheiten steuerbar sind, nicht eine Reihe von Computern mit verschiedener Auslegung einrichten und nicht den Computer durch eine einzelne Computereinheit ersetzen.
Außerdem muß das Gesamtsystem des Computers während der Wartung des Computersystems, insbesondere während der Versionsaktualisierung der Software, wie des Betriebssystems, nicht abgeschaltet werden, so daß sich die für einen Abschnitt des Computersystems erforderliche Wartung im Gesamt- Computersystem unabhängig durchführen läßt.
Ferner kann aufgrund der Tatsache, daß sich die Lasten des Computers auf eine Vielzahl von Prozessoreinheiten innerhalb des Computers verteilen lassen, das Gesamtverarbeitungs vermögen des Computersystems gesteigert werden.
So können, wenn die Prozessoreinheiten innerhalb des Computers nur die Schnittstellen zum seriellen Übertragungsmedium umfassen, diese Prozessoreinheiten miteinander kommunizieren, so daß sie sich unabhängig vom Modell der Prozessoreinheiten und ferner vom Betriebssystem der Prozessoreinheiten als Multiprozessor aufbauen lassen.
Außerdem hängen aufgrund der Tatsache, daß sich die Funktionsverteilung und Lastverteilung innerhalb eines einzelnen Computers realisieren läßt, diese Funktions- bzw. Lastverteilungen nicht vorn Computer-Aufstellplatz bzw. vom Computer-Benutzer ab. Genauer läßt sich die Anzahl von in einem Computer enthaltenen Prozessoren ohne Stoppen von Anwenderprogrammen in Reaktion auf eine Lastverteilungsanforderung im gesamten System ändern. Ist hingegen die Funktion bzw. Last unter den Computern verteilt, so hängen diese Last- bzw. Funktionsverteilungen vom Computer-Aufstellplatz und/oder vom Computer-Benutzer ab.
Da lediglich die spezifisch beschränkten Verarbeitungsabläufe durch die jeweiligen Prozessoreinheiten innerhalb des Computers ausgeführt und ferner diese spezifisch beschränkten Verarbeitungsabläufe miteinander kombiniert werden, um einen einzelnen Aufbau auszuführen, lassen sich überdies die Betriebssysteme zum Verwalten der jeweiligen Software der jeweiligen Prozessoreinheiten vereinfachen, was zu niedrigeren Kosten führt.

Claims

1. Lose verbundener Nultiprozessor-Computer mit

internen Übertragungsmedium (2) zum Koppeln der Funktionseinheiten miteinander, wobei

jede Funktionseinheit

eine Eingabe/Ausgabe-Steuereinheit zum Abrufen eines Programms oder von Daten, die von einer externen Eingabeeinrichtung stammen, und zum Ausgeben der verarbeiteten Daten an eine externe Ausgabeeinrichtung,

eine Speichereinheit zum Speichern sowohl des Programms als auch der Daten, die von der Eingabe/Ausgabe-Steuereinheit eingegeben werden, oder

eine Verarbeitungseinheit zum sequentiellen Ausführen eines Verarbeitungsablaufes der Daten auf der Grundlage des in der Speichereinheit gespeicherten Programms

ist,

wobei jede Funktionseinheit

eine Übertragungs-Steuereinrichtung (311) zum Übertragen der Daten und zum Empfangen von Informationen über das interne Übertragungsmedium und

eine Verarbeitungseinrichtung (310, 312) zum Steuern der Übertragungs-Steuereinrichtung und zum Ausführen einer Verarbeitung in jeder Funktionseinheit

aufweist,

dadurch gekennzeichnet,

daß das interne Übertragungsmedium (2) ein serielles Übertragungsmedium ist, das mit einem LAN (Local Area Network) (4) über einen das LAN-Protokoll benutzenden LAN-Adapter (5) verbunden ist, und

daß die Übertragungs-Steuereinrichtung (311) eine LAN- Schnittstelle ist.

2. Lose verbundener Multiprozessor-Computer gemäß Anspruch 1, wobei eine optische Glasfaser als serielles Übertragungsmedium (2) benutzt wird.

3. Lose verbundener Multiprozessor-Computer gemäß Anspruch 1 oder 2, wobei das Protokoll vorher ein Übertragungs-Steuerverfahren einer durch das serielle Übertragungsmedium (2) bewirkten Datenübertragung festgelegt.

4. Lose verbundener Multiprozessor-Computer gemäß Anspruch 1 oder 2, bei dem ein Rundsende-Verfahren als die Datenübertragungssequenz, die über das serielle Übertragungsmedium (2) bewirkt wird, eingesetzt wird.

5. Lose verbundener Multiprozessor-Computer gemäß Anspruch 1 oder 2, wobei die Übertragungs-Steuereinrichtung (311) einen Inhaltscode zum Beurteilen, ob die über das serielle Übertragungsmedium (2) rundgesendete Daten erforderlich sind oder nicht, für die rundgesendeten Daten als Übertragungsdaten festlegt.