JPH03223957A - 計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機内部のハードウェアならびにソフトウ
ェアのアーキテクチュアに係り、特にマルチプロセッサ
計算機に用いるのに好適な疎結合マルチプロセッサシス
テムに関するものである。

〔従来の技術〕

従来、計算機は、素子を高密度に集積し、素子間の物理
的距離を出来るだけ減らして処理速度を上げることで発
展してきた。

第８図は、従来の計算機の基本的な構成を示すブロック
図である。

計算機８０は、演算装置８１と制御装＠８２、（７） そして、記憶装置８３．入力装置８４と出力装置８５を
５大装置として有している。さらに、演算装置と制御装
置８２は、中央処理装置（以下ｃｐｕ（Ｃｅｎｔｒａｌ
　Ｐｒｏｃｅｓｓｉｎｇ　Ｌｌｎｉｔ）と称する。）８
６に組み込まれている。

この構成により、計算機８０は、以下の動作を行なう。

まず、入力装置８４よりプログラムを読み取り、記憶装
置８３内のプログラム領域に記憶する。制御装置８２は
、この記憶装置８３内のプログラムを１つずつ順番に、
取り出して解読し、プログラムに書かれた命令の実行に
必要な入力装置８４゜出力装置８５．記憶装置８３へ、
各種の指令を発する。

例えば、プログラムの命令が、データ入力を要求する命
令（ＲＥＡＤ命令等）であれば、人力されたデータは、
記憶装置８３の入力領域に格納される。

また、解読した命令が、演算命令であれば、演算の対象
となるデータを演算装置８１に送り、演（８） 算を行なう。

さらに、出力すべきデータは、記憶装置８３の出力領域
へ格納しておく。そして、出力命令（ＷＲＩＴＥ命令）
により、この出力領域のデータを出力装置８５を使用し
て出力する。

このようにして、計算機８０は、記憶装置に記憶された
命令を１つずつ取り出し、プログラムされた順序逆りに
実行する。

このような計算機を用いて５機器機システムの信頼性の
向上を目的とした、様々なシステム構成がある。

その１つに、マルチプロセッサシステムがある。

これは、複数のプロセッサ（素子としてのＣＰＵを含む
処理装置）が、主記憶装置やファイルを共有するシステ
ム構成で、故障が発生したときには、故障した機器やプ
ロセッサ、あるいは、主記憶装置内の故障したユニット
だけを切り離せば、データ処理は低下するが、処理を継
続できる。そのために、融通性に優れており、大型のオ
ンラインシステムに好適である。

（９） また、マルチプロセッサシステムでは、いくつかの処理
を同時に実行することが出来るため効率も良い。

以上説明したマルチプロセッサシステムに関しては、例
えば、（株）学習研究発行「合格情報処理　１９８９年
２月号」のｐｐ、１５〜１７に記載されている。

このマルチプロセッサシステムは、さらに、並列処理の
システム構成の１つに位置付けられる。

並列処理は、従来、計算機内の１つのプロセッサで行な
っていた処理を、何台ものプロセッサを並べて、処理を
並列化するものである。このことにより、高速な処理を
実現することが出来る。

並列処理においては、プロセッサの配置や処理の仕方に
より、Ｓ　Ｉ　Ｍ　Ｄ　（Ｓｉｎｇｌｅ　Ｉｎｓｔｒｕ
ｃｔｉｏｎＭｕｔｉｐｌ、ｅ　Ｄａｔａｓｔｒａｅａｍ
　；　　単一命令、複数データ方式）とＭ　Ｉ　Ｍ　Ｄ
　（Ｍｕｌｔｉｐｌｅ　Ｉｎ５ｔｒｔｕｃｔｉｏｎ　Ｍ
ｕｌｔｉｐｌｅＤａｔａｓｔｒｅａｍ　；複数命令、複
数データ方式）とに分けられる。

ＳＩＭＤは、中央の制御装置から与えられる同（１０） −命令で、複数のプロセッサが複数のデータを同期的に
実行する方式である。この方式は、各プロセッサが同一
命令を並列に実行することが出来るため、大量のデータ
に同種の演算を実行する場合に適している。

ＭＩＭＤは、各プロセッサが独立して働き、事なる複数
の命令に従って、複数のデータを非同期的に実行する。

各プロセッサは、独立して動作するために、プロセッサ
内部に制御機能を持っている。また、ＳＩＭＤ方式と同
じように、各プロセッサ間で、情報交換を行なうための
通信回路網を持っている。

第９図は、ＭＩＭＤ方式のシステム構成を示すブロック
図である。

プロセッサ（１）９１１、プロセッサ（２）９１２、プ
ロセッサ（ｎ）９１３は、それぞれ、ＡＬＵ　（演算ユ
ニット）９１４、記憶ユニット９１５、制御ユニット（
１）９１６、制御ユニット（２）９１７、そして、制御
ユニット（ｎ）９１８を有し、総合ネットワーク、また
は、共有（１１） メモリ９１８に接続されている。

マルチプロセッサシステムは、このＭＩＭＤ方式の１つ
であり、多数のプロセッサが高速結合網を用いて互いに
密に通信し、協調しながら並列に動作する。

そして、マルチプロセッサシステムは、プロセッサ間通
信の方式の違いにより、大きく２つに分けられ、以下、
電子情報通信学会綿「電子情報通信ハンドブック」　（
オーム社発行）のｐ、１５７３に記載の内容に基づき説
明する。

（ａ）メモリ共有マルチプロセッサ 各プロセッサは、主記憶装置を共有して動作する。主記
憶装置は、各プロセッサの命令から直接アクセスできる
。全記憶空間を完全に共有すると主記憶装置に対するア
クセストラヒックが大きくなり、プロセッサ台数が増加
すると、ここにボトルネックが生じて、性能が低下する
。

このため、下記の方式がとられることが多い。

（ｉ）各プロセッサに、他のプロセッサとはアクセス競
合しない、自身のローカルメモリを備え、（１２） 共有領域を一部に限定する。

（ｎ）各プロセッサにキャッシュメモリを装備する。

（ｉｉｉ）共有メモリ空間を分割して、各部分空間を各
プロセッサに割当てる。

メモリ共有型マルチプロセッサは、密結合マルチプロセ
ッサに対応しており、プロセッサ台数は、共有メモリへ
のアクセス競合により抑えられ、般に少ない。

（ｂ）メツセージ交換型マルチプロセッサプロセッサ間
通信が、工／○ボートを通してメツセージ通信の形で行
なわれる。パケット通信方式などが用いられる。疎結合
マルチプロセッサに対応している。プロセッサ台数は、
通信網の形態や、応用にもよるが、メモリ共有型より大
きくとることが出来る。

〔発明が解、決しようとする課題〕

従来、計算機は、信頼性を含む処理能力の向上を図るこ
とで発展してきた。計算機に用いられる素子の処理速度
の高速化が図られる一方で、計算機のシステム構成によ
る処理能力の改善が行なわ（１３） れている。それらの１つに、マルチプロセッサシステム
等による並列処理がある。

従来、マルチプロセッサシステムにおいて用いられてい
るプロセッサでは、そのプロセッサ内部におけるデータ
や制御信号のやり取りは、パラレルバスを介して行なわ
れている。

すなわち、一般の計算機と同様に、各ユニットは、内部
バスを介して接続されている。

例えば、第９図においては、プロセッサ（１）の内部に
おけるＡＬＵ９１４と記憶ユニット９１５、および、制
御ユニッ１−（１）９１５は、お互いに、内部バスを介
して種々の信号の授受が行なわれている。

このように、マルチプロセッサシステムにおける各プロ
セッサは、一般の計算機と同様であり、例えば、プロセ
ッサ（１）９１１内の記憶ユニット９１５に障害が発生
した場合には、プロセッサ（１）９１１の電源をオフに
して、記憶ユニット９１５を、修復していた。

また、プロセッサ（１）９１１の機能を拡張す（１４） る場合にも、−旦、プロセッサ（１）９１１の電源をオ
フにして、システムから切り離す必要があった。

このように、従来技術では、プロセッサ自体の拡張時、
保守時に関しての配慮がなされておらず、各プロセッサ
は、常に、他のプロセッサの機能、処理を意識して、そ
の処理を行なわなければならない。このようなプロセッ
サ間の連携のために、複雑で、かつ、大規模な管理ソフ
トが必要となり、計算機の性能が低下していた。

また、プロセッサの障害発生時には、障害プロセッサを
切り離す必要があり、計算機システムとしての処理能力
を低下させていた。

本発明の目的は、これら従来技術の課題を解決し、計算
機内部のＣＰＵや記憶装置等の各装置間のつながりを疎
結合化し、この疎結合化したハードアーキテクチャ上で
、各装置が、マルチプロセッサシステムにおける各プロ
セッサと同様に、連携して高速に並列処理を行ない、か
つ、処理を継続しながら、計算機の保守や拡張処理を行
なうこ（１５） とが可能な疎結合マルチプロセッサ計算機を提供するこ
とである。

〔課題を解決するための手段〕

上記目的を達成するため、本発明の疎結合マルチプロセ
ッサ計算機は、（１）、パラレルバスの代わりにシリア
ル伝送媒体を設け、かつ、このシリアル伝送媒体に流れ
る伝送用データとデータとの変換処理と、シリアル伝送
媒体を介してのこの伝送用データの送受処理とを行なう
伝送制御部を、入出力制御部と記憶部および中央処理部
に設け、さらに、この伝送制御部を設けた入出力制御部
と記憶部しこ、この人出力制御部と記憶部および伝送制
御部を制御するユニット中央処理部を設けたことを特徴
とする。

また、（２）、上記（１）に記載の疎結合マルチプロセ
ッサ計算機において、シリアル伝送媒体に、光ファイバ
を用いることを特徴とする。

また、（３）、上記（１）に記載の疎結合マルチプロセ
ッサ計算機において、伝送制御部とユニッ１へ中央処理
部、および、入出力部と記憶部から（１６） なるプロセッサユニットを複数個設け、一つの仕事に関
する一連の処理を、この複数のプロセッサユニットで分
散して行ない、かつ、処理に必要なデータをプロセッサ
ユニツｌ−間を結ぶシリアル伝送媒体を介して授受し、
複数のプロセッサユニットの処理を連携して行なうマル
チプロセッサシステムを構成することを特徴とする。

そして、（４）、上記（１）に記載の疎結合マルチプロ
セッサ計算機において、シリアル伝送媒体を介して行な
うデータ伝送の伝送制御方法を事前に定めたプロトコル
を有することを特徴とする。

また、（５）、上記（１）に記載の疎結合マルチプロセ
ッサ計算機において、シリアル伝送媒体ヲ介して行なう
データ伝送手順として、ブロー１〜キヤスト方式を用い
ることを特徴とする。

また、（６）、上記（１）に記載の疎結合マルチプロセ
ッサ計算機において、シリアル伝送媒体を介して行なう
データ伝送手順として、国際標準プロトコルを用いるこ
とを特徴とする。

さらに、（７）、上記（１）に記載の疎結合マ（１７） ルチプロセッサ計算機において、伝送データとしてシリ
アル伝送媒体上にブロードキャストされたデータに、伝
送制御部が、このデータを必要とするか否かの判断に用
いる内容コードを施したことを特徴とする。

また、（８）、上記（１）に記載の疎結合マルチプロセ
ッサ計算機において、共通伝送媒体を介して複数個接続
され、かつ、この共通伝送媒体を介してのデータ伝送を
制御するインタフェースユニットを設けたことを特徴と
する。

そして、（９）、上記（１）に記載の疎結合マルチプロ
セッサ計算機において、ＣＰＵおよびユニットＣＰＵの
用いるソフト管理プログラムは、同一であることを特徴
とする。

〔作用〕

本発明において、計算機内の記憶部や入出力制御部、そ
して、ＣＰＵには、データの変換と送受を行なう伝送制
御部を施し、さらに、記憶部と入出力制御部には、これ
ら記憶部と入出力制御部を制御するプロセッサＣＰＵを
設けている。そして、（１８） これら各部は、プロセッサユニットとして、各機能に基
づき動作する。例えば、記憶部を有するプロセッサユニ
ットは、記憶部としての機能を有する。

さらに、プロセッサユニット間のデータのやり取りは、
シリアル伝送路を介して行なう。

このように、計算機内部の各機能を有するプロセッサユ
ニットは、シリアル伝送路のみを介して接続されている
ため、プロセッサユニット間のデータの授受け、この伝
送路を介して、事前に定めた伝送プロトコルにより行な
われる。

そのため、プロセッサユニット間の結び付きが疎になっ
ている。従って、計算機内部のプロセッサユニット単位
での着脱が、計算機の処理動作を止めること無く行なう
ことが出来る。

また、シリアル伝送媒体を介して、プロセッサユニット
間でデータを送受する方法としては、データの内容を示
す内容コードを付加する方法がある。すなわち、内容コ
ードを付加したデータを、シリアル伝送媒体を介してブ
ロードキャストし、（１９） プロセッサユニツ１−は、このシリアル伝送媒体上に流
れるデータの内容コードに基づき、自プロセッサユニッ
トの処理に必要かどうかを判断し、必要な場合に、この
データを取り込む。

また、Ｌ　Ａ　Ｎ　（Ｌｏｃａｌ　Ａｒｅａ　Ｎｅｔｔ
ｇｏｒｋ）による方法でも良い。

このように、計算機内部のバスをシリアル伝送路に置き
換え、内部のＣＰＴＪや記憶装置等の各装置を自律化さ
せることにより、本発明の計算機は、各装置間のつなが
りが疎結合化されている。

さらに、この計算機をマルチプロセッサシステムに応用
する場合には、従来のマルチプロセッサの様な、プロセ
ッサ間の共有メモリや、システムバスが存在せず、の−
ドウエア的にもラフ１−ウェア的にも、プロセッサユニ
ット間の結び付きが疎になっている。

〔実施例〕

以下、本発明の実施例を、図面により詳細に説明する。

第１図（ａ）は、本発明による計算機の一実施（２０） 例の回路構成を示すブロック構成図である。

計算機１は、複数のプロセッサユニット３１〜３６と、
これらのプロセッサユニット間を結ぶシリアル伝送媒体
２、そして、他の計算機との接続に用いられる共通伝送
媒体４とのインタフェースユニット５から構成されてい
る。計算機１は共通伝送媒体体４を介して、図示されて
いない他の計算機に接続されている。

このシリアル伝送媒体２は、一般にネットワークで用い
る伝送媒体であり、光ファイバや、同軸ケーブル、また
は、ツイストペア線等が用いられる。

プロセッサユニット３１〜３６は、それぞれ、記憶ユニ
ットや、制御ユニット等として構成され、シリアル伝送
媒体２とのインタフェース機能とプロセッサユニットと
しての制御機能を基本構成として有している。

プロセッサユニット３１は、計算機１における制御部と
しての機能を持つ制御ユニットであり、プロセッサユニ
ット３２は、メモリを有する記憶（２１） ユニットである。

また、プロセッサユニット３３は、入出力装置とのイン
タフェースとしての機能を持ち、外部の入出力装置６３
に接続され、同様に、プロセッサユニット３４は、外部
のディスク６１に接続され、プロセッサユニット３５は
、プリンタ６２に接続されている。

そして、プロセッサユニット３６および３７は、メモリ
とＩ１０制御部とを備え、１つの独立した計算機として
の機能を有するものである。

尚、この構成は、１つの例であり、本発明は、この構成
に限られるものではない。すなわち、プロセッサユニッ
ト内、および、プロセッサユニット間の組み合わせや、
数は、目的に合わせて、自由に変えることが出来る。同
様に、以下に述べる処理動作に関しても、１つの例であ
り、上述のように、目的に合わせてプロセッサユニット
内部、および、プロセッサユニット間の組み合わせや、
数を変えて構成した場合は、それぞれのプロセッサユニ
ット、および、これらプロセッサユニット（２２） からなる計算機は、その目的とする処理動作を行なうも
のである。

第１図（ｂ）は第１図（ａ）で示すような本発明の計算
機の実装例の概略構成を示す図である。

図において、計算機１は一つの筐体内に設置されたプロ
セッサユニット３１〜３５、ならびに該筐体内に張られ
たシリアル伝送路２とから構成される。第１図（ａ）で
はシリアル伝送路２として光ファイバを用いたＬＡＮが
示されている。各プロセッサユニツ１−はプロセッサユ
ニット３２の如く、ＬＡＮ２と筐体内で着脱できる構成
となっている。着脱はプロセッサユニットのＬＡＮイン
ターフェース部とＬＡＮ２側のコネクタ部（図示せず）
によって行う。プロセッサユニッ１−内は、後述するよ
うに、ＬＡＮインタフェース部３１１の他、演算処理部
（Ｒ２Ｓｅ）３１２．メモリ３１３より成る。

第１図（ｂ）の例は、この１つの筐体に収められた計算
機１が、更に、筐体外部の共通伝送媒体４を介して他の
計算機１２にを接続されている例（２３） であるが、計算機１単独で用いることも可能である。

なお、図では明示されていないが、ＬＡＮ２はインター
フェースユニットを介して接続されていることは言うま
でもない。

さて、第１図（ａ）に示した構成により、計算機１は、
以下の動作を行なう。

入出力装置６３から入力されたコマンドはプロセッサユ
ニット３３で処理される。処理の結果、例えば、該この
コマンドがあるプログラムの実行を指示する場合には、
このプログラム実行を指示するデータをシリアル伝送媒
体２へ送出する。このプログラムが例えばディスク７６
１に格納されている場合には、プロセッサユニット３４
がシリアル伝送媒体２から上記データを受けとり、該プ
ログラムをシリアル伝送媒体２ヘデータとして送出する
。プログラムの実行制御を行うプロセッサユニツ１〜３
１は、シリアル伝送媒体２から上記プログラムをデータ
として受けとり、このプロセッサユニッＩ〜３１上で処
理を行う。その処理の結果、（２４） 例えば入出力装置６３への出力が必要となった場合には
、該処理結果をシリアル伝送媒体２ヘデータとして送出
する。このデータは、例えばプロセッサユニット３３あ
るいは３５に取り込まれ、入出力装置６３あるいはプリ
ンタ６２に出力される。

この一連の処理で発生するシリアル伝送媒体２を介した
データの送受の為の伝送手順は後述する適当な伝送手順
に従うものとする。

ユニット間のデータのやり取りは、シリアル伝送媒体２
を介して行なわれる。

なお、プロセッサユニット３６．３７を用いて、これら
一連の処理を行なうことも可能である。

また、計算機１は、インタフェースユニット５を介して
共通伝送媒体４に接続され、この共通伝送媒体４に接続
された図示されない他の同様の計算機と、並列した処理
を行なう。

このように、第１図における計算機１の内部の各機能プ
ロセッサユニットは、シリアル伝送媒体２のみを介して
接続されているため、プロセッサユニット間のデータの
授受け、このシリアル伝送（２５） 媒体２を介して行なわれる。そのため、従来のマルチプ
ロセッサの様に、プロセッサ間の共有メモリや、システ
ムバスが存在せず、ハードウェア的にもソフトウェア的
にも、プロセッサ間の結び付きが疎になっている。

各プロセッサユニットが疎結合となっているため、計算
機１は、種々の機能を有するプロセッサユニットを、自
由に、複数個組み合わせて構成され、疎結合マルチプロ
セッサ計算機として実現されている。

そして、例えば、機能を拡張するためにプロセッサユニ
ットを追加する場合や、１つのプロセッサユニツ１−の
保守を行なう場合にも、計算機１の電源を切る必要が無
く、処理を継続しながら、拡張処理や、保守処理を行な
うことが可能である。

すなわち、計算機内部のプロセッサユニット単位での着
脱が、計算機を止めること無く行なうことが出来る。

尚、シリアル伝送媒体２を介して行なうデータ授受のた
めの伝送制御は、事前に定めた伝送プロ（２６） トフルにより行なうことが出来る。

また、この伝送制御方法は、従来のＬＡＮ（Ｌｏｃａｌ
　Ａｒｅａ　Ｎｅｔｗｏｒｋ）のプロトコル、並びに、
装置を用いても実現できる。この場合には、この伝送制
御機能は、シリアル伝送媒体２とのインタフェース部で
実現される。そして、このインタフェース部は、一般に
ＬＡＮアダプタと呼ばれる部分に相当することとなる。

あるいは、後述するように、シリアル伝送媒体２に光フ
ァイバーを用いることも可能である。

そして、計算機１の各プロセッサユニット上で稼働する
オペレーティングシステム（ソフトウェア管理プログラ
ム）に同一のものを用いることにより、各プロセッサユ
ニットの互換性が取られ、相互交換、および、拡張時の
処理が容易になる。

第２図は、第１図における計算機のプロセッサユニット
の内部構成の例を示すブロック図である。

第２図（ａ）は、プロセッサユニット３１の内部構成を
示し、シリアル伝送媒体２とのインタフェースとしての
伝送制御部３１１とＣＰＵ３１０（２７） が、内部バス３１５により接続されている。

ＣＰＵ３１０は、第１図における計算機１の全体として
の動作制御を行なうものである。また、伝送制御部３１
１は、プロセッサ３１０と、他のプロセッサユニット内
のプロセッサとの間のデータ授受を、シリアル伝送媒体
２を介して行なう。

プロセッサユニット３１は、従来の計算機における中央
処理装置（ＣＰＵ）としての機能を持つものである。

第２図（ｂ）は、フロセッサユニツｈ３２（７）内部構
成を示し、伝送制御部３１１とユニットｃｐｕ３１２に
、内部バス３１５を介して、メモリ３１３が接続されて
いる。このメモリ３１３は、ユニットＣＰＵ３１２の制
御に基づき動作し、従来の計算機における記憶装置とし
ての機能を持つものである。

第２図（ｃ）は、プロセッサユニット３３の内部構成を
示し、伝送制御部３１１とユニットｃｐｕ３１２に、内
部バス３１５を介して、Ｉ１０制御部３１４が接続され
ている。第１図におけるプロ（２８） セッサユニット３４とプロセッサユニット３５も全く同
様な構成であり、このＩ１０制御部３１４を介して、そ
れぞれ、第１図に示されるように、入出力装置６３．デ
ィスク６１、および、プリンタ６２が接続される。

プロセッサユニット３３は、ユニットＣ，ＰＵ３１２の
制御に基づき動作し、従来の計算機における入出力装置
としての機能を持つものである。

第２図（ｄ）は、プロセッサユニット３６の内部構成を
示す。第１図におけるプロセッサユニット３７も同様で
ある。１台の計算機としての機能を持つものである。す
なわち、伝送制御部３１１とユニットＣＰＵ３１２に、
内部バス３１５を介して、メモリ３１３とＩ１０制御部
３１４が接続されている。さらに、Ｉ１０制御部３１４
に接続された内部記憶媒体としてのディスク３１６を付
与したものである。

尚、このディスク３１６は、プロセッサユニット３４の
ディスク６１と同様に、第１図における計算機１の外部
に設けても良い。また、ディスク（２９） に限らず、入出力装置やプリンタを接続することも可能
である。

このようにして、プロセッサユニット３６内では、ユニ
ットＣＰＵ３１２により、メモリ３１３上のプログラム
やデータ、あるいは、ディスク３１６を用いて処理を行
なわれ、必要に応じて、シリアル伝送媒体２を介して他
のプロセッサユニットからのデータを受け取り、または
、自プロセッサユニットのデータを他のプロセッサユニ
ットへ送り出す。これにより、第１図の計算機１は、各
プロセッサユニット間で連携して、１つの仕事に係る複
数の処理を行なうことが出来る。

以上、第２図に記載した接続構成は、あくまでも例とし
て上げたものであり、目的とする機能に合わせて様々な
構成とすることが出来る。

このように、第１図における計算機１は、その内部にお
いて、それぞれ独立したプロセッサユニッ１−がシリア
ル伝送媒体２に接続された構成となっており、疎結合マ
ルチプロセッサ計算機として実現されている。

（３０） 第３図は、第１図におけるシリアル伝送媒体に光ファイ
バーを用いたときの計算機の構成を示すブロック図であ
る。

すなわち、第１図における計算機１のシリアル伝送媒体
２を、光ファイバーにより実現したものである。

各プロセッサユニットを光ファイバーからなるシリアル
伝送媒体２に接続するために、ＯＥ変換器３１７と光コ
ネクタ３１８を付加して構成されている。

ＯＥ変換器３１７は、伝送制御部３１１で処理される電
気信号を光（レザー光）信号に変換するためものであり
、光コネクタ３１８は、○Ｅ変換器３１７と、光ファイ
バーからなるシリアル伝送媒体２を光学的に接続するも
のである。

この光コネクタ３１８により、各プロセッサユニットは
、計算機１からの切り離しが可能となり、保守時、およ
び、拡張処理時に、Ｈ］算機１の動作を停止する必要も
無く、保守、拡張処理を行なうことが出来る。

（３Ｉ） 特に、光ファイバーを用い、各プロセッサユニットの光
コネクタ部分での着脱を行なうことにより、電気的な接
続の着脱に伴うアーク等の発生を回避できる。そのため
、計算機１の動作中においても、プロセッサユニットの
保守や拡張時の着脱を、より安全に行なうことが出来る
。

第４図は、第１−図における計算機を用いたマルチプロ
セッサシステムの概略構成を示すブロック図である。

第１図に示された計算機１と同じ構成の各計算機１１〜
１３が、従来技術におけるマルチプロセッサシステムと
全く同様にして、共通伝送媒体４を介して接続されてい
る。

この構成により、各計算機１１，１２．１３は、従来技
術と同様に、並列処理を行なうことが出来る。

また、例えば、計算機１１の機能を拡張する場合には、
従来技術における計算機であれば、計算機１１の電源を
切り、計算機の機能を停止してから拡張を行なわなけれ
ばならなかった。しかし、（３２） 本発明の疎結合マルチプロセッサ計算機である計算機１
１では、拡張処理に関連する部分のみの機能停止を行な
うことが可能なので、マルチプロセッサシステムにおい
ての処理を継続することが出来る。

次に、第１図におけるシリアル伝送媒体２を介して行な
われるプロセッサユニット間での伝送手順を説明する。

第５図は、第１図におけるシリアル伝送媒体を介して授
受されるデータのフォーマットを示す説明図である。

データ６００は、データの内容を示す内容コード６０１
と、制御コード６０２、および、データ部６０３から構
成されている。

第１図において、データを各プロセッサユニツ１−から
シリアル伝送媒体２へ送出する場合には、データへ内容
コード６０１を設定する。このデータは、シリアル伝送
媒体２を介して、他のプロセッサユニッ１−へブロード
ギヤスト（報知）される。

各プロセッサユニットでは、このシリアル伝送媒（３３
） 体２上を流れるデータの内容コード６０１を見て、自プ
ロセッサが必要と判断したデータのみを取り込むことが
出来る。

どの内容コードのデータを取り込むかは、各プロセッサ
ユニット内の伝送制御部３１１に設定しておくものとす
る。

次に、第１図における計算機１のインタフェースユニッ
ト５に関して説明する。

第６図は、第１図におけるインタフェースユニット５の
内部構成を示すブロック図である。

シリアル伝送媒体２とのインターフェース部５０１と、
共通伝送媒体４とのインターフェース部５０２、そして
、メモリ５０３と、ユニットＣＰＵ３１２が、それぞれ
、内部バス５０４を介して接続されている。

インタフェース部５０１は、第２図における伝送制御部
３１１しこ相当するものである。このように、構造は、
第１図における各プロセッサユニッ１〜と同様であり、
インタフェースユニツ１へ５は、ユニツｌ−ＣＰＵ３１
２の制御に基づき、割算様間（３４） でのデータ授受のための処理を行なうプロセッサユニッ
トと見なすことが出来る。

このような構造で、インタフェースユニット５は、並列
処理を行なう計算機間を結ぶ共通伝送媒体４と、計算機
内のプロセッサユニット間を結ぶシリアル伝送媒体２と
の間のインタフェースとして動作する。

すなわち、シリアル伝送媒体２を流れるデータは、イン
タフェース部５０１が受け取り、必要に応じてインタフ
ェース部５０２へ、ユニット内の内部バス５０４を介し
て送られる。インタフェース部５０２は、インタフェー
ス部５０１からのデータを、共通伝送媒体４へ送り出す
。

一方、共通伝送媒体４を流れるデータは、インタフェー
ス部５０２が受け取り、必要に応じてインタフェース部
５０１へ送り、シリアル伝送媒体２へ送り出される。

メモリ５０３は、送受信するデータの一時的な格納（バ
ッファリング）や、インタフェース部５０１．５０２に
おける処理のためのプログラム（３５） やデータの格納エリアとして用いられる。

このように、このインタフェースユニット５と、第１図
における各プロセッサユニットとは、基本的には、同一
構造であり、シリアル伝送媒体２を介した伝送機能に関
しても、両ユニットは、同様である。また、アプリケー
ション処理を実行したり、Ｉ１０制御部３１４（第２図
（Ｑ）参照）を設けても良い。

さらに、計算機間を結ぶ共通伝送媒体４も、シリアル伝
送媒体２と同じものであっても良く、共に、既存の、−
船釣なＬＡＮとすることも出来る。

この場合には、インタフェースユニット５は、ＬＡＮに
おけるブリッジと呼ばれる装置に相当する機能を持つこ
とになる。

第７図は、第１図における計算機を用いたマルチプロセ
ッサシステムの構成およびその動作を示すブロック図で
ある。

１台の計算機内と、複数の計算機間で流れるデータ６０
０を、各々の計算機内にあるプロセッサユニット間で、
送受する様子を示している。

（３６） 特に、データの送受の方法を記述した内容コード付きの
伝送方法を用いる場合を示している。

１つのプロセッサユニット、例えば、プロセッサユニッ
ト３１の送信データは、まず、このプロセッサユニット
３１を含む計算機１１内のシリアル伝送媒体２１を介し
てブロードキャストされる。

計算機１１と計算機１２間でのデータ送受信の手順は、
計算機内の手順と全く独立に定めることが出来る。また
、既存の一般的なＬＡＮを用いても良い。

計算機間でも、内容コード付きデータを用いてデータの
送受信を行なう場合には、例えば、計算機内のインタフ
ェースユニット５１が、シリアル伝送媒体２１を介して
ブロードキャストされてきたデータを受け取り、計算機
間の共通伝送媒体４ヘブロードキヤストする。そして、
計算機１２は、共通伝送媒体４を介してブロードキャス
トされてきたデータを計算機内のインタフェースユニッ
ト５２が受け取り、計算機内のシリアル伝送媒体２２ヘ
ブロードキヤストする。

（３７） 内容コードの設定の仕方は、計算機間と、計算機内で同
一でも、異なっても良い。同一の場合には、計算機内を
流れるデータは、そのまま計算機間を流れることになる
。また、異なる場合には、インタフェースユニツｈ５１
，５２において、内容コードの付は換えを行なうことに
なる。

以上説明したように、本発明の実施例によれば、計算機
内のプロセッサユニットが疎結合化されているので、オ
ンラインでのプロセッサユニットの着脱が可能となる。

そのため、Ｉ１１１００処理能力、および、信頼性の向
上のために、機能の拡張や保守を行なう場合に、ユーザ
の要求があった時点で、かつ、既に動いている業務を停
止すること無く行なうことが出来る。

また、計算機の処理能力、機能、信頼度を、内蔵するプ
ロセッサユニットの台数で調整することが出来るので、
計算機のシリーズ化（上位機／下位機）が不要であり、
かつ、ユーザも、計算機単体でリプレースする必要が無
い。

さらに、計算機の保守時、特に、オペレーテイ（３８） ングシステム等のソフＩ〜ウェアのバージョンアップ時
に、計算機全体を止める必要が無く、既存の部分とは独
立して行なうことが出来る。

また、Ｈ４算機の負荷を、計算機内の複数のプロセッサ
ユニットに分散させることが出来るので、計算機全体の
処理能力を向上させることが可能である。

そして、計算機内のプロセッサユニットは、シリアル伝
送媒体とのインタフェースのみを持てば、お互いに連携
することが出来るので、プロセッサユニットの機種や、
プロセッサユニット上のオペレーティングシステムに依
存すること無く、マルチプロセッサとして構成すること
が出来る。

また、機能分散が負荷分散、１つの計算機内で実現出来
るため、計算機間で機能分散や負荷分散を行なう場合の
ように、計算機の設置場所や、１−１算機を使うユーザ
に依存することも無い。

さらに、計算機内の各プロセッサユニットには、各々特
定の限られた処理のみを行なわせ、かつ、それらの処理
を連携して１つの仕事を行なわせる（３９） ことが出来るので、各々のプロセッサユニット上のラフ
１−ウェアを管理するオペレーティングシステムを、簡
単な構造とすることが出来るので、コストを低減するこ
とが出来る。

以下本発明の一実施例を、図面により詳細に説明する。

第１０図は１本発明による計算機の他の実施例を示す計
算機システムのブロック図である。

計算機１１は複数のプロセッサ３］−〜３７と該計算機
内に設定したプロセッサ間を結ぶ共通伝送媒体２とから
構成されている。ここで共通伝送媒体２はネットワーク
通信や無線通信で用いる伝送媒体である。計算機１１は
計算機と計算機の間を結ぶ共通伝送媒体４１を介して他
の計算機１２と結ばれている。プロセッサ３３〜３６は
外部装置（外部入出力装置）とのインターフェース機能
を持ち、各々ディスク装置６１．プリンタ装置６２゜端
末装置６３２通信回線４２とが接続されている。

プロセッサ間の情報（データ）の授受けシリアル伝送媒
体２のみを介して行なわれる。従来のマル（４０） タプロセッサの如くプロセッサ間にはシステムバスや共
有メモリは存在しない。プロセッサ３７はシリアル伝送
媒体２と共通伝送媒体４１の双方と結ばれており、各々
の伝送媒体上をながれる情報（データ）の一方から他方
への中継をする処理を行なう。プロセッサ３６も共通伝
送媒体の一つである通信回線４２とつながれているが、
この通信回線４２はプロセッサ３６の外部装置である。

したがって１通信回線４２を介して他計算機１４と授受
する情報はプロセッサ３６で行なう処理のために用いら
れる。

本実施例で示す計算機の構成要素であるプロセッサの種
類や数は計算機１１の内部構成要素を規定するものはな
く、この計算機１１の利用目的に合わせて設定し、プロ
セッサはシリアル伝送媒体に接続されるものである。従
って例えば、上記外部装置も必要なものを必要なだけ各
々プロセッサにつないで計算機１１の外部装置とするこ
とができる。すなわち、計算機１１は種々の機能を持つ
プロセッサを必要に応じて自由に組み合わせて構（４１
） 成することができる。

第１１図は共通伝送媒体４１を介して複数に計算機１１
〜１３を接続した場合のブロック図である。計算機１２
．１３は本発明方式を用いた計算機であっても従来の計
算機であってもどちらどもよい。本発明方式を用いた計
算機１１は共通伝送媒体４１を介して他の計算機と情報
の授受を行なうことができる。

第１２図は計算機１１を構成するプロセッサの内部構成
例を示すブロック図である。プロセッサ３１内は、シリ
アル伝送媒体２とのインタフェースである伝送制御部３
１１．演算処理部３１２、ならびに演算処理部３１２の
ローカルメモリ３１３とからなる。プロセッサ３２はプ
ロセッサ３１と同様の構造をしており、伝送制御部３１
１．演算処理部３２２、ならびに演算処理部３２２のロ
ーカルメモリ３２３とかになっている。これらのプロセ
ッサの内部構造はシリアル伝送媒体２とのインターフェ
ースを有すること以外は第３図の如く一意である必要は
ない。第１３図は、プロセッサ（４２） に計算機の外部装Ｗ（外部入力装Ｍ）６１とのインター
フェース部３３４を持つ例である。外部装置はこの例の
ディスク装置の他プリンタ装置、端末装置（ＣＲＴ、キ
ーボード）、回線など他のものであってもよい。

また、第１４図に示すように演算処理部３４２゜３５２
やローカルメモリ３４３，３５３はプロセッサ１３４．
３５ごとに異なったものであってもよい。すなわち、演
算処理部やローカルメモリには、従来からハードウェア
的に多くの種類が存在するがシリアル伝送媒体とのイン
ターフェースを持ちさえすればプロセッサの構成要素と
することができ、従って、また計算機の構成要素とする
ことができる。例えば、演算処理部の処理方法、処理速
度、ワード長、あるいはローカルメモリのアクセス方法
、大きさなどは各々のプロセッサことに異なってよい。

なお、これら演算処理部、伝送制御部３１１は内部バル
ブ３４４，３５４を介して接続されている。

第１５図は各々のプロセッサ３６．３７上で稼（４３） 動するプログラム（ソフトウェア）の機能構造を示すブ
ロック図である。３６１，３７１はシリアル伝送媒体を
介して他プロセツサとの情報の送受信を行なうための伝
送制御プログラムである。各各プロセッサ３６．３７で
実行されるアプリケーションプログラム３６３，３７３
を管理するためのシステムプログラム（オペレーティン
グシステム）である。各々のシステムプログラム３６２
゜３７２は伝送制御プログラム３６１，３７１とインタ
フェースを持ち、各プログラムは各々他プロセツサ上の
プログラムとの間で情報の送受信を行なう。

この送受信は、第５図で示したデータフォーマットに従
うものとする。データフォーマットの具体的な属性（デ
ータ長、データコード種別）は事前に定めるものとし、
各プロセッサユニットはこのフォーマットに合せて情報
の送受を行う。前述の如くシリアル伝送媒体２として従
来例であるＬＡＮを用いる場合には、データフォーマッ
トは該例で使われているものに従うものとする。

（４４） 各プロセッサユニットでの処理は、シリアル伝送媒体を
介して情報の送受を行う処理以外は他プロセツサユニッ
トとは独立して行うことができる。

前述の如くプロセッサの種類、オペレーティングシステ
ムの種類は異なったものであっても良い。

該プロセッサユニットでの処理結果のデータをシリアル
伝送媒体へ送出する処理、ならびに、該シリアル伝送媒
体からデータを受けとる処理、を行う場合にのみ統一的
に定めた前述のデータフォーマットと各々のプロセッサ
ユニットのフォーマットとの間の変換処理が行われる。

この変換処理は、伝送制御部で行なわれる。

情報送受信の為の伝送制御手順は、先に示した如く事前
に定めた適当な手順により行うものとする。

第１６図は、プロセッサの伝送制御部３１１を更に詳細
に示したブロック図である。第７図の例は、シリアル伝
送媒体２として光伝送媒体を用いた場合のものである。

各々の伝送制御部３１１は、光伝送媒体との接続部（コ
ネクタ部）３１１１゜（４５） ３１１２、光／電気変換部３１１３．伝送制御処理部３
１１４、とから成る。

接続部３１１１．３１１２はコネクタであり、部分３１
１１を部分３１１２から外すことにより、光が部分３１
１２へ伝わらなくなるものである。

又、外した状態から部分３１１１を部分３１１２へつな
げることにより、光は部分３１１２へ伝えることができ
る。その機構をプロセッサに組み込むことにより、各プ
ロセッサは、シリアル伝送媒体との着脱が可能となる。

即ち、計算機を構成するプロセッサは必要に応じて着脱
することができる。着脱部分は光インターフエース部分
である為、着脱時に電気の如く短絡放電の危険は無く、
各プロセッサは全て稼動中のまま着脱を行えることとな
る。

即ち、着脱によるプロセッサユニットならびにシリアル
伝送媒体のハードウェアへの影響は無い。

一方、プロセッサユニット上で稼動するソフトウェアへ
の影響の回避は前述した如く、シリアル伝送媒体に従来
のＬＡＮの如き機能を持たせるこ（４６） とで保証する。例えば、従来技術である１−一クンリン
グＬＡＮの如く、伝送制御装置が着脱した際に、該ＬＡ
Ｎにつながっている計算機間での情報の送受を保証する
為の自動構成制御機能を持たせる。

〔発明の効果〕

本発明によれば、計算機の保守性２機能拡張性が向上さ
れ、かつ、異種プロセッサ間の接続を可能とすることが
できる。

【図面の簡単な説明】

第１図（ａ）は本発明による計算機の一実施例を示すブ
ロック構成図、第１図（ｂ）は本発明に〜（モ）は第１
図における計算機の内部構成を示すブロック図、第３図
は第１図におけるシリアル伝送媒体に光ファイバーを用
いた計算機の構成を示すブロック図、第４図は第１図に
おける計算機を用いたマルチプロセッサシステムの概略
構成を示すブロック図、第５図は第１図におけるシリア
ル伝送媒体を介して授受されるデータのフォーマ（４７
） ッ１−を示す説明図、第６図は第１図におけるインタフ
ェースユニットの内部構成を示すブロック図、第７図は
第１図における計算機を用いたマルチプロセッサシステ
ムの構成を示すブロック図、第８図は従来の計算機の基
本的な構成を示すブロック図、第９図はＭＩＭＤ方式の
システム構成を示すブロック図、第１０図は、本発明に
よる計算機の他の実施例を示すブロック構成図、第１１
図は第１０図における計算機を複数台接続する場合のシ
ステム構成図、第１２図は、第１０図における計算機の
内部構成を示すブロック図、第１３図、第１４図は第１
０図における計算機の内部構成の別の実施例を示すブロ
ック図、第１５図は第１０図における計算機の内部構成
のラフ１−ウエアブロツ９図、第１６図は第１０図にお
ける計算機内のシリアル伝送媒体として光伝送媒体を用
いて、かつ、プロセッサの伝送媒体との着脱を示すブロ
ック図である。 １１〜１３・・計算機、２・・・シリアル伝送媒体、４
゜３１〜３６・・・プロセッサ、６１〜６３・・・外部
装置、（４８） ３１１・・・伝送制御部、 ３１２・・・演算処理部 （ＣＰＵ）、 （４９） 第 ５ 図 算 図 第 す 図 第 １２ 卜ゲ 力 ３ 図 築 ４ 図 總 力 ５ 閃 Ｚ

Claims (1)

1. 【特許請求の範囲】 １、複数のプロセッサにより構成され、これらプロセッ
   サが１つの筐体に収納されている計算機において、上記
   プロセッサ間をつなぐ共通伝送媒体としてシリアル伝送
   媒体を用いたことを特徴とする計算機 ２、複数の計算機を伝送媒体を介して接続した計算機シ
   ステムにおいて、複数のプロセッサにより構成され、該
   プロセッサ間をシリアル伝送媒体で接続するようにした
   ことを特徴とする計算機。 ３、請求項１または２記載の計算機において、各プロセ
   ッサに、該プロセッサ上で稼動するプログラムの実行に
   必要な情報の少なくとも一部をシリアル伝送媒体から受
   け取る手段と、該プログラムの実行に必要な情報が揃っ
   たかどうかを検出し、揃った場合には該情報を入力情報
   として該プログラムを起動して処理を実行して、その実
   行結果として該プログラムが出力する情報を上記シリア
   ル伝送媒体に送り出す手段とを備え、一つの仕事に係わ
   る一連の処理を複数のプロセッサにより連携して行なわ
   れることを特徴とする計算機。 ４、請求項３記載の計算機において、各プロセッサにプ
   ロセッサ上で稼動するプログラムの実行を管理するため
   のオペレーティングシステムを持たせることを特徴とす
   る計算機。５、請求項４記載の計算機において、各プロ
   セッサにプロセッサ上で稼動するオペレーティングシス
   テムとして異なった種類のものを用いることを特徴とす
   る計算機。 ６、請求項３記載の計算機において、上記シリアル伝送
   媒体を介して上記プロセッサ間で情報の受け渡しを行な
   うために事前に定めた伝送手順を用いることを特徴とす
   る計算機。７、請求項６記載の計算機において、上記共
   通伝送媒体を介してプロセッサ間で行なう情報の伝送手
   順として、各プロセッサが該情報を上記共通伝送媒体に
   送り出す際に、該情報に該情報の内容を表す内容コード
   を付加し、各プロセッサが該情報を受け取る際には該内
   容コードを見て該情報が必要かどうかの判断を各々のプ
   ロセッサで行なう方法を用いることを特徴とする計算機
   。 ８、請求項１または２記載の機算機において、上式共通
   伝送媒体として光媒体を用いることを特徴とする計算機
   。 ９、請求項７記載の計算機において、上記光媒体と上記
   プロセッサとの間のインターフェース部で着脱可能に構
   成したことを特徴とする計算機。 １０、請求項３記載の計算機において、各プロセッサに
   該計算機内の入力装置、出力装置および記憶装置の管理
   を行わせて、これらの装置を用いて行なう一つの仕事に
   係わる一連の処理を複数のプロセッサにより連携させて
   、行なわせることを特徴とする計算機。 １１、請求項１または２記載の計算機において、該計算
   機内で用いる装置を、該装置が必要となった時点あるい
   は不要となった時点でシリアル伝送媒体と着脱すること
   を特徴とする計算機。 １２、外部の入力装置からのプログラムおよびデータを
   受け取り、かつ、処理されたデータを、外部の出力装置
   に出力する入出力制御手段と、該入力制御手段から入力
   されたプログラムおよびデータを格納する記憶手段、そ
   して、該記憶手段に格納されたプログラムに基づき、上
   記データの処理を逐次実行する処理手段と、該処理手段
   と、上記入出力制御手段および上記記憶手段とを接続す
   る伝送媒体からなる計算機において、該伝送媒体として
   シリアル伝送媒体を備え、かつ、該シリアル伝送媒体に
   流れる伝送用データと上記処理データとの変換処理と、
   上記シリアル伝送媒体を介しての上記伝送用データの送
   受処理とを行なう伝送制御手段を、上記入出力制御手段
   と記憶手段および処理手段に設け、さらに、該伝送制御
   手段を設けた入出力制御手段と記憶手段に、該入出力制
   御手段と記憶手段および伝送制御手段を制御するユニッ
   ト中央処理手段を設けたことを特徴とする疎結合マルチ
   プロセッサ計算機。 １３、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記シリアル伝送媒体に、光ファイバを用い
   ることを特徴とする疎結合マルチプロセッサ計算機。 １４、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記伝送制御手段とユニット処理手段、およ
   び、上記入出力手段と上記記憶手段からなるプロセッサ
   ユニットを複数個設け、一つの仕事に関する一連の処理
   を、該複数のプロセッサユニットで分散して行ない、か
   つ、処理に必要なデータを上記プロセッサユニット間を
   結ぶ上記シリアル伝送媒体を介して授受し、上記複数の
   プロセッサユニットの処理を連携して行なうマルチプロ
   セッサシステムを構成することを特徴とする疎結合マル
   チプロセッサ計算機。 １５、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記シリアル伝送媒体を介して行なうデータ
   伝送の伝送制御方法を事前に定めたプロトコルを有する
   ことを特徴とする疎結合マルチプロセッサ計算機。 １６、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記シリアル伝送媒体を介して行なうデータ
   伝送手順として、ブロードキャスト方式を用いることを
   特徴とする疎結合マルチプロセッサ計算機。 １７、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記伝送データとして上記シリアル伝送媒体
   上にブロードキャストされたデータに、上記伝送制御手
   段が、該データを必要とするか否かの判断に用いる内容
   コードを施したことを特徴とする疎結合マルチプロセッ
   サ計算機。 １８、請求項１２記載の疎結合マルチプロセッサ計算機
   において、該疎結合マルチプロセッサ計算機は、共通伝
   送媒体を介して複数個接続され、かつ、該共通伝送媒体
   を介してのデータ伝送を制御するインタフェースユニッ
   トを設けたことを特徴とする疎結合マルチプロセッサ計
   算機。 １９、請求項１２記載の疎結合マルチプロセッサ計算機
   において、上記中央処理手段およびユニット中央処理手
   段に用いるソフト管理プログラムは、同一であることを
   特徴とする疎結合マルチプロセッサ計算機。