WO1997007464A1 - Anordnung zum anschluss peripherer speichergeräte - Google Patents

Anordnung zum anschluss peripherer speichergeräte Download PDF

Info

Publication number
WO1997007464A1
WO1997007464A1 PCT/DE1996/001365 DE9601365W WO9707464A1 WO 1997007464 A1 WO1997007464 A1 WO 1997007464A1 DE 9601365 W DE9601365 W DE 9601365W WO 9707464 A1 WO9707464 A1 WO 9707464A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
ring
data transmission
memory
storage devices
Prior art date
Application number
PCT/DE1996/001365
Other languages
English (en)
French (fr)
Inventor
Josef BRÄU
Siegfried Kunz
Original Assignee
Siemens Nixdorf Informationssysteme Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Nixdorf Informationssysteme Ag filed Critical Siemens Nixdorf Informationssysteme Ag
Priority to US09/011,281 priority Critical patent/US6021465A/en
Priority to EP96924769A priority patent/EP0843856A1/de
Priority to JP9508807A priority patent/JPH11510929A/ja
Publication of WO1997007464A1 publication Critical patent/WO1997007464A1/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device

Abstract

Aufgezeigt wird eine Anordnung peripherer Systeme wie Plattenspeichersteuerungen oder andere Gerätesteuerungen auf dem Gebiet der Datentechnik, die einen flexiblen Aufbau in der Weise erlaubt, daß die mit der Anordnung aufgebaute Steuerung in bezug auf die Leistungsfähigkeit, das heißt den Durchsatz und die Antwortzeit, die Ausfallsicherheit, die Aufrüstbarkeit von sehr kleinen zu sehr großen Systemen und die Anschlußmöglichkeit an viele Hostsysteme (HS) an gewünschte Werte in einfacher Weise angepaßt werden kann. Der Aufbau basiert auf einer besonderen Kombination von seriellen Gerätebussen für den Aufbau von Ringschaltungen (RS) und leistungsfähigen Bussen (SPBP; SPBS), zum Beispiel Parallelbussen, für die Verbindung verwendeter Datenübertragungssteuerungen (DS).

Description

Beschreibung
Anordnung zum Anschluß peripherer Speichergeräte
Die Erfindung betrifft eine Anordnung zum Anschluß peripherer Speichergeräte gemäß dem Oberbegriff des Anspruchs 1.
Die derzeit bekannten Lösungen für Anordnungen zum Anschluß peripherer Speichergeräte an übergeordnete Systemeinheiten basieren für große periphere Speichergerätesubsysteme, die eine Anpassung an gewünschte Werte in Bezug auf beispielswei¬ se die Leistungsfähigkeit oder die Ausfallsicherheit ermög¬ lichen, auf folgendem Grundaufbau.
Die Speichergeräte werden über Gerätesteuerungen in Sub- blöcken zusammengefaßt. Innerhalb eines Subblockes sind die Speichergeräte parallel geschaltet. Die Gerätesteuerungen ha¬ ben mehrere unabhängige Anschlüsse oder auch Multimaster fä¬ hige Anschlüsse (Ports) . Die Geräteanzahl pro Subblock ist dabei aus verschiedenen Gründen auf etwa 8 bis 16 beschränkt.
In einer nächsten Steuerungshierarchie werden die Subblöcke auf einen oder mehrere übergeordneten Systemkontrollern zu¬ sammengefaßt. Auf dieser Hierarchieebene sind ein oder mehre- re Systemanschlüsse zu einer oder mehreren übergeordneten Sy¬ stemeinheiten, z.B. zu Hostsystemen, verfügbar.
Die Anzahl der parallel arbeitenden Systemkontroller ist im¬ mer auf die maximale verfügbare Portanzahl der Gerätesteue- rungen beschränkt. Dies führt meist dazu, daß die Systemkon¬ troller wegen des Aufwandes bezüglich der Hardware und der Verdrahtung bei den die Ports steuernden Gerätesteuerungen die Portanzahl meist auf 4 beschränkt ist und damit auch die Anzahl der Systemkontroller. Ein Aufbau, wie er oben beschrieben ist, ist beispielsweise aus der Schrift EP-A-O 528 060, insbesondere Figuren 3 und 5 bekannt.
Ein Nachteil dieser Architektur ist, daß meist der Grundauf¬ wand für die mehrfache Anschlußmöglichkeit auch im kleinsten Grundaufbau vorhanden ist. Ein weiterer Nachteil ist das mehrstufige Konzept, das einen hohen Hardwareaufwand erfor¬ dert, die Verkabelung verkompliziert und die Leistungsfähig- keit, das heißt den Durchsatz und die Antwortzeit, begrenzt. Weiter ist die Anzahl verwendbarer Speichergeräte und ist die Anpaßbarkeit an erhöhte Anforderungen in Bezug auf die Sy¬ stemsteuerungen und die Systemanschlüsse beschränkt.
Aufgabe der Erfindung ist es, eine Anordnung zum Anschluß pe¬ ripherer Speichergeräte, insbesondere Plattenspeicher, an ei¬ ne oder mehrere übergeordnete Systemeinheiten eines Datenver¬ arbeitungssystems der eingangs genannten Art anzugeben, die einen flexiblen Aufbau in der Weise erlaubt, daß in Bezug auf die Leistungsfähigkeit, die Ausfallsicherheit, die Aufrüst¬ barkeit von sehr kleinen zu sehr großen Speichergerätesubsy¬ stemen und die Anschlußmöglichkeit an viele übergeordnete Systemeinheiten stets eine Anpassung erfolgen kann.
Diese Aufgabe wird durch eine Anordnung gelöst, die die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale aufweist. Danach ist Kern der erfindungsgemäßen Anordnung der Umstand, daß die Speichergeräte zu einem oder mehreren seri¬ ell betriebenen Geräteringen zusammengeschaltet sind und in jeden Gerätering ein Ringanschluß wenigstens einer der Daten¬ übertragungssteuerungen vorgesehen ist. Die Datenübertra¬ gungssteuerungen weisen dabei Steuereinrichtungen zur Steue¬ rung des Datenaustausches zwischen den einzelnen Speicherge¬ räten als jeweilige Senken oder Quellen und den übergeordne- ten Systemeinheiten auf. In die seriell betriebenen Geräte¬ ringe kann eine beliebige Anzahl von Datenübertragungssteue¬ rungen eingebaut sein, da durch die Vorgabe des seriellen Be- triebs durchzuschleifende Signale stets wieder aufs Neue er¬ zeugt werden. Die Geräteringe erlauben auch ein nachträgli¬ ches Verändern der Anzahl von Datenübertragungssteuerungen. Mit der Anzahl der Datenübertragungssteuerungen ist die An- zahl von Anschlußmöglichkeiten zu übergeordnete Systemein¬ heiten einstellbar. Dadurch, daß die Speichergeräte in Gerä¬ teringen angeordnet sind, können unterschiedlich große Ge¬ räteringe gleichzeitig betrieben werden, ohne daß ein Aufwand für nicht besetzte aber beispielsweise in Reserve zu haltende Geräteplätze geleistet werden muß. Eine Ausfallsicherheit des Systems kann weiter dadurch leicht erreicht werden, daß redundante Datenübertragungssteuerungen vorgesehen sind, die Anschluß zu redundanten übergeordneten Systemeinheiten haben.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen. Danach ist beispielsweise ein einfacher oder doppelter Parallelanschluß für den Anschluß eines oder zweier Datenspeicher vorgesehen, von denen der zweite als Spiegeldatenspeicher zum ersten verwendet ist. Fällt der er- ste Datenspeicher aus, kann auf den Spiegeldatenspeicher zu¬ rückgegriffen werden.
Insgesamt erlaubt die aufgezeigte Anordnung eines peripheren Subsystems einen flexiblen Aufbau in der Weise, daß in Bezug auf die Leistungsfähigkeit, das heißt den Durchsatz und die Antwortzeit, die Ausfallsicherheit, die Aufrüstbarkeit von sehr kleinen zu sehr großen Systemen und die Anschlußmög¬ lichkeit an viele übergeordnete Systemeinheiten in großem Um¬ fang an gewünschte Werte in einfacher Weise angepaßt werden kann.
Nachfolgend wird die Erfindung anhand einer Zeichnung näher erläutert. Darin zeigen
Figur 1 eine Anordnung zum Anschluß peripherer Speichergerä¬ te in Prinzipdarstellung, Figur 2 eine Anordnung zum Anschluß peripherer Speichergerä¬ te gemäß der Erfindung,
Figur 3 ein Ausführungsbeispiel eines in der Figur 2 verwen- deten Ringanschlusses in Prinzipdarstellung bei Vor¬ liegen von Einfachringen, und
Figur 4 ein Ausführungsbeispiel eines in der Figur 2 verwen¬ deten Ringanschlusses in Prinzipdarstellung bei Vor- liegen von Doppelringen.
Figur 1 zeigt mehrere periphere Speichergerätesubsysteme SGS die über Systemkontroller SK an übergeordnete Systemeinheiten HS angeschlossen sind. In den Speichergerätesubsystemen SGS sind gruppenweise Speichergeräte G zusammengefaßt. Gemäß dem Ausführungsbeispiel sind Plattenspeicher als Speichergeräte G vorgesehen. Die Speichergeräte G sind innerhalb eines Speichergerätesubsystems parallel geschaltet.
Als übergeordnete Systemeinheiten können Hostsysteme, LAN-Sy- steme oder andere bekannte Systeme verwendet sein. In der Fi¬ gur 1, wie später auch in der Figur 2, sei angenommen, daß als übergeordnete Systemeinheiten HS stets Hostsysteme vor¬ handen sind. Nachfolgend wird deshalb nicht mehr von überge- ordneten Systemeinheiten HS sondern nur noch von Hostsystemen HS gesprochen.
Der Anschluß an die Hostsysteme HS erfolgt über Systemkon¬ troller SK, die Systemadapter SA aufweisen. Die Hostsysteme HS sind an einen oder mehrere Systemadapter SA angeschlossen. Mehrere parallel arbeitende Systemkontroller SK ermöglichen das parallele Arbeiten mehrerer Hostsysteme HS unabhängig voneinander.
Die gruppenweise zu Speichergerätesubsystemen SGS zusammenge¬ faßten Speichergeräte G werden pro Gruppe durch zwei Geräte- Steuerungen GS betrieben. Jede Gerätesteuerung GS ist dabei auf eine von zwei Portseiten der Speichergeräte G geschaltet. Jede Gerätesteuerung GS weist zwei Ports PS für jeweils an¬ kommende und abgehende Signale auf. Die Portanzahl der je¬ weiligen Gerätesteuerungen GS ist jeweils gleich.
Jeweils ein Port einer Gerätesteuerung GS ist mit jeweils ei¬ nem Port der anderen Gerätesteuerungen GS parallelgeschaltet. Jede sich so ergebende Parallelschaltung von Ports der Gerä¬ testeuerungen GS ist mit einem Systemkontroller SK verbunden. Die Anzahl der parallel arbeitenden Systemkontroller SK ist somit auf die maximale verfügbare Portanzahl der Geräte¬ steuerungen GS innerhalb eines Gerätesubsystems SGS be¬ schränkt.
Der in der Figur 2 zu ersehende Aufbau besteht aus folgenden drei Hauptkomplexen:
1. Aus den Geräteringen GR;
2. Aus den DatenübertragungsSteuerungen DS, und; 3. Aus einem ersten Datenspeicher DSP und optional aus einem zweiten Datenspeicher SPDSP.
Im ersten Datenspeicher DSP sind die Kommunikations- und die Nutzdaten für ein Speichergerätecache abgelegt. Im zweiten Datenspeicher SPDSP ist eine Kopie des Inhalts des ersten Da¬ tenspeichers DSP abgelegt. Er stellt somit einen Spiegelda¬ tenspeicher zum ersten Datenspeicher DSP dar und kann bei Ausfall des ersten Datenspeichers DSP benutzt werden.
Die als eine Gruppe anzuschließenden Speichergeräte G, in der Figur 2 beispielsweise jeweils y Plattenlaufwerke, sind in einem Gerätering GR miteinander verbunden und stellen wieder ein Gerätesubsystem SGS dar. Die Datenübertragung erfolgt im Gerätering seriell. Der Ring kann als Einfachring ER (Fig. 3) oder für eine ausfallsichere Anordnung als Doppelring DR
(Fig. 4) ausgelegt werden. Bei einem Doppelring DR (Fig. 4) können die Signale sowohl in der einen als auch in der ande- ren Richtung herumgeleitet werden. Bei einem Einfachring ER (Fig. 3) ist dies nur in einer Richtung möglich.
In einem Gerätering GR kann eine sehr hohe Anzahl, bei- spielsweise bis zu einigen hundert, von Speichergeräten G un¬ tergebracht sein. In der Figur 2 sind diese Speichergeräte G pro Speichergerätesubsystem mit 1 bis y bezeichnet. In einer Ringstruktur mit serieller Datenübertragung gibt es keine physikalischen Probleme mit der Treiberfähigkeit, wie das beispielsweise bei Parallelbussen der Fall ist. Die Inter¬ face-Signale werden nach jedem Ringteilnehmer neu generiert.
Die Anzahl der Ringteilnehmer wird hauptsächlich aus dem Ver¬ hältnis von Ringbusbandbreite, z.B. 20 bis 100 MByte, und der genutzten Gerätebandbreite, z.B. 4 bis 10 MByte * 10 bis 100 I/O/sec, bestimmt. Ist die Bandbreite eines Geräteringes GR nicht ausreichend, so können Anordnungen mit mehreren Geräte¬ ringen GR oder Doppelringen aufgebaut werden. In der Figur 2 sind 1 bis m Geräteringe aufgezeigt.
Mehrere Geräteringe GR sind auch aus der Sicht einer redun¬ danten Datenhaltung oder einer Ausnutzung einer mehrfachen Bandbreite zur Parallelisierung von Zugriffen sinnvoll.
In die Geräteringe GR sind je nach Notwendigkeit Datenüber¬ tragungssteuerungen DS eingefügt. In der Figur 2 sind 1 bis x Datenübertragungssteuerungen DS und 1 bis m Geräteringe Gr aufgezeigt. Insgesamt ergibt ein Gerätering GR mit den ein¬ gefügten Datenübertragungssteuerungen DS jeweils eine Ring- Schaltung RS.
Die Verbindung der einzelnen Datenübertragungssteuerungen DS zu den Geräteringen GR wird durch die Logik für die Ringan¬ schlüsse RA realisiert. Dabei sind gemäß der Figur2 je Daten- ubertragungsSteuerung DS mehrere Ringanschlüsse RA für je¬ weils einen Gerätering GR vorgesehen und ist in jeden Geräte¬ ring GR je ein Ringanschluß RA aller Datenübertragungssteue- rung DS angeordnet. Jede Datenübertragungssteuerung DS hat damit Zugriff auf alle Speichergeräte G im Speichergeräte¬ subsystem SGS. Es wäre auch möglich, daß nur eine der beiden vorgenannten Merkmale erfüllt ist.
Die maximale Anzahl von Datenübertragungssteuerungen DS wird von der Interfaceimplementierung des Ringbusses bestimmt. Die Summe von Speichergeräten G und Datenübertragungssteuerungen DS je Ring darf dabei die maximale Anzahl der zu betreibenden Teilnehmer nicht überschreiten. Als Beispiel sei erwähnt, daß diese Anzahl bei 128 liegen kann.
Durch zwei Datenübertragungssteuerungen DS wird eine voll¬ ständige Redundanz für den Gerätezugriff erreicht. Die Anzahl der gewünschten Datenübertragungssteuerungen DS ergibt sich einmal aus der gewünschten Kontrollerredundanz. Ein weiteres Kriterium ist die gewünschte Leistungsfähigkeit im Speichergerätesubsystem SGS. Mit der vorliegenden Anordnung ist es somit in einfacher Weise möglich, die Leistungsfähig- keit durch hinzufügen von Datenübertragungssteuerungen DS in einer großen Bandbreite zu bestimmen.
Ein weiteres Kriterium für eine minimale Anzahl von Daten¬ übertragungssteuerungen DS ist die Anschlußnotwendigkeit des Speichergerätesubsystems SGS zu verschiedenen Hostsystemen HS.
Der Anschluß der Datenübertragungssteuerung DS an eine über¬ geordnete Systemeinheit HS wird, wie schon erwähnt, durch Sy- stemadapter SA erreicht. Pro Datenübertragungssteuerung DS sind mehrere Systemadapter, z.B. l bis n, einsetzbar. Ver¬ schiedene Systemadapter-Typen erlauben die Bedienung ver¬ schiedener übergeordneter Systemeinheiten HS. Als Beispiele bekannter Typen von Systemadaptern SA seien genannt: ESCON (Enterprise System Connection) , SCSI (Small Computer System Interface) , LAN (Local Area Network) und FCS (Fibre Channel Standard) . Die notwendige Anzahl von Systemadapter SA zu einem Hostsy¬ stem HS ergibt sich aus der gewünschten Redundanz der Verbin¬ dungen sowie der gewünschten Leistungsbandbreite. Die Lei- stungsbandbreite hängt wiederum stark von einem verwendeten Interfacetyp ab.
Die Systemadapter SA sind über ein internes Bussystem IB der Datenübertragungssteuerung DS mit den übrigen Modulen der Da- tenübertragungssteuerung DS verbunden.
Ein weiteres Modul am internen Bussystem IB ist beispiels¬ weise ein Prozessor PROZ, dem interne Speicher RAM, ROM zuge¬ ordnet sind. Der Prozessor PROZ steuert die Abläufe der Ein/Ausgabe-Operationen der Datenübertragungssteuerung DS. Im Prinzip ist jeder leistungsfähige Prozessor für diese Aufgabe einsetzbar, der Multiprozessorunterstützung bietet.
Als letztes erwähntes Modul ist eine Speicheranschlußeinheit SPA am internen Bussystem IB der Datenübertragungssteuerung DS angeschlossen. Dieses Modul stellt die Verbindung zu einem für alle Datenübertragungssteuerungen DS gemeinsamen Speicheranschlußbus, einem sogenannten ersten Bus SPBP bzw. Primärbus, her. Für ausfallsichere Subsysteme gibt es einen zweiten Anschluß zu einem weiteren Speicheranschlußbus, einem sogenannten zweiten Bus SPBS bzw. Sekundärbuε. An den ersten Bus SPBP ist als ein Kommunikations- und Nutzdatenspeicher ein erster Datenspeicher DSP angeschlossen. An den zweiten Bus SPBS ist als ein Spiegeldatenspeicher SPDSP zum ersten Datenspeicher DSP ein zweiter Datenspeicher SPDSP an¬ geschlossen.
Die Speicheranschlußbusse SPBP, SPBS sollten eine mehrfache Leistungsfähigkeit bezogen auf die Leistungsfähigkeit des in- ternen Bussystems IB einer Datenübertragungssteuerung DS ha¬ ben. Ein weiterer Gesichtspunkt für die Auslegung der Spei- cheranschlußbusse SPBP, SPBS ist die maximale Anzahl der Da¬ tenübertragungssteuerungen DS an dem jeweiligen Bus.
Die Leistungsanforderungen erfordern in der Regel jeweils ei- nen leistungsstarken Parallelbus.
Über diese Busse wird der Zugriff auf die für alle Datenüber¬ tragungssteuerungen DS gemeinsamen Kommunikations- und Nutz- daten abgewickelt. Optional kann in diesem Speicherraum auch der Datenspeicher für ein Plattendaten-Cache implementiert werden. Das hat große Vorteile bei stark einseitigen Lastprofilen.
Vorteilhafterweise ist mindestens der erste Datenspeicher DSP in Stufen erweiterbar, um beispielsweise nötige Kundenanfor¬ derungen erfüllen zu können. Der Speicherausbau kann dabei von einigen Megabyte bis zu einigen Gigabyte reichen.
Die Datenspeicher DSP bzw. SPDSP können durch eine netzunab- hängige Pufferung der VersorgungsSpannung bei Netzausfall ge¬ schützt werden.
In den Figuren 3 und 4 sind jeweils zwei einzelne Ringan¬ schlüsse RA einer ersten und einer zweiten Datenübertragungs- Steuerung DSI, DS2 zu sehen. In der Figur 3 ist dabei ein Einfachring ER und in der Figur 4 ein Doppelring DR für die Realisierung eines Geräteringes zugrundegelegt. In der Figur 3 sind pro Ringanschluß RA Einfachpuffer P verwendet. In der Figur 4 sind Doppelpuffer Pl, P2 für jeweils eine Übertra- gungsrichtung in die eine und andere Richtung. Ferner gezeigt sind in den Figuren 3 und 4 pro Datenübertragungssteuerung jeweils noch das interne Bussystem IB und ein Systemadapter SA.
Die vorgestellte Anordnung mit de Kombination zwischen paral¬ lelen Schnittstellen mit großer Bandbreite und seriellen An¬ schlüssen mit großer Anschlußmöglichkeit erlaubt eine genaue Abstimmung auf verschiedene Anforderungen. Dabei ergeben sich folgende Vorteile:
- Große Bandbreite in der Geräte-Skalierung - Einfache und große Bandbreite in der Leistungsfähigkeit- Skalierung
- Große Bandbreite bei der Subsystem-Anschlußskalierung zu einem Hostsystem
- Geringer Aufwand für redundante Subsysteme - Einstufige Steuerungs-Architektur.

Claims

Patentansprüche
1. Anordnung zum Anschluß peripherer Speichergeräte (G) , ins¬ besondere Plattenspeicher, an eine oder mehrere übergeordnete Systemeinheiten (HS) eines Datenverarbeitungssystems über we¬ nigstens eine zwischengeschaltete Datenübertragungssteuerung (DS) , dadurch gekennzeichnet, daß die Speichergerä¬ te (G) zu einem oder mehreren seriell betriebenen Geräterin¬ gen (GR) zusammengeschaltet sind und in jeden Gerätering (GR) ein Ringanschluß (RA) wenigstens einer der Datenübertra¬ gungssteuerungen (DS) vorgesehen ist und daß jede Datenüber¬ tragungssteuerung (DS) Steuereinrichtungen (PROZ) zur Steue¬ rung des Datenaustausches zwischen den einzelnen Speicherge¬ räten (G) als jeweilige Senken oder Quellen und den überge- ordneten Systemeinheiten (HS) aufweist.
2. Anordnung nach Anspruch 1, dadurch gekennzeich¬ net , daß je Datenübertragungssteuerung (DS) mehrere Ringan¬ schlüsse (RA) für jeweils einen Gerätering (GR) vorgesehen sind.
3 Anordnung nach Anspruch 1 oder 2, dadurch gekenn¬ zeichnet , daß in jeden Gerätering (GR) je ein Ringan¬ schluß (RA) aller DatenübertragungsSteuerungen (DS) eingebun- den ist.
4. Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet , daß die Geräteringe (GR) als Doppel- ringe (DR) ausgelegt sind.
5. Anordnung nach einem der vorherigen Ansprüche, dadurch gekennzeichnet , daß jede Datenübertragungssteuerung
(DS) eine Speicheranschlußeinheit (SPA) für einen gemeinsamen ersten Datenspeicher (DSP) als Kommunikations- und Nutzdaten- Speicher bei der Abwicklung der Steuerung des Datenaustau¬ sches zwischen den übergeordneten Systemeinheiten (HS) und den Speichergeräten (G) aufweist.
6. Anordnung nach Anspruch 5, dadurch gekennzeich¬ net, daß jede Speicheranschlußeinheit (SPA) einen zusätzli¬ chen Speieheranschluß für einen zweiten gemeinsamen Daten- Speicher (SPDSP) als Spiegeldatenspeicher zu dem ersten ge¬ meinsamen Datenspeicher (DSP) aufweist.
7. Anordnung nach Anspruch 5 oder 6, dadurch gekenn¬ zeichnet, daß jeder Datenspeicher (DSP; SPDSP) über Pa- rallelbussysteme (SPBP; SPBS) an eine jeweilige Speicheran¬ schlußeinheit (SPA) angeschlossen ist.
8. Anordnung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet , daß eine Datenübertragungssteuerung (DS) als eigenständiger Rechner ausgebildet ist mit einer Steuereinrichtung (PROZ) mit zugehörigen internen Speichern (RAM, ROM) und einem internen Bussystem(IB) , an den die Spei¬ cheranschlußeinheit (SPA) , alle Ringanschlüsse (RA) gebündelt und jeweilige zur Signalanpassung an eine jeweilige an- geschlossene übergeordnete Systemeinheit (HS) vorgesehene Sy¬ stemadapter (SA) als eigenständige Einheiten angeschlossen sind.
PCT/DE1996/001365 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte WO1997007464A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US09/011,281 US6021465A (en) 1995-08-11 1996-07-24 Arrangement for the connecting peripheral storage devices
EP96924769A EP0843856A1 (de) 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte
JP9508807A JPH11510929A (ja) 1995-08-11 1996-07-24 周辺記憶装置を接続するための装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19529628 1995-08-11
DE19529628.1 1995-08-11

Publications (1)

Publication Number Publication Date
WO1997007464A1 true WO1997007464A1 (de) 1997-02-27

Family

ID=7769303

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/001365 WO1997007464A1 (de) 1995-08-11 1996-07-24 Anordnung zum anschluss peripherer speichergeräte

Country Status (4)

Country Link
US (1) US6021465A (de)
EP (1) EP0843856A1 (de)
JP (1) JPH11510929A (de)
WO (1) WO1997007464A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999017208A1 (en) * 1997-09-30 1999-04-08 Lsi Logic Corporation Multiple data controllers with centralized cache

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475174B2 (en) * 2004-03-17 2009-01-06 Super Talent Electronics, Inc. Flash / phase-change memory in multi-ring topology using serial-link packet interface
US8375146B2 (en) * 2004-08-09 2013-02-12 SanDisk Technologies, Inc. Ring bus structure and its use in flash memory systems
CN107851058B (zh) * 2016-05-27 2021-02-12 华为技术有限公司 存储系统及设备扫描方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330475A2 (de) * 1988-02-24 1989-08-30 Fujitsu Limited Konfigurationssteuerungssystem
EP0410860A1 (de) * 1989-07-27 1991-01-30 Bull S.A. Schnittstelle zur Verbindung von einem Rechnerbus mit einem faseroptischen Ringnetzwerk
WO1991014229A1 (en) * 1990-03-09 1991-09-19 Sf2 Corporation Apparatus and method for communication in a data processing system

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183084A (en) * 1977-06-06 1980-01-08 Digital Equipment Corporation Secondary storage facility with serial transfer of control messages
US5077736A (en) * 1988-06-28 1991-12-31 Storage Technology Corporation Disk drive memory
DE4033464A1 (de) * 1990-10-20 1992-04-23 Fischer Gmbh Gert Anordnung zur selektiven kopplung mehrerer module mit einem prozessor
DE59108554D1 (de) * 1991-08-13 1997-03-27 Siemens Nixdorf Inf Syst Verfahren zur Durchführung von Ein-/Ausgabeoperationen in Datenverarbeitungssystemen
JP2777301B2 (ja) * 1992-01-07 1998-07-16 三菱電機株式会社 記録装置
US5548711A (en) * 1993-08-26 1996-08-20 Emc Corporation Method and apparatus for fault tolerant fast writes through buffer dumping

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0330475A2 (de) * 1988-02-24 1989-08-30 Fujitsu Limited Konfigurationssteuerungssystem
EP0410860A1 (de) * 1989-07-27 1991-01-30 Bull S.A. Schnittstelle zur Verbindung von einem Rechnerbus mit einem faseroptischen Ringnetzwerk
WO1991014229A1 (en) * 1990-03-09 1991-09-19 Sf2 Corporation Apparatus and method for communication in a data processing system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"40-MBYTE/S SERIAL LINK POSES AS AN ALTERNATIVE TO SCSI", ELECTRONIC DESIGN, vol. 42, no. 14, 11 July 1994 (1994-07-11), pages 46, 48, 50, XP000459836 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999017208A1 (en) * 1997-09-30 1999-04-08 Lsi Logic Corporation Multiple data controllers with centralized cache

Also Published As

Publication number Publication date
US6021465A (en) 2000-02-01
JPH11510929A (ja) 1999-09-21
EP0843856A1 (de) 1998-05-27

Similar Documents

Publication Publication Date Title
DE69632424T2 (de) Server für kontinuierliche Daten und Datentransferschema für mehrfache gleichzeitige Datenzugriffe
DE19815263C2 (de) Vorrichtung zur fehlertoleranten Ausführung von Programmen
DE69632406T2 (de) Datenspeichersystem
DE4404962C2 (de) Verfahren und Anordnung zum Konfigurieren von Funktionseinheiten in einer Master-Slave-Anordnung
DE10255872A1 (de) Speichermodul und Verfahren zum Betrieb eines Speichermoduls in einem Datenspeichersystem
DE2249371C2 (de) Zeitvielfachvermittlungsanlage
DE3331446C2 (de)
EP0109981B1 (de) Ausfallgesicherte Datenverarbeitungsanlage
DE60022196T2 (de) Datenspeichersystem
DE2420214C2 (de) Schaltungsanordnung zur Umschaltung der redundanten Kommunikationspfade einer Datenübertragungseinrichtung
CH653155A5 (de) Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem.
DE19983975B3 (de) Programmierbares Steuersystem und Rücksetz-Steuerverfahren für das programmierbare Steuersystem
WO1997007464A1 (de) Anordnung zum anschluss peripherer speichergeräte
EP1075726A2 (de) Verfahren und anordnung zum bewerkstelligen eines unterbrechungsfreien stromversorgungsbetriebs einer systemeinheit
DE3142504A1 (de) Mehrfachplattenspeicher-uebertragungssystem
DE10162524A1 (de) Interfacevorrichtung für virtuelle Speicher
DE69636805T2 (de) Massenspeicherplattenanordnung zur Verwendung in Rechnersystemen
DE2607687C2 (de) Verfahren zum Steuern von Gruppen von Geräten in einer mit elektronischer Datenverarbeitung arbeitenden Fernsprechvermittlungsanlage und deren Ausbildung
DE69636194T2 (de) Telekommunikationssystem mit redundanten Vermittlungs- und Netzzugangseinheiten
EP0674319B1 (de) Mehrtorige Datenspeicheranordnung und Verfahren zum Betrieb derselben
DE10334626B4 (de) Informationsverarbeitungsvorrichtung
EP0719060B1 (de) Steuerungssystem für Telekommunikations-Anlagen
DE3109767C2 (de) Zeitmultiplexkoppelfeldeinheit zur Zeit-Raum-Vermittlung
EP0553374B1 (de) Ein-/Ausgabesystem für Datenverarbeitungsanlagen
DE112017004036T5 (de) Massenspeichereinheiten-pakete und softwaredefinierte anordnungen von derartigen paketen

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1996924769

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09011281

Country of ref document: US

ENP Entry into the national phase

Ref country code: JP

Ref document number: 1997 508807

Kind code of ref document: A

Format of ref document f/p: F

WWP Wipo information: published in national office

Ref document number: 1996924769

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1996924769

Country of ref document: EP