JPH0531183B2 - - Google Patents
Info
- Publication number
- JPH0531183B2 JPH0531183B2 JP58003040A JP304083A JPH0531183B2 JP H0531183 B2 JPH0531183 B2 JP H0531183B2 JP 58003040 A JP58003040 A JP 58003040A JP 304083 A JP304083 A JP 304083A JP H0531183 B2 JPH0531183 B2 JP H0531183B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- optional
- cpus
- host cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 12
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
- G06F13/4217—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with synchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Description
技術分野
この発明はホストCPUと複数のオプシヨン
CPUとの間でのデータ伝送方式に関するもので
ある。 従来技術 たとえば複写機の動作制御を行なうために、マ
イクロコンピユータを用いた、ホスト処理装置
(以下ホストCPUという。)を設けるとともに、
給紙装置や複写倍率設定装置、ペーパーサイズ選
択装置その他の種々の装置毎にマイクロコンピユ
ータを用いたオプシヨンCPUを設ける場合、ホ
ストCPUとオプシヨンCPUとのデータの交信を
行なうために、従来は各オプシヨンCPU別に専
用の回線を設ける方法や、各オプシヨンCPUに
アドレスを割り当てて、アドレス指定によつて所
望のオプシヨンCPUとの交信を行なう方法が知
られている。しかるにこれらの従来のデータ伝送
方式においては、オプシヨンCPUを増設するた
めに、前者は回線を別設しなければならないし、
また後者においては新たなアドレスに対する処理
のためのプログラムの変更などの手間を要するた
めに、ホストCPUを利用したオプシヨンCPUの
増設が困難であるという欠点があつた。さらに上
述の従来の方式においては、各オプシヨンCPU
に高価なインターフエイスが必要であるという欠
点もあつた。 目 的 この発明は上述の欠点を排除して、オプシヨン
CPUにアドレスを付すことを不要とし、ホスト
CPUからアドレスを指定することも不要として
オプシヨンCPUの増設を容易に、かつ安価にな
し得るデータ伝送方式を提供することを目的とす
るものである。 実施例 第1図は本発明を適用した複写機の一例を示す
図であつて、1は複写機本体、2は給紙装置、3
は原稿搬送装置、4はソータである。 次に10はホストCPU、11は複写機本体1
の複写制御用のマスタCPU、12は給紙制御用
の第1オプシヨンCPU、13は原稿搬送制御用
の第2オプシヨンCPU、14はソータ制御用の
第3オプシヨンCPUである。なおマスタCPUも
オプシヨンCPUの1つである。 マスタCPU11と各オプシヨンCPU12,1
3,14は第2図或いは第3図に示すように、共
通のデータバス20を介してホストCPU10に
データ交信可能に連結される。 マスタCPU11と各オプシヨンCPU12〜1
4は送受信可能な装置であり、第2図に詳細に示
すように、ホストCPU10のクロツクパルス発
生端子はホストCPU10、マスタCPU11、オ
プシヨンCPU12〜14のクロツクパルス入力
端子に接続され、ホストCPU10のシリアルア
ウト端子はマスタCPU11、オプシヨンCPU1
2〜14のシリアルイン端子に接続され、ホスト
CPU10のOUT端子はマスタCPU11、オプシ
ヨンCPU12〜14の割込入力端子iNTに接続
される。 一方、マスタCPU11と各オプシヨンCPU1
2〜14のシリアルアウト端子はゲート15−
1,15−2…を介してホストCPU10のシリ
アルイン端子に接続される。各ゲート15−1,
15−2…は対応するCPU11,12,…の制
御出力端子OPから信号“1”が生じたときに開
いて、マスタCPU11、オプシヨンCPU12〜
14のデータをホストCPU10へ送る。 なお、第3図において、16A,16Bは追加
可能な送受信可能型のオプシヨンCPU、17,
18は表示装置などの受信専用のオプシヨン
CPUである。 ホストCPU10は第4図に示すように、1サ
イクル期間中に適宜に割り当てられた期間T1〜
T7にそれぞれパルスP1,P2…P7を出力し、これ
を周期Tでくり返す。さらにホストCPU10の
シリアルアウト端子からタイミングT1〜T7に第
5図に示すように、1ビツトのパリテイ信号P
と、0〜6を示す3ビツトのデータ内容コード
と、実際の情報を示す12ビツトの信号D11〜D0と
で構成される#0〜#6のデータブロツクDをデ
ータバス20に送出する。これらの#0〜#6の
データブロツクDは相手先のオプシヨンCPUを
特定せずに、各オプシヨンCPUに対して共通の
データバス20に連続的に送出される。 マスタCPU11と各オプシヨンCPU12〜1
4はそれぞれ上記データ内容コードと同じ0〜6
のオプシヨンコードが割り当てられており、伝送
されて来る各データブロツクからその次のデータ
ブロツクが自己のオプシヨンコードに対応するデ
ータ内容コードであることを識別すると、次のデ
ータブロツクを自己のものであると判定して、そ
のデータD11〜D0を読み取るとともに、端子OP
をローレベルとして、ゲート15−(=1,
2,3…)を開いて、所定のデータをデータバス
20を介してCPU10に送出する。 即ち、たとえばマスタCPU11については、
オプシヨンコード0と1が付されているデータブ
ロツクが必要であるとすると、このマスタCPU
11はホストCPU10から送信されるすべての
データブロツク#0〜#6を取り込む一方、デー
タ内容コードを常に監視していて、ホストCPU
10がタイミングT1とT2に#0と#1のデータ
ブロツクを発信すると、たとえばデータ内容コー
ド0のデータをCPU11が読むと同時に、並び
にデータ内容コード1のデータを読むと同時に
に、ゲート15−1を開いて、マスタCPU11
に特有の種々のデータをタイミングT1とT2にホ
ストCPU10に送る。なお、マスタCPU11が
2つのデータブロツクを割り当てられているのは
伝送すべきデータが多いためである。 同様にして、第1オプシヨンCPU12は、タ
イミングT2にホストCPU10が#1データブロ
ツクを発信したとき、そのデータ内容のコードが
1であれば次のタイミングT3でコード2がホス
トCPU10から送信されると判断して次のタイ
ミングT3が自己が発信するデータ送信の期間で
あることを識別し、次いで、第1オプシヨン
CPU12は、タイミングT3においてホストCPU
10が#2データブロツクを発信すると、オプシ
ヨンCPU12がデータ内容コード2のデータを
読み込むと同時に、ゲート15−2を開き、第1
オプシヨンCPU12に特有のデータをホスト
CPU10に送る。 なおこの発明において、送信と受信の両方が可
能なCPUについては、各データ内容コード毎に
1個のCPUを対応させることによつて、複数の
オプシヨンCPUからデータを同時に発信するこ
とがないようにすることができる。受信のみの
CPUについては他のCPUが使つているデータ内
容コードに対応したデータであつても任意に使用
することは可能である。 上述の動作において、各CPUのデータの送信
と受信とは第6図のように各CPU内に設けた16
ビツトのシリアルシフトレジスタSRにて行なう。 即ちホストCPU10のOUT端子が“H”のと
き、マスタCPU11或いはオプシヨンCPU12
〜14の上記シリアルレジスタSRのシリアルア
ウト端子から上記ホストCPU10のクロツク信
号によつて順次シフトして出力し、またシリアル
イン端子から同様にクロツク信号毎にホスト
CPU10からのデータを書き込む。そしてホス
トCPU10のOUT端子が“L”のとき、各オプ
シヨンCPUは、そのシリアルレジスタSRに書き
込まれたデータを取り込んで演算し、必要に応じ
て新たな16ビツトのデータを該シリアルレジスタ
SRに書き込み、ホストCPUのOUT端子が“H”
になるのを待つ。なおクロツク信号はホスト
CPU10に内蔵のものを示したがクロツク発生
手段は外付であつてもよい。 マスタCPU11あるいはオプシヨンCPU12
〜14のゲートの制御方法は、ホストCPUから
送られるデータブロツクから自己のオプシヨンコ
ードに相当する1つ前のデータを読みとつたと
き、次回の通信で送ろうとするデータをシリアル
レジスタにセツトし、次にホストCPU10の
OUT端子が“H”となりオプシヨンCPU側で
iNT端子がHになつたときゲート15を開いて、
データを送出する。 またオプシヨンCPU間で直接データ伝送はで
きないが、この場合にはオプシヨンCPU→ホス
トCPU→オプシヨンCPUの経路でデータを伝送
できる。
CPUとの間でのデータ伝送方式に関するもので
ある。 従来技術 たとえば複写機の動作制御を行なうために、マ
イクロコンピユータを用いた、ホスト処理装置
(以下ホストCPUという。)を設けるとともに、
給紙装置や複写倍率設定装置、ペーパーサイズ選
択装置その他の種々の装置毎にマイクロコンピユ
ータを用いたオプシヨンCPUを設ける場合、ホ
ストCPUとオプシヨンCPUとのデータの交信を
行なうために、従来は各オプシヨンCPU別に専
用の回線を設ける方法や、各オプシヨンCPUに
アドレスを割り当てて、アドレス指定によつて所
望のオプシヨンCPUとの交信を行なう方法が知
られている。しかるにこれらの従来のデータ伝送
方式においては、オプシヨンCPUを増設するた
めに、前者は回線を別設しなければならないし、
また後者においては新たなアドレスに対する処理
のためのプログラムの変更などの手間を要するた
めに、ホストCPUを利用したオプシヨンCPUの
増設が困難であるという欠点があつた。さらに上
述の従来の方式においては、各オプシヨンCPU
に高価なインターフエイスが必要であるという欠
点もあつた。 目 的 この発明は上述の欠点を排除して、オプシヨン
CPUにアドレスを付すことを不要とし、ホスト
CPUからアドレスを指定することも不要として
オプシヨンCPUの増設を容易に、かつ安価にな
し得るデータ伝送方式を提供することを目的とす
るものである。 実施例 第1図は本発明を適用した複写機の一例を示す
図であつて、1は複写機本体、2は給紙装置、3
は原稿搬送装置、4はソータである。 次に10はホストCPU、11は複写機本体1
の複写制御用のマスタCPU、12は給紙制御用
の第1オプシヨンCPU、13は原稿搬送制御用
の第2オプシヨンCPU、14はソータ制御用の
第3オプシヨンCPUである。なおマスタCPUも
オプシヨンCPUの1つである。 マスタCPU11と各オプシヨンCPU12,1
3,14は第2図或いは第3図に示すように、共
通のデータバス20を介してホストCPU10に
データ交信可能に連結される。 マスタCPU11と各オプシヨンCPU12〜1
4は送受信可能な装置であり、第2図に詳細に示
すように、ホストCPU10のクロツクパルス発
生端子はホストCPU10、マスタCPU11、オ
プシヨンCPU12〜14のクロツクパルス入力
端子に接続され、ホストCPU10のシリアルア
ウト端子はマスタCPU11、オプシヨンCPU1
2〜14のシリアルイン端子に接続され、ホスト
CPU10のOUT端子はマスタCPU11、オプシ
ヨンCPU12〜14の割込入力端子iNTに接続
される。 一方、マスタCPU11と各オプシヨンCPU1
2〜14のシリアルアウト端子はゲート15−
1,15−2…を介してホストCPU10のシリ
アルイン端子に接続される。各ゲート15−1,
15−2…は対応するCPU11,12,…の制
御出力端子OPから信号“1”が生じたときに開
いて、マスタCPU11、オプシヨンCPU12〜
14のデータをホストCPU10へ送る。 なお、第3図において、16A,16Bは追加
可能な送受信可能型のオプシヨンCPU、17,
18は表示装置などの受信専用のオプシヨン
CPUである。 ホストCPU10は第4図に示すように、1サ
イクル期間中に適宜に割り当てられた期間T1〜
T7にそれぞれパルスP1,P2…P7を出力し、これ
を周期Tでくり返す。さらにホストCPU10の
シリアルアウト端子からタイミングT1〜T7に第
5図に示すように、1ビツトのパリテイ信号P
と、0〜6を示す3ビツトのデータ内容コード
と、実際の情報を示す12ビツトの信号D11〜D0と
で構成される#0〜#6のデータブロツクDをデ
ータバス20に送出する。これらの#0〜#6の
データブロツクDは相手先のオプシヨンCPUを
特定せずに、各オプシヨンCPUに対して共通の
データバス20に連続的に送出される。 マスタCPU11と各オプシヨンCPU12〜1
4はそれぞれ上記データ内容コードと同じ0〜6
のオプシヨンコードが割り当てられており、伝送
されて来る各データブロツクからその次のデータ
ブロツクが自己のオプシヨンコードに対応するデ
ータ内容コードであることを識別すると、次のデ
ータブロツクを自己のものであると判定して、そ
のデータD11〜D0を読み取るとともに、端子OP
をローレベルとして、ゲート15−(=1,
2,3…)を開いて、所定のデータをデータバス
20を介してCPU10に送出する。 即ち、たとえばマスタCPU11については、
オプシヨンコード0と1が付されているデータブ
ロツクが必要であるとすると、このマスタCPU
11はホストCPU10から送信されるすべての
データブロツク#0〜#6を取り込む一方、デー
タ内容コードを常に監視していて、ホストCPU
10がタイミングT1とT2に#0と#1のデータ
ブロツクを発信すると、たとえばデータ内容コー
ド0のデータをCPU11が読むと同時に、並び
にデータ内容コード1のデータを読むと同時に
に、ゲート15−1を開いて、マスタCPU11
に特有の種々のデータをタイミングT1とT2にホ
ストCPU10に送る。なお、マスタCPU11が
2つのデータブロツクを割り当てられているのは
伝送すべきデータが多いためである。 同様にして、第1オプシヨンCPU12は、タ
イミングT2にホストCPU10が#1データブロ
ツクを発信したとき、そのデータ内容のコードが
1であれば次のタイミングT3でコード2がホス
トCPU10から送信されると判断して次のタイ
ミングT3が自己が発信するデータ送信の期間で
あることを識別し、次いで、第1オプシヨン
CPU12は、タイミングT3においてホストCPU
10が#2データブロツクを発信すると、オプシ
ヨンCPU12がデータ内容コード2のデータを
読み込むと同時に、ゲート15−2を開き、第1
オプシヨンCPU12に特有のデータをホスト
CPU10に送る。 なおこの発明において、送信と受信の両方が可
能なCPUについては、各データ内容コード毎に
1個のCPUを対応させることによつて、複数の
オプシヨンCPUからデータを同時に発信するこ
とがないようにすることができる。受信のみの
CPUについては他のCPUが使つているデータ内
容コードに対応したデータであつても任意に使用
することは可能である。 上述の動作において、各CPUのデータの送信
と受信とは第6図のように各CPU内に設けた16
ビツトのシリアルシフトレジスタSRにて行なう。 即ちホストCPU10のOUT端子が“H”のと
き、マスタCPU11或いはオプシヨンCPU12
〜14の上記シリアルレジスタSRのシリアルア
ウト端子から上記ホストCPU10のクロツク信
号によつて順次シフトして出力し、またシリアル
イン端子から同様にクロツク信号毎にホスト
CPU10からのデータを書き込む。そしてホス
トCPU10のOUT端子が“L”のとき、各オプ
シヨンCPUは、そのシリアルレジスタSRに書き
込まれたデータを取り込んで演算し、必要に応じ
て新たな16ビツトのデータを該シリアルレジスタ
SRに書き込み、ホストCPUのOUT端子が“H”
になるのを待つ。なおクロツク信号はホスト
CPU10に内蔵のものを示したがクロツク発生
手段は外付であつてもよい。 マスタCPU11あるいはオプシヨンCPU12
〜14のゲートの制御方法は、ホストCPUから
送られるデータブロツクから自己のオプシヨンコ
ードに相当する1つ前のデータを読みとつたと
き、次回の通信で送ろうとするデータをシリアル
レジスタにセツトし、次にホストCPU10の
OUT端子が“H”となりオプシヨンCPU側で
iNT端子がHになつたときゲート15を開いて、
データを送出する。 またオプシヨンCPU間で直接データ伝送はで
きないが、この場合にはオプシヨンCPU→ホス
トCPU→オプシヨンCPUの経路でデータを伝送
できる。
【表】
パリ 〓
Claims (1)
- 【特許請求の範囲】 1 ホストCPUと、送受信可能な複数のオプシ
ヨンCPUとの間でデータ伝送を行うとともに、
受信専用のオプシヨンCPUの増設が可能なデー
タ処理システムにおけるデータ伝送方法であつ
て、 上記ホストCPUの通信用バスラインに、アド
レスを付さない複数のオプシヨンCPUの通信用
バスラインを共通接続し、 上記ホストCPUは上記バスラインに、上記複
数のオプシヨンCPUに対して伝送すべきすべて
のデータを、データの内容毎に所定数ビツトを単
位とする複数のデータブロツクに分割し、かつ、
上記各データブロツクにデータの内容を示すコー
ドを付して、順次所定周期で繰り返して送出し、 上記複数のオプシヨンCPUは、それぞれ上記
ホストCPUから上記バスラインに送られる各デ
ータブロツクを受信し、上記受信した各データブ
ロツクに付された上記コードに基づいて、自己に
必要なデータを識別して当該識別したデータに関
する所定の処理を実行するとともに、 上記複数のオプシヨンCPUに含まれる送受信
可能なオプシヨンCPUは、上記受信した各デー
タブロツクに付された上記コードに基づいて、他
の送受信可能なオプシヨンCPUと重複しないよ
うに自己に予め割り当てられたデータ送信の期間
を識別して、上記識別された期間内に自己の送出
データを上記バスラインに送出し、 受信専用のオプシヨンCPUが増設された際に
は、上記増設された受信専用のオプシヨンCPU
は、上記ホストCPUから上記バスラインに送ら
れる各データブロツクを受信し、上記受信した各
データブロツクに付された上記コードに基づい
て、上記受信専用のオプシヨンCPUが増設され
る前に既に設けられたオプシヨンCPUによつて
所定の処理が実行されるデータと重複するように
予め割り当てられた自己に必要なデータを識別し
て、当該識別したデータに関する所定の処理を実
行することを特徴とするデータ伝送方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58003040A JPS59127133A (ja) | 1983-01-11 | 1983-01-11 | デ−タ伝送方式 |
FR8400216A FR2539260B1 (fr) | 1983-01-11 | 1984-01-09 | Systeme de transmission de donnees |
DE19843400464 DE3400464A1 (de) | 1983-01-11 | 1984-01-09 | Datenuebertragungssystem |
US07/062,562 US4847756A (en) | 1983-01-11 | 1987-06-12 | Data transmission system for a computer controlled copying machine having master and slave CPU's |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58003040A JPS59127133A (ja) | 1983-01-11 | 1983-01-11 | デ−タ伝送方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59127133A JPS59127133A (ja) | 1984-07-21 |
JPH0531183B2 true JPH0531183B2 (ja) | 1993-05-11 |
Family
ID=11546193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58003040A Granted JPS59127133A (ja) | 1983-01-11 | 1983-01-11 | デ−タ伝送方式 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4847756A (ja) |
JP (1) | JPS59127133A (ja) |
DE (1) | DE3400464A1 (ja) |
FR (1) | FR2539260B1 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4523299A (en) * | 1982-09-21 | 1985-06-11 | Xerox Corporation | Message transmitting system for reproduction machines and copiers |
JPH063908B2 (ja) * | 1985-03-05 | 1994-01-12 | ソニー株式会社 | デ−タ伝送方式 |
JPS61211728A (ja) * | 1985-03-15 | 1986-09-19 | Sony Corp | デ−タ処理装置 |
US4811052A (en) * | 1985-08-08 | 1989-03-07 | Canon Kabushiki Kaisha | Control device for control of multi-function control units in an image processing apparatus |
JPS6235977A (ja) * | 1985-08-08 | 1987-02-16 | Canon Inc | 画像形成装置の制御装置 |
US5193159A (en) * | 1986-09-24 | 1993-03-09 | Hitachi, Ltd. | Microprocessor system |
JP2619416B2 (ja) * | 1987-09-24 | 1997-06-11 | 株式会社日立製作所 | エミュレータ |
JPH01161566A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 分散処理システムにおけるデータ処理方式 |
US5251295A (en) * | 1988-07-11 | 1993-10-05 | Minolta Camera Kabushiki Kaisha | Image processing system having slave processors for controlling standard and optional modules |
US5191648A (en) * | 1988-07-11 | 1993-03-02 | Minolta Camera Kabushiki Kaisha | Image processing system |
US5138701A (en) * | 1988-07-12 | 1992-08-11 | Minolta Camera Kabushiki Kaisha | Data communication control system |
EP0389175A3 (en) * | 1989-03-15 | 1992-11-19 | Fujitsu Limited | Data prefetch system |
IT1232089B (it) * | 1989-05-04 | 1992-01-23 | Sgs Thomson Microelectronics | Sistema di comunicazione tra un unita di elaborazione principale e delle unita periferiche |
IT1232090B (it) * | 1989-05-04 | 1992-01-23 | Sgs Thomson Microelectronics | Sistema di collegamento tra un unita di elaborazione principale e del le unita periferiche |
US5086427A (en) * | 1990-04-09 | 1992-02-04 | Unisys Corporation | Clocked logic circuitry preventing double driving on shared data bus |
JPH03295495A (ja) * | 1990-04-13 | 1991-12-26 | Toshiba Corp | タイマー装置 |
US5130806A (en) * | 1990-09-28 | 1992-07-14 | Xerox Corporation | Job comment/operator messages for an electronic reprographic printing system |
US5276900A (en) * | 1990-12-14 | 1994-01-04 | Stream Computers | Master connected to common bus providing synchronous, contiguous time periods having an instruction followed by data from different time period not immediately contiguous thereto |
US5339168A (en) * | 1991-12-31 | 1994-08-16 | Xerox Corporation | Copier/duplicator network |
US5694323A (en) * | 1995-04-04 | 1997-12-02 | Persyst, Inc. | Monitoring system with particular application to monitoring a cash-basis operation |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS497937A (ja) * | 1972-04-10 | 1974-01-24 | ||
JPS4979137A (ja) * | 1972-12-01 | 1974-07-31 | ||
JPS49114846A (ja) * | 1973-02-28 | 1974-11-01 | ||
JPS512363A (ja) * | 1974-03-26 | 1976-01-09 | Hitachi Ltd | |
JPS5324238A (en) * | 1976-08-18 | 1978-03-06 | Nec Corp | Data processing system for display system |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE253555C (ja) * | ||||
US3310782A (en) * | 1963-02-27 | 1967-03-21 | Ultronic Systems Corp | Data message system |
US3340516A (en) * | 1965-04-27 | 1967-09-05 | Ibm | Master-slave net control |
US3810114A (en) * | 1971-12-29 | 1974-05-07 | Tokyo Shibaura Electric Co | Data processing system |
DE2259223A1 (de) * | 1972-12-04 | 1974-06-27 | Licentia Gmbh | Schaltungsanordnung zum verbinden einer mehrzahl von binaere informationen abgebende als auch aufnehmende einrichtungen |
DE2546202A1 (de) * | 1975-10-15 | 1977-04-28 | Siemens Ag | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
US4188668A (en) * | 1976-10-04 | 1980-02-12 | International Business Machines Corporation | Computer-controlled copier-printers |
US4124887A (en) * | 1977-04-04 | 1978-11-07 | Universal Instruments Corporation | Real time computer control system for automatic machines |
US4170791A (en) * | 1977-08-30 | 1979-10-09 | Xerox Corporation | Serial data communication system for a reproduction machine |
US4314334A (en) * | 1977-08-30 | 1982-02-02 | Xerox Corporation | Serial data communication system having simplex/duplex interface |
US4128883A (en) * | 1977-09-30 | 1978-12-05 | Ncr Corporation | Shared busy means in a common bus environment |
US4161786A (en) * | 1978-02-27 | 1979-07-17 | The Mitre Corporation | Digital bus communications system |
US4413341A (en) * | 1978-06-28 | 1983-11-01 | Markhasin Alexandr B | Method for exchange of data between central station and peripheral stations |
US4209840A (en) * | 1978-06-28 | 1980-06-24 | Honeywell Inc. | Data processing protocol system |
US4241398A (en) * | 1978-09-29 | 1980-12-23 | United Technologies Corporation | Computer network, line protocol system |
US4304001A (en) * | 1980-01-24 | 1981-12-01 | Forney Engineering Company | Industrial control system with interconnected remotely located computer control units |
GB2070302B (en) * | 1980-02-19 | 1985-02-13 | Omron Tateisi Electronics Co | Data communication system |
US4298860A (en) * | 1980-03-10 | 1981-11-03 | Control Data Corporation | Monitor and control apparatus |
US4368514A (en) * | 1980-04-25 | 1983-01-11 | Timeplex, Inc. | Multi-processor system |
JPS5764749A (en) * | 1980-10-09 | 1982-04-20 | Canon Inc | Control method and device of copying machine |
GB2079004B (en) * | 1980-06-03 | 1985-04-03 | Canon Kk | Reproduction apparatus |
US4365297A (en) * | 1980-12-29 | 1982-12-21 | Forney Engineering Company | Industrial control system with distributed computer implemented logic |
US4417336A (en) * | 1981-06-18 | 1983-11-22 | The Bendix Corporation | Method of testing with computers |
-
1983
- 1983-01-11 JP JP58003040A patent/JPS59127133A/ja active Granted
-
1984
- 1984-01-09 DE DE19843400464 patent/DE3400464A1/de active Granted
- 1984-01-09 FR FR8400216A patent/FR2539260B1/fr not_active Expired - Fee Related
-
1987
- 1987-06-12 US US07/062,562 patent/US4847756A/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS497937A (ja) * | 1972-04-10 | 1974-01-24 | ||
JPS4979137A (ja) * | 1972-12-01 | 1974-07-31 | ||
JPS49114846A (ja) * | 1973-02-28 | 1974-11-01 | ||
JPS512363A (ja) * | 1974-03-26 | 1976-01-09 | Hitachi Ltd | |
JPS5324238A (en) * | 1976-08-18 | 1978-03-06 | Nec Corp | Data processing system for display system |
Also Published As
Publication number | Publication date |
---|---|
US4847756A (en) | 1989-07-11 |
DE3400464A1 (de) | 1984-07-12 |
FR2539260B1 (fr) | 1992-10-23 |
DE3400464C2 (ja) | 1993-04-22 |
JPS59127133A (ja) | 1984-07-21 |
FR2539260A1 (fr) | 1984-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0531183B2 (ja) | ||
US5640602A (en) | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus | |
US11386025B2 (en) | Daisy chain complex commands | |
US6070208A (en) | Apparatus and method for implementing a versatile USB endpoint pipe | |
EP0185098A1 (en) | Control integrated circuit | |
JPS6280755A (ja) | デ−タ伝送制御方式 | |
US6901529B2 (en) | Timer apparatus which can simultaneously control a plurality of timers | |
JPS5839331B2 (ja) | 要求選択方式 | |
EP0185093A1 (en) | Data transfer equipment | |
KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 | |
KR100266963B1 (ko) | 전송되는 패킷을 오버래핑하여 인터페이스의 대기시간을 감소시키는 방법 및 장치 | |
JPH08316973A (ja) | 通信処理手段 | |
US5504865A (en) | Data transfer system for effecting bidirectional data transfer among a plurality of microprocessors | |
JP2545936B2 (ja) | バスインターフェースユニット | |
JPH0472262B2 (ja) | ||
JPH08221355A (ja) | 多重プロセッサシステム | |
KR19980026617A (ko) | 직렬 데이터 통신 시스템 | |
JPS5844426Y2 (ja) | プロセッサ間情報転送装置 | |
RU1807495C (ru) | Устройство дл сопр жени процессоров | |
SU955013A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с периферийными устройствами | |
JPS6086607A (ja) | デ−タ・プロセスの順序制御方式 | |
SU1221656A1 (ru) | Многоканальное устройство управлени обменом информацией между ЭВМ | |
JPH0769886B2 (ja) | バス上に接続された装置間の通信方式 | |
JPS62202253A (ja) | メモリアクセス共用制御方式 | |
JPH0535621B2 (ja) |