JPH05266177A - 描画装置 - Google Patents
描画装置Info
- Publication number
- JPH05266177A JPH05266177A JP6295692A JP6295692A JPH05266177A JP H05266177 A JPH05266177 A JP H05266177A JP 6295692 A JP6295692 A JP 6295692A JP 6295692 A JP6295692 A JP 6295692A JP H05266177 A JPH05266177 A JP H05266177A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write
- read
- processing
- modify
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Input (AREA)
Abstract
(57)【要約】
【目的】画像メモリに対する描画処理におけるリード／
モディファイ／ライト処理の中で、不要なライト処理を
省略し高速化を図る。 【構成】リード・データとモディファイ処理を行う論理
演算手段２の出力データを比較するデータ比較手段１を
備え、データの一致が確認された場合にライト処理禁止
信号１１を出力し、それに続くライト処理を省略する。 【効果】無駄なメモリ・アクセスを減らすことができる
ので描画処理を高速化できる。
モディファイ／ライト処理の中で、不要なライト処理を
省略し高速化を図る。 【構成】リード・データとモディファイ処理を行う論理
演算手段２の出力データを比較するデータ比較手段１を
備え、データの一致が確認された場合にライト処理禁止
信号１１を出力し、それに続くライト処理を省略する。 【効果】無駄なメモリ・アクセスを減らすことができる
ので描画処理を高速化できる。
Description
【０００１】
【産業上の利用分野】本発明はディジタル描画装置に関
し、特に画像メモリに対し描画を行う描画装置に関す
る。
し、特に画像メモリに対し描画を行う描画装置に関す
る。
【０００２】
【従来の技術】通常、画像メモリに対する描画は、ＣＰ
Ｕ処理もしくはグラフィックス・コントローラなどを用
いて、リード／モディファイ／ライトという３段階の処
理で行う。
Ｕ処理もしくはグラフィックス・コントローラなどを用
いて、リード／モディファイ／ライトという３段階の処
理で行う。
【０００３】図３はリード／モディファイ／ライト処理
の概要を説明する模式図を示す。この例は、アドレス１
００番地の直線メモリ１０に、ライト・データ１０１０
１０１０１０１０１０１０（Ｄ）を、論理演算モードは
‘ＯＲ’で描画する場合である。
の概要を説明する模式図を示す。この例は、アドレス１
００番地の直線メモリ１０に、ライト・データ１０１０
１０１０１０１０１０１０（Ｄ）を、論理演算モードは
‘ＯＲ’で描画する場合である。
【０００４】（１）リード処理 画像メモリから描画すべきアドレスのデータをリードす
る。通常、メモリはワードもしくはバイト単位でアクセ
スを行う。図３の例では、１００番地のデータ００００
１１１１００００１１１１（Ｄ）がリードされる。
る。通常、メモリはワードもしくはバイト単位でアクセ
スを行う。図３の例では、１００番地のデータ００００
１１１１００００１１１１（Ｄ）がリードされる。
【０００５】（２）モディファイ処理 描画しようとするライト・データに対し、あらかじめ指
定された論理演算を用いて、前述のリード処理で得られ
たリード・データとライト・データとを論理演算処理す
る。このとき、描画すべきビットのみにマスク処理を施
し、任意のビットに対してのみ論理演算を施し、他のビ
ットは変化させないような処理を行う場合もある。図３
の例では、（１）でリードされたデータ００００１１１
１００００１１１１（Ｄ）とライト・データ１０１０１
０１０１０１０１０１０（Ｄ）を‘ＯＲ’演算して、１
０１０１１１１１０１０１１１１（Ｄ）が得られる。
定された論理演算を用いて、前述のリード処理で得られ
たリード・データとライト・データとを論理演算処理す
る。このとき、描画すべきビットのみにマスク処理を施
し、任意のビットに対してのみ論理演算を施し、他のビ
ットは変化させないような処理を行う場合もある。図３
の例では、（１）でリードされたデータ００００１１１
１００００１１１１（Ｄ）とライト・データ１０１０１
０１０１０１０１０１０（Ｄ）を‘ＯＲ’演算して、１
０１０１１１１１０１０１１１１（Ｄ）が得られる。
【０００６】（３）ライト処理 前述のモディファイ処理で得られたデータ１０１０１１
１１１０１０１１１１（Ｄ）を画像メモリのアドレス１
００番地へ書き戻す。
１１１０１０１１１１（Ｄ）を画像メモリのアドレス１
００番地へ書き戻す。
【０００７】以上、一連のリード／モディファイ／ライ
ト処理により、画像メモリ上にデータが描画される。
ト処理により、画像メモリ上にデータが描画される。
【０００８】
【発明が解決しようとする課題】現在、グラフィックス
処理における描画処理は、非常に高速性が要求されてお
り、そのためにＣＰＵやグラフィックス・コントローラ
の高速化はめざましいものがある。これに対し、普段よ
く使用るＤＲＡＭやＶＲＡＭなどのメモリの高速化はあ
まり進んでいない。そのためメモリへのリード／ライト
のアクセス処理時間が全体の処理時間にしめる割合が増
大しているのが現状である。そこでメモリへの無駄なア
クセスを減らすのが、描画処理を高速化する重要なポイ
ントの１つとなっている。
処理における描画処理は、非常に高速性が要求されてお
り、そのためにＣＰＵやグラフィックス・コントローラ
の高速化はめざましいものがある。これに対し、普段よ
く使用るＤＲＡＭやＶＲＡＭなどのメモリの高速化はあ
まり進んでいない。そのためメモリへのリード／ライト
のアクセス処理時間が全体の処理時間にしめる割合が増
大しているのが現状である。そこでメモリへの無駄なア
クセスを減らすのが、描画処理を高速化する重要なポイ
ントの１つとなっている。
【０００９】前述した従来の描画方式では、リード／モ
ディファイ／ライトという一連の処理で実行されるた
め、リードした結果とモディファイされた結果が同じ場
合、本来ならば描画してもしなくてもメモリ上の結果は
同一であるのに、必ず描画を行ってしまう。
ディファイ／ライトという一連の処理で実行されるた
め、リードした結果とモディファイされた結果が同じ場
合、本来ならば描画してもしなくてもメモリ上の結果は
同一であるのに、必ず描画を行ってしまう。
【００１０】例えば、オール‘１’が描画されたメモリ
上に‘ＯＲ’の論理演算で‘１’のデータの直線を描画
する場合、リードしたデータとモディファイした結果の
データはどちらもオール‘１’で同一となるので、その
後に続くライト処理を実行してもしなくても結果は同じ
である。つまり、このような場合に、ライト処理を行う
ことは明らかに無駄な処理を行うことになり、処理速度
の高速化の妨げとなる。
上に‘ＯＲ’の論理演算で‘１’のデータの直線を描画
する場合、リードしたデータとモディファイした結果の
データはどちらもオール‘１’で同一となるので、その
後に続くライト処理を実行してもしなくても結果は同じ
である。つまり、このような場合に、ライト処理を行う
ことは明らかに無駄な処理を行うことになり、処理速度
の高速化の妨げとなる。
【００１１】本発明の目的は、無駄なライト処理を除
き、処理速度を高速化した描画装置を提供することにあ
る。
き、処理速度を高速化した描画装置を提供することにあ
る。
【００１２】
【課題を解決するための手段】本発明の構成は、画像メ
モリに対しリード／モディファイ／ライト処理で描画を
行う描画装置において、前記画像メモリからリード処理
によって得られたデータと前記モディファイ処理により
得られたデータとの比較を行う比較手段を付加し、この
比較手段によりデータの一致が検出されたとき、次に続
くライト処理を省略するようにしたことを特徴とする。
モリに対しリード／モディファイ／ライト処理で描画を
行う描画装置において、前記画像メモリからリード処理
によって得られたデータと前記モディファイ処理により
得られたデータとの比較を行う比較手段を付加し、この
比較手段によりデータの一致が検出されたとき、次に続
くライト処理を省略するようにしたことを特徴とする。
【００１３】
【実施例】図１は本発明の一実施例におけるデータ処理
部の構成要素を示すブロック図、図２は図１の動作を説
明する模式図である。図中、１はデータ比較手段、２は
論理演算手段、３、４はデータ・ラッチ、１１はライト
処理禁止信号、１２は論理演算モード信号、１３，１４
はデータ・ラッチ信号、２１〜２５はデータ・バスであ
る。
部の構成要素を示すブロック図、図２は図１の動作を説
明する模式図である。図中、１はデータ比較手段、２は
論理演算手段、３、４はデータ・ラッチ、１１はライト
処理禁止信号、１２は論理演算モード信号、１３，１４
はデータ・ラッチ信号、２１〜２５はデータ・バスであ
る。
【００１４】次に、本実施例の動作を説明する。まず、
データ・ラッチ３、４はデータ・ラッチ信号１３，１４
に基づきデータ・バス２２，２４のデータを記憶し、次
にデータ・ラッチ信号１３，１４が入力されるまでその
値をデータ・バス２３，２５に出力し続ける。
データ・ラッチ３、４はデータ・ラッチ信号１３，１４
に基づきデータ・バス２２，２４のデータを記憶し、次
にデータ・ラッチ信号１３，１４が入力されるまでその
値をデータ・バス２３，２５に出力し続ける。
【００１５】論理演算手段２は予め設定されたライト・
データとデータ・バス２３のデータとを、やはり予め論
理演算モード信号１２で指定された論理演算モードで論
理演算し、その結果をデータ・バス２４に出力する。比
較手段１はデータ・バス２３のデータとデータ・バス２
５のデータとを比較し、一致している場合ライト処理禁
止信号１１を出力する。
データとデータ・バス２３のデータとを、やはり予め論
理演算モード信号１２で指定された論理演算モードで論
理演算し、その結果をデータ・バス２４に出力する。比
較手段１はデータ・バス２３のデータとデータ・バス２
５のデータとを比較し、一致している場合ライト処理禁
止信号１１を出力する。
【００１６】次に、本実施例におけるリード／モディフ
ァイ／ライト処理の動作を図２を参照して説明する。こ
の例はアドレス１００番地の画像メモリ１０に、ライト
・データ１０１０１０１０１０１０１０１０（Ｄ）を、
論理演算モードは‘ＯＲ’で描画する場合であり、しか
も１００番地のメモリの内容が‘１１１１１１１１１１
１１１１１１（Ｄ）’であった場合である。予めライト
・データとして‘１０１０１０１０１０１０１０１０
（Ｄ）’、論理演算モードは‘ｏｒ’がデータ・バス２
１と論理演算モード信号１２で与えられているものとす
ると、リード／モディファイ／ライト処理は以下のよう
に進められていく。
ァイ／ライト処理の動作を図２を参照して説明する。こ
の例はアドレス１００番地の画像メモリ１０に、ライト
・データ１０１０１０１０１０１０１０１０（Ｄ）を、
論理演算モードは‘ＯＲ’で描画する場合であり、しか
も１００番地のメモリの内容が‘１１１１１１１１１１
１１１１１１（Ｄ）’であった場合である。予めライト
・データとして‘１０１０１０１０１０１０１０１０
（Ｄ）’、論理演算モードは‘ｏｒ’がデータ・バス２
１と論理演算モード信号１２で与えられているものとす
ると、リード／モディファイ／ライト処理は以下のよう
に進められていく。
【００１７】（１）リード処理 画像メモリから１００番地のデータをリードする。リー
ドされたデータ‘１１１１１１１１１１１１１１１１
（Ｄ）’はデータ・バス２２を介して、データ・ラッチ
３に記憶する。
ドされたデータ‘１１１１１１１１１１１１１１１１
（Ｄ）’はデータ・バス２２を介して、データ・ラッチ
３に記憶する。
【００１８】（２）モディファイ処理 ライト・データであるデータ・バス２１のデータ‘１０
１０１０１０１０１０１０１０（Ｄ）’とデータ・ラッ
チ３からデータ・バス２３に出力されたデータ‘１１１
１１１１１１１１１１１１１（Ｄ）’とを、論理演算モ
ード信号１２で指定された‘ｏｒ’の論理演算モードで
論理演算し、その結果‘１１１１１１１１１１１１１１
１１（Ｄ）’をデータ・バス２４へ出力、データ・ラッ
チ４はデータ・バス２４のデータを記憶する。その後、
データ比較手段１によりデータ・バス２３のデータ‘１
１１１１１１１１１１１１１１１（Ｄ）’とデータ・バ
ス２５のデータ‘１１１１１１１１１１１１１１１１
（Ｄ）’の内容を比較する。本例では一致しているの
で、ライト処理禁止信号１１がアクティブになり、ホス
ト側で本信号のアクティブを確認し、次に続くライト処
理を禁止する。
１０１０１０１０１０１０１０（Ｄ）’とデータ・ラッ
チ３からデータ・バス２３に出力されたデータ‘１１１
１１１１１１１１１１１１１（Ｄ）’とを、論理演算モ
ード信号１２で指定された‘ｏｒ’の論理演算モードで
論理演算し、その結果‘１１１１１１１１１１１１１１
１１（Ｄ）’をデータ・バス２４へ出力、データ・ラッ
チ４はデータ・バス２４のデータを記憶する。その後、
データ比較手段１によりデータ・バス２３のデータ‘１
１１１１１１１１１１１１１１１（Ｄ）’とデータ・バ
ス２５のデータ‘１１１１１１１１１１１１１１１１
（Ｄ）’の内容を比較する。本例では一致しているの
で、ライト処理禁止信号１１がアクティブになり、ホス
ト側で本信号のアクティブを確認し、次に続くライト処
理を禁止する。
【００１９】以上の方法によって、一連のリード／モデ
ィファイ／ライト処理で無駄なライト処理を省くことが
できる。
ィファイ／ライト処理で無駄なライト処理を省くことが
できる。
【００２０】
【発明の効果】以上説明したように本発明によれば、デ
ータの比較手段といった簡単な構成要素を追加するだけ
で、無駄なライト処理が省略され、描画処理を高速化す
ることができ、特に高速化が要求される描画処理におい
て、少しでもメモリ・アクセスが減らせるということ
は、描画処理の高速化のために多大な効果がある。
ータの比較手段といった簡単な構成要素を追加するだけ
で、無駄なライト処理が省略され、描画処理を高速化す
ることができ、特に高速化が要求される描画処理におい
て、少しでもメモリ・アクセスが減らせるということ
は、描画処理の高速化のために多大な効果がある。
【図１】本発明の一実施例における構成要素を示すブロ
ック図である。
ック図である。
【図２】図１の実施例の動作例を示す模式図である。
【図３】従来例の動作例を示す模式図である。
１ データ比較手段 ２ 論理演算手段 ３，４ データ・ラッチ １０ 画像メモリ １１ ライト処理禁止信号 １２ 論理演算モード信号 １３，１４ データ・ラッチ信号 ２１〜２５ データ・バス
Claims (1)
- 【請求項１】 画像メモリに対しリード／モディファイ
／ライト処理で描画を行う描画装置において、前記画像
メモリからリード処理によって得られたデータと前記モ
ディファイ処理により得られたデータとの比較を行う比
較手段を付加し、この比較手段によりデータの一致が検
出されたとき、次に続くライト処理を省略するようにし
たことを特徴とする描画装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295692A JPH05266177A (ja) | 1992-03-19 | 1992-03-19 | 描画装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295692A JPH05266177A (ja) | 1992-03-19 | 1992-03-19 | 描画装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05266177A true JPH05266177A (ja) | 1993-10-15 |
Family
ID=13215285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295692A Withdrawn JPH05266177A (ja) | 1992-03-19 | 1992-03-19 | 描画装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05266177A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380076B2 (en) | 2004-01-27 | 2008-05-27 | Seiko Epson Corporation | Information processing apparatus and method of accessing memory |
| GB2474114A (en) * | 2009-09-25 | 2011-04-06 | Advanced Risc Mach Ltd | Reducing write transactions in graphic rendering |
| US8131968B2 (en) | 2007-12-28 | 2012-03-06 | Panasonic Corporation | Information processing device |
| US8988443B2 (en) | 2009-09-25 | 2015-03-24 | Arm Limited | Methods of and apparatus for controlling the reading of arrays of data from memory |
| US9182934B2 (en) | 2013-09-20 | 2015-11-10 | Arm Limited | Method and apparatus for generating an output surface from one or more input surfaces in data processing systems |
| US9195426B2 (en) | 2013-09-20 | 2015-11-24 | Arm Limited | Method and apparatus for generating an output surface from one or more input surfaces in data processing systems |
| US9349156B2 (en) | 2009-09-25 | 2016-05-24 | Arm Limited | Adaptive frame buffer compression |
| US9406155B2 (en) | 2009-09-25 | 2016-08-02 | Arm Limited | Graphics processing systems |
| US9640131B2 (en) | 2014-02-07 | 2017-05-02 | Arm Limited | Method and apparatus for overdriving based on regions of a frame |
| US9881401B2 (en) | 2009-09-25 | 2018-01-30 | Arm Limited | Graphics processing system |
| US9996363B2 (en) | 2011-04-04 | 2018-06-12 | Arm Limited | Methods of and apparatus for displaying windows on a display |
| US10194156B2 (en) | 2014-07-15 | 2019-01-29 | Arm Limited | Method of and apparatus for generating an output frame |
| US10832639B2 (en) | 2015-07-21 | 2020-11-10 | Arm Limited | Method of and apparatus for generating a signature representative of the content of an array of data |
-
1992
- 1992-03-19 JP JP6295692A patent/JPH05266177A/ja not_active Withdrawn
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380076B2 (en) | 2004-01-27 | 2008-05-27 | Seiko Epson Corporation | Information processing apparatus and method of accessing memory |
| US8131968B2 (en) | 2007-12-28 | 2012-03-06 | Panasonic Corporation | Information processing device |
| US9881401B2 (en) | 2009-09-25 | 2018-01-30 | Arm Limited | Graphics processing system |
| GB2474114A (en) * | 2009-09-25 | 2011-04-06 | Advanced Risc Mach Ltd | Reducing write transactions in graphic rendering |
| GB2474115A (en) * | 2009-09-25 | 2011-04-06 | Advanced Risc Mach Ltd | Controlling the Reading of Arrays of Data from Memory |
| JP2011070672A (ja) * | 2009-09-25 | 2011-04-07 | Arm Ltd | グラフィックス処理システム |
| GB2474114B (en) * | 2009-09-25 | 2012-02-15 | Advanced Risc Mach Ltd | Graphics processing systems |
| GB2474115B (en) * | 2009-09-25 | 2012-10-03 | Advanced Risc Mach Ltd | Methods of and apparatus for controlling the reading of arrays of data from memory |
| US8988443B2 (en) | 2009-09-25 | 2015-03-24 | Arm Limited | Methods of and apparatus for controlling the reading of arrays of data from memory |
| US9349156B2 (en) | 2009-09-25 | 2016-05-24 | Arm Limited | Adaptive frame buffer compression |
| US9406155B2 (en) | 2009-09-25 | 2016-08-02 | Arm Limited | Graphics processing systems |
| US9996363B2 (en) | 2011-04-04 | 2018-06-12 | Arm Limited | Methods of and apparatus for displaying windows on a display |
| US9182934B2 (en) | 2013-09-20 | 2015-11-10 | Arm Limited | Method and apparatus for generating an output surface from one or more input surfaces in data processing systems |
| US9195426B2 (en) | 2013-09-20 | 2015-11-24 | Arm Limited | Method and apparatus for generating an output surface from one or more input surfaces in data processing systems |
| US9640131B2 (en) | 2014-02-07 | 2017-05-02 | Arm Limited | Method and apparatus for overdriving based on regions of a frame |
| US10194156B2 (en) | 2014-07-15 | 2019-01-29 | Arm Limited | Method of and apparatus for generating an output frame |
| US10832639B2 (en) | 2015-07-21 | 2020-11-10 | Arm Limited | Method of and apparatus for generating a signature representative of the content of an array of data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3038781B2 (ja) | メモリアクセス制御回路 | |
| JPH05266177A (ja) | 描画装置 | |
| KR950011061B1 (ko) | 메모리공유를 위한 입출력데이터 제어회로 | |
| JP3217815B2 (ja) | アドレス変換方式 | |
| JPS6249571A (ja) | クリツプ方式 | |
| JPH02103650A (ja) | データ処理装置 | |
| JPS5945567A (ja) | メモリ書き込み制御回路 | |
| JP2758745B2 (ja) | 記憶回路 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH1049437A (ja) | ダイナミックｒａｍ制御装置 | |
| JPH07134675A (ja) | Ｄｒａｍ制御回路 | |
| JPH0793213A (ja) | バンクレジスタ設定回路 | |
| JPH03130844A (ja) | ビット・マップ・メモリのビット・アドレス制御回路 | |
| JPH04145553A (ja) | 緩衝記憶装置 | |
| JPH0540685A (ja) | アドレスデコーダ | |
| JPH0676050A (ja) | 画像処理装置 | |
| JPH07281944A (ja) | 画像メモリ制御方法 | |
| JPH0368994A (ja) | 表示装置 | |
| JPH04298787A (ja) | ディスプレイ制御回路 | |
| JPS61123874A (ja) | グラフイツクデイスプレイ装置 | |
| JPH04137150A (ja) | 緩衝記憶装置 | |
| JPH03105438A (ja) | メモリ制御方法 | |
| JPH05127662A (ja) | 情報機器の表示装置 | |
| JPH05189581A (ja) | 図形データの書込装置 | |
| JPH07262364A (ja) | 画像処理装置およびその方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |