JPH04137150A - 緩衝記憶装置 - Google Patents
緩衝記憶装置Info
- Publication number
- JPH04137150A JPH04137150A JP2261347A JP26134790A JPH04137150A JP H04137150 A JPH04137150 A JP H04137150A JP 2261347 A JP2261347 A JP 2261347A JP 26134790 A JP26134790 A JP 26134790A JP H04137150 A JPH04137150 A JP H04137150A
- Authority
- JP
- Japan
- Prior art keywords
- address
- instruction
- instruction word
- stored
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は緩衝記憶装置に関し、特に情報処理装置におけ
る命令語を格納する緩衝記憶装置に関する。
る命令語を格納する緩衝記憶装置に関する。
従来、この種の緩衝記憶装置は、命令処理手段から命令
語の読み出し要求があったとき、その命令語が緩衝記憶
装置内に存在するか否かを調べ、存在しないときのみ、
主記憶手段に対してブロックの読み出し要求を発行し、
命令語が緩衝記憶装置内に存在するときは、その命令語
を命令処理手段に対して転送するようになっていた。
語の読み出し要求があったとき、その命令語が緩衝記憶
装置内に存在するか否かを調べ、存在しないときのみ、
主記憶手段に対してブロックの読み出し要求を発行し、
命令語が緩衝記憶装置内に存在するときは、その命令語
を命令処理手段に対して転送するようになっていた。
上述した従来の緩衝記憶装置は、命令処理手段から命令
語の読み出し要求があったとき、その命令語が緩衝記憶
装置内に存在するか否かを調べ、存在しないときのみ、
主記憶手段に対してブロックの読み出し要求を発行する
ようになっていたので、主記憶手段から命令語のブロッ
クが転送されてくるまでの間、命令処理手段に対する命
令語供給が停止してしまい、命令処理が途切れてしまう
という問題点があった。
語の読み出し要求があったとき、その命令語が緩衝記憶
装置内に存在するか否かを調べ、存在しないときのみ、
主記憶手段に対してブロックの読み出し要求を発行する
ようになっていたので、主記憶手段から命令語のブロッ
クが転送されてくるまでの間、命令処理手段に対する命
令語供給が停止してしまい、命令処理が途切れてしまう
という問題点があった。
本発明の目的は、命令処理手段から要求のあった命令語
が緩衝記憶装置内に存在する確率が大きくなり、命令語
供給を高速に行うことができる緩衝記憶装置を提供する
ことにある。
が緩衝記憶装置内に存在する確率が大きくなり、命令語
供給を高速に行うことができる緩衝記憶装置を提供する
ことにある。
第１の発明の緩衝記憶装置は、情報処理装置に設けられ
、命令語の解析及び処理を行う命令処理手段と、命令語
を格納する主記憶手段との間にあって、前記主記憶手段
に格納されている命令語の一部の写を、内蔵する命令語
記憶部にブロック単位に記憶し、かつ前記命令語のアド
レス情報を、内蔵する第１のアドレス記憶部に記憶し、
前記命令処理手段から命令語の読み出し要求があったと
き、記憶していた命令語を前記命令処理手段に送出する
緩衝記憶装置において、 （Ａ）前記命令処理手段から命令語の読み出し要求があ
ったとき、読み出し要求があった命令語のアドレス情報
にあらかじめ定められた値を加算し、次のブロックのア
ドレス情報を生成するアドレス加算器、 （Ｂ）前記第１のアドレス記憶部の写しである第２のア
ドレス記憶部、 （Ｃ）前記生成されたアドレス情報と前記第２のアドレ
ス記憶部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うように構成されている。
、命令語の解析及び処理を行う命令処理手段と、命令語
を格納する主記憶手段との間にあって、前記主記憶手段
に格納されている命令語の一部の写を、内蔵する命令語
記憶部にブロック単位に記憶し、かつ前記命令語のアド
レス情報を、内蔵する第１のアドレス記憶部に記憶し、
前記命令処理手段から命令語の読み出し要求があったと
き、記憶していた命令語を前記命令処理手段に送出する
緩衝記憶装置において、 （Ａ）前記命令処理手段から命令語の読み出し要求があ
ったとき、読み出し要求があった命令語のアドレス情報
にあらかじめ定められた値を加算し、次のブロックのア
ドレス情報を生成するアドレス加算器、 （Ｂ）前記第１のアドレス記憶部の写しである第２のア
ドレス記憶部、 （Ｃ）前記生成されたアドレス情報と前記第２のアドレ
ス記憶部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うように構成されている。
また、第２の発明の緩衝記憶装置は、情報処理装置に設
けられ、命令語の解析及び処理を行う命令処理手段と、
命令語を格納する主記憶手段との間にあって、前記主記
憶手段に格納されている命令語の一部の写を、内蔵する
命令語記憶部にブロック単位に記憶し、かつ前記命令語
のアドレス情報を、内蔵するアドレス記憶部に記憶し、
前記命令処理手段から命令語の読み出し要求があったと
き、記憶していた命令語を前記命令処理手段に送出する
緩衝記憶装置において、 （Ａ）前記命令処理手段から命令語の読み出し要求があ
ったとき、読み出し要求があった命令語のアドレス情報
にあらかじめ定められた値を加算し、次のブロックのア
ドレス情報を生成するアドレス加算器、 （Ｂ）前記生成されたアドレス情報と前記アドレス記憶
部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うように構成されている。
けられ、命令語の解析及び処理を行う命令処理手段と、
命令語を格納する主記憶手段との間にあって、前記主記
憶手段に格納されている命令語の一部の写を、内蔵する
命令語記憶部にブロック単位に記憶し、かつ前記命令語
のアドレス情報を、内蔵するアドレス記憶部に記憶し、
前記命令処理手段から命令語の読み出し要求があったと
き、記憶していた命令語を前記命令処理手段に送出する
緩衝記憶装置において、 （Ａ）前記命令処理手段から命令語の読み出し要求があ
ったとき、読み出し要求があった命令語のアドレス情報
にあらかじめ定められた値を加算し、次のブロックのア
ドレス情報を生成するアドレス加算器、 （Ｂ）前記生成されたアドレス情報と前記アドレス記憶
部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うように構成されている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のブロック図である。
第１図に示す緩衝記憶装置は、アドレスレジスタ１、ア
ドレス記憶部２、命令語記憶部３、アドレス比較器４、
論理回路５、バッファ６、アドレス加算器７、アドレス
記憶部８、アドレス比較器９、論理回路１０から構成さ
れている。
ドレス記憶部２、命令語記憶部３、アドレス比較器４、
論理回路５、バッファ６、アドレス加算器７、アドレス
記憶部８、アドレス比較器９、論理回路１０から構成さ
れている。
次に、動作を説明する。
第１図において、緩衝記憶装置は、情報処理装置の命令
処理手段から命令語の要求を受けると、要求のあった命
令語のアドレス情報をアドレスレジスタ１に格納する。
処理手段から命令語の要求を受けると、要求のあった命
令語のアドレス情報をアドレスレジスタ１に格納する。
そして、アドレスレジスタ１の下位数ビットによってア
ドレス記憶部２及び命令語記憶部３を索引し、アドレス
レジスタ１の上位数ビットとアドレス記憶部２の出力と
をアドレス比較器４で比較する。比較の結果、アドレス
レジスタ１の上位数ビットとアドレス記憶部２の出力と
が一致したならば、論理回路５を通じてバッファ６に読
み出されている命令語記憶部３の出力、すなわち、命令
処理手段から要求のあった命令語を命令処理手段に転送
する。
ドレス記憶部２及び命令語記憶部３を索引し、アドレス
レジスタ１の上位数ビットとアドレス記憶部２の出力と
をアドレス比較器４で比較する。比較の結果、アドレス
レジスタ１の上位数ビットとアドレス記憶部２の出力と
が一致したならば、論理回路５を通じてバッファ６に読
み出されている命令語記憶部３の出力、すなわち、命令
処理手段から要求のあった命令語を命令処理手段に転送
する。
また、アドレスレジスタ１の上位数ビットとアドレス記
憶部２の出力とが一致しなければ、論理回路５及び論理
回路１０を通じて情報処理装置の主記憶手段へブロック
の読み出し要求を発行する。それと同時に、アドレスレ
ジスタ１の内容は、アドレス加算器７に読み出されアド
レス加算器７によってアドレスにあらかじめ定められた
値が加算されて、次のブロックのアドレス情報が生成さ
れる。そして、生成されたアドレス情報の下位数ビット
で、アドレス記憶２の内容の写しであるアドレス記憶部
８を索引し、さらに生成されたアドレス情報の上位数ビ
ットとアドレス記憶部８の出力とをアドレス比較器９で
比較することにより、次のブロックが存在するか否かを
調べる。調べた結果、次のブロックが存在しないことが
判明したときは、論理回路１０を通じて主記憶手段へ次
のブロックの読み出し要求を直ちに発行する。
憶部２の出力とが一致しなければ、論理回路５及び論理
回路１０を通じて情報処理装置の主記憶手段へブロック
の読み出し要求を発行する。それと同時に、アドレスレ
ジスタ１の内容は、アドレス加算器７に読み出されアド
レス加算器７によってアドレスにあらかじめ定められた
値が加算されて、次のブロックのアドレス情報が生成さ
れる。そして、生成されたアドレス情報の下位数ビット
で、アドレス記憶２の内容の写しであるアドレス記憶部
８を索引し、さらに生成されたアドレス情報の上位数ビ
ットとアドレス記憶部８の出力とをアドレス比較器９で
比較することにより、次のブロックが存在するか否かを
調べる。調べた結果、次のブロックが存在しないことが
判明したときは、論理回路１０を通じて主記憶手段へ次
のブロックの読み出し要求を直ちに発行する。
このように、命令語の読み出し要求があったとき、次の
ブロックの存在を調べ、存在しないときには、事前に読
み出し要求を発行して主記憶から命令語を読み出してお
くことにより、命令処理手段から要求のあった命令語が
緩衝記憶装置内に存在する確率が従来より大きくなり、
命令語供給を高速に行うことができる。
ブロックの存在を調べ、存在しないときには、事前に読
み出し要求を発行して主記憶から命令語を読み出してお
くことにより、命令処理手段から要求のあった命令語が
緩衝記憶装置内に存在する確率が従来より大きくなり、
命令語供給を高速に行うことができる。
なお、上記の説明では、アドレス記憶２の内容の写しで
あるアドレス記憶部８を設けて、このアドレス記憶部８
を索引し次のブロックが存在するか否かを調べたが、直
接アドレス記憶２を索引できるように構成して調べても
よい。
あるアドレス記憶部８を設けて、このアドレス記憶部８
を索引し次のブロックが存在するか否かを調べたが、直
接アドレス記憶２を索引できるように構成して調べても
よい。
以上説明したように、本発明は、命令語の読み出し要求
があったとき、次のブロックの存在を調べ、存在しない
ときには、事前に読み出し要求を発行して主記憶から命
令語を読み出しておくことにより、命令処理手段から要
求のあった命令語が緩衝記憶装置内に存在する確率が従
来より大きくなり、命令語供給を高速に行うことができ
るという効果を有する。
があったとき、次のブロックの存在を調べ、存在しない
ときには、事前に読み出し要求を発行して主記憶から命
令語を読み出しておくことにより、命令処理手段から要
求のあった命令語が緩衝記憶装置内に存在する確率が従
来より大きくなり、命令語供給を高速に行うことができ
るという効果を有する。
第１図は本発明の一実施例のブロック図である。
１・・・・・・アドレスレジスタ、２・・・・・・アド
レス記憶部、３・・・・・・命令語記憶部、４・・・・
・・アドレス比較器、５・・・・・・論理回路、６・・
・・・・バッファ、７・・・・・・アドレス加算器、 ８・・・・・・ア ドレス記憶部、 ９・・・・・・ア ドレス比較器、 Ｏ・・・・・・論理回路。
レス記憶部、３・・・・・・命令語記憶部、４・・・・
・・アドレス比較器、５・・・・・・論理回路、６・・
・・・・バッファ、７・・・・・・アドレス加算器、 ８・・・・・・ア ドレス記憶部、 ９・・・・・・ア ドレス比較器、 Ｏ・・・・・・論理回路。
Claims (1)
- 【特許請求の範囲】 １、情報処理装置に設けられ、命令語の解析及び処理を
行う命令処理手段と、命令語を格納する主記憶手段との
間にあって、前記主記憶手段に格納されている命令語の
一部の写を、内蔵する命令語記憶部にブロック単位に記
憶し、かつ前記命令語のアドレス情報を、内蔵する第１
のアドレス記憶部に記憶し、前記命令処理手段から命令
語の読み出し要求があったとき、記憶していた命令語を
前記命令処理手段に送出する緩衝記憶装置において、 （Ａ）前記命令処理手段から命令語の読み出し要求があ
ったとき、読み出し要求があった命令語のアドレス情報
にあらかじめ定められた値を加算し、次のブロックのア
ドレス情報を生成するアドレス加算器、 （Ｂ）前記第１のアドレス記憶部の写しである第２のア
ドレス記憶部、 （Ｃ）前記生成されたアドレス情報と前記第２のアドレ
ス記憶部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うことを特徴とする緩衝記憶装置。 ２、情報処理装置に設けられ、命令語の解析及び処理を
行う命令処理手段と、命令語を格納する主記憶手段との
間にあって、前記主記憶手段に格納されている命令語の
一部の写を、内蔵する命令語記憶部にブロック単位に記
憶し、かつ前記命令語のアドレス情報を、内蔵するアド
レス記憶部に記憶し、前記命令処理手段から命令語の読
み出し要求があったとき、記憶していた命令語を前記命
令処理手段に送出する緩衝記憶装置において、（Ａ）前
記命令処理手段から命令語の読み出し要求があったとき
、読み出し要求があった命令語のアドレス情報にあらか
じめ定められた値を加算し、次のブロックのアドレス情
報を生成するアドレス加算器、 （Ｂ）前記生成されたアドレス情報と前記アドレス記憶
部の出力とを比較するアドレス比較器、 を備え、前記命令語を含むブロックに連続する次のブロ
ックが記憶されているか否かを調べ、次のブロックが記
憶されていないときに、前記主記憶手段に対して読み出
し要求を行うことを特徴とする緩衝記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261347A JPH04137150A (ja) | 1990-09-28 | 1990-09-28 | 緩衝記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2261347A JPH04137150A (ja) | 1990-09-28 | 1990-09-28 | 緩衝記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04137150A true JPH04137150A (ja) | 1992-05-12 |
Family
ID=17360576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2261347A Pending JPH04137150A (ja) | 1990-09-28 | 1990-09-28 | 緩衝記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04137150A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148503B2 (en) * | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
-
1990
- 1990-09-28 JP JP2261347A patent/JPH04137150A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148503B2 (en) * | 2000-10-05 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, function setting method thereof, and evaluation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04137150A (ja) | 緩衝記憶装置 | |
| JPH04145553A (ja) | 緩衝記憶装置 | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPS63155346A (ja) | Ｒａｍチエツク方式 | |
| JP2658342B2 (ja) | データ処理装置 | |
| JPH0353353A (ja) | 緩衝記憶装置 | |
| JPH0210435A (ja) | アドレストラップ回路 | |
| JPH11184751A (ja) | メモリ制御回路及びメモリ装置 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JPS6148049A (ja) | メモリ・アクセスのチエツク装置 | |
| JPH04264640A (ja) | 緩衝記憶装置 | |
| JPH02250173A (ja) | 情報処理装置 | |
| JPS6385949A (ja) | キヤツシユメモリストア方式 | |
| JPH05346892A (ja) | 情報処理装置 | |
| JPH0460729A (ja) | 情報処理装置 | |
| JPH05189963A (ja) | ダイナミックメモリのメモリアクセス制御回路 | |
| JPH01142957A (ja) | アドレス変換装置 | |
| JPS6336450A (ja) | キヤツシユ用ｌｓｉ | |
| JPH0358246A (ja) | デバグ用データ出力回路 | |
| JPH02162458A (ja) | 並列処理装置 | |
| JPH0240717A (ja) | 情報処理装置 | |
| JPH04276379A (ja) | Ｄｒａｍアクセス制御方式 | |
| JPH06131170A (ja) | ソースプログラム修正装置 | |
| JPH02190954A (ja) | バス監視装置 |