JPH0353353A - 緩衝記憶装置 - Google Patents
緩衝記憶装置Info
- Publication number
- JPH0353353A JPH0353353A JP1187507A JP18750789A JPH0353353A JP H0353353 A JPH0353353 A JP H0353353A JP 1187507 A JP1187507 A JP 1187507A JP 18750789 A JP18750789 A JP 18750789A JP H0353353 A JPH0353353 A JP H0353353A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- instruction word
- block
- word
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は，命令語を格納している緩衝記憶装置に関する
。
。
従来，この種の緩衝記憶装置は，命令処理手段から命令
語の読み出し要求があった時，その命令語が緩衝記憶装
置内に存在するか否かを調べ，存在しない時のみ主記憶
手段に対してブロックの読み出し要求を発行し，存在す
る時はその命令語を命令処理手段に対して転送するよう
になっていた。
語の読み出し要求があった時，その命令語が緩衝記憶装
置内に存在するか否かを調べ，存在しない時のみ主記憶
手段に対してブロックの読み出し要求を発行し，存在す
る時はその命令語を命令処理手段に対して転送するよう
になっていた。
上述した従来の緩衝記憶装置は，命令処理手段から命令
語の読み出し要求があった時，その命令語が緩衝記憶装
置内に存在するか否かを調べ，存在しない時のみ主記憶
手段に対してブロックの読み出し要求を発行するとなっ
ているので，主記憶手段から命令語のブロックが転送さ
れて来る寸での間，命令処理手段に対する命令語供給が
停止してし１い命令処理が途切れてし筐うという課題が
ある。
語の読み出し要求があった時，その命令語が緩衝記憶装
置内に存在するか否かを調べ，存在しない時のみ主記憶
手段に対してブロックの読み出し要求を発行するとなっ
ているので，主記憶手段から命令語のブロックが転送さ
れて来る寸での間，命令処理手段に対する命令語供給が
停止してし１い命令処理が途切れてし筐うという課題が
ある。
本発明は従来のもののこのような課題を解決しようとす
るもので，命令語供給を途切れることなく行え，命令処
理の途切れを少くできる緩衝記憶装置を提供するもので
ある。
るもので，命令語供給を途切れることなく行え，命令処
理の途切れを少くできる緩衝記憶装置を提供するもので
ある。
本発明の緩衝記憶装置は，命令語の解析及び処理を行う
命令処理手段と命令語を格納する主記憶手段を有する情
報処理装置の前記命令処理手段と前記主記憶手段との間
にあって前記主記憶手段に格納されている命令語の一部
の写しをブロック単位に記憶する緩衝記憶装置に釦いて
，前記命令処理手段から命令語の読み出し要求があった
時，該命令語が記憶されているか否かを調べ記憶されて
いる時に該命令語を前記命令処理手段へ転送するととも
に，該命令語がブロック内の後方に位置するならば該ブ
ロックに連続するブロックの読み出し要求を前記主記憶
手段に対して発行する為の制御回路を含んで構成される
。
命令処理手段と命令語を格納する主記憶手段を有する情
報処理装置の前記命令処理手段と前記主記憶手段との間
にあって前記主記憶手段に格納されている命令語の一部
の写しをブロック単位に記憶する緩衝記憶装置に釦いて
，前記命令処理手段から命令語の読み出し要求があった
時，該命令語が記憶されているか否かを調べ記憶されて
いる時に該命令語を前記命令処理手段へ転送するととも
に，該命令語がブロック内の後方に位置するならば該ブ
ロックに連続するブロックの読み出し要求を前記主記憶
手段に対して発行する為の制御回路を含んで構成される
。
以下余日
〔実施例〕
次に，本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック構成図である
。命令処理手段１から発行された命令語読み出し要求は
緩衝記憶装置２の匍１御部６へ送られ，アドレス記憶部
５に格納されているアドレス情報と比較され，緩衝記憶
装置内に存在するか否かが調べられる。要求のあった命
令語が緩衝記憶装置内に存在する時は，命令語記憶部４
から読み出した命令語を命令処理手段１へ送るとともに
命令語がブロックの後方に位置するか否かを調べ，後方
に位置する時は，次のブロックの転送要求を主記憶手段
３へ送る。
。命令処理手段１から発行された命令語読み出し要求は
緩衝記憶装置２の匍１御部６へ送られ，アドレス記憶部
５に格納されているアドレス情報と比較され，緩衝記憶
装置内に存在するか否かが調べられる。要求のあった命
令語が緩衝記憶装置内に存在する時は，命令語記憶部４
から読み出した命令語を命令処理手段１へ送るとともに
命令語がブロックの後方に位置するか否かを調べ，後方
に位置する時は，次のブロックの転送要求を主記憶手段
３へ送る。
第２図は本発明の一実施例の第１図中の緩衝記憶装置の
一例のブロック構成図である。アドレスレジスタ１０は
命令処理手段から要求のあった命令語のアドレス情報を
格納し，アドレス線Ａ２１．アドレス線Ｂ２２，アドレ
ス線Ｃ２３に分けて出力する。アドレス情報下位数ビッ
トはアドレス線Ａ２１を通じて比較器１７へ送られ固定
値１６と比較される。ここで固定値１６はブロック内ノ
後方を示す値で，アドレス線Ａ２１によって送られたア
ドレスがこれより大きい時後方であるという信号を発す
る。アドレス情報の中位数ビットはアドレス線Ｂ２２を
通じてアドレス記憶部１ｌ及び命令語記憶部１２を索引
する。アドレス記憶部１１からの出力はアドレス線Ｃ２
３を通じて送られてくるアドレス情報の上位数ビットと
アドレス比較器１３で比較され，一致すれば命令処理手
段から要求のあった命令語が緩衝記憶装置内に存在する
ことになる。
一例のブロック構成図である。アドレスレジスタ１０は
命令処理手段から要求のあった命令語のアドレス情報を
格納し，アドレス線Ａ２１．アドレス線Ｂ２２，アドレ
ス線Ｃ２３に分けて出力する。アドレス情報下位数ビッ
トはアドレス線Ａ２１を通じて比較器１７へ送られ固定
値１６と比較される。ここで固定値１６はブロック内ノ
後方を示す値で，アドレス線Ａ２１によって送られたア
ドレスがこれより大きい時後方であるという信号を発す
る。アドレス情報の中位数ビットはアドレス線Ｂ２２を
通じてアドレス記憶部１ｌ及び命令語記憶部１２を索引
する。アドレス記憶部１１からの出力はアドレス線Ｃ２
３を通じて送られてくるアドレス情報の上位数ビットと
アドレス比較器１３で比較され，一致すれば命令処理手
段から要求のあった命令語が緩衝記憶装置内に存在する
ことになる。
命令語記憶部１２からの出力はバッファ１４へ送られ，
アドレス比較器１３からの一致信号により命令語転送線
２６を通じて命令処理手段へ送られる。要求線２５は主
記憶手段に対する命令語のブロック読み出し要求を示す
信号を出力するが，これはアドレス比較器１３からの一
致信号を論理回路１８で反転した値，すなわち，命令処
理手段から要求のあった命令語が緩衝記憶装置に存在し
なかった時と，アドレス比較器１３からの一致信号と比
較器１７からのブロック内後方であるという信号を論理
回路１９でアンドした信号，すなわち，命令処理手段か
らの要求のあった命令語が緩衝記憶装置内に存在し，更
にブロック内後方に位置していることを示す信号である
。論理回路２０は前述の２つの条件をオアする為のもの
である。
アドレス比較器１３からの一致信号により命令語転送線
２６を通じて命令処理手段へ送られる。要求線２５は主
記憶手段に対する命令語のブロック読み出し要求を示す
信号を出力するが，これはアドレス比較器１３からの一
致信号を論理回路１８で反転した値，すなわち，命令処
理手段から要求のあった命令語が緩衝記憶装置に存在し
なかった時と，アドレス比較器１３からの一致信号と比
較器１７からのブロック内後方であるという信号を論理
回路１９でアンドした信号，すなわち，命令処理手段か
らの要求のあった命令語が緩衝記憶装置内に存在し，更
にブロック内後方に位置していることを示す信号である
。論理回路２０は前述の２つの条件をオアする為のもの
である。
更に論理回路１９の出力はその反転信号とともに加算器
１５へ送られる。加算器１５はアドレス線Ｃ２３を通じ
て送られてくるアドレス情報の上位数ピットを更新する
ものである。これは論理回路１９の出力を用いて命令処
理手段から要求のあった命令語が緩衝記憶装置内に存在
し，なお・かつ，ブロック内に後方に位置している時は
命令処理手段から要求のあった命令語のアドレス情報に
固定値を加算して，次のブロックのアドレスを生成し，
そうでない時は，０を加算して命令処理手段からのアド
レス情報をそのま昔アドレス線Ｄ２４を通じて主記憶手
段に転送する。
１５へ送られる。加算器１５はアドレス線Ｃ２３を通じ
て送られてくるアドレス情報の上位数ピットを更新する
ものである。これは論理回路１９の出力を用いて命令処
理手段から要求のあった命令語が緩衝記憶装置内に存在
し，なお・かつ，ブロック内に後方に位置している時は
命令処理手段から要求のあった命令語のアドレス情報に
固定値を加算して，次のブロックのアドレスを生成し，
そうでない時は，０を加算して命令処理手段からのアド
レス情報をそのま昔アドレス線Ｄ２４を通じて主記憶手
段に転送する。
このようにすると通常緩衝記憶装置は主記憶手段からの
命令語読み出しに時間がかかる場合に使用され，更に命
令語は順次処理されることが多い為，命令処理手段から
要求されている命令語が緩衝記憶装置内に存在するうち
に次のブロックの命令語を主記憶手段より読み出し記憶
して釦くことができる。
命令語読み出しに時間がかかる場合に使用され，更に命
令語は順次処理されることが多い為，命令処理手段から
要求されている命令語が緩衝記憶装置内に存在するうち
に次のブロックの命令語を主記憶手段より読み出し記憶
して釦くことができる。
以上説明したように本発明は，ブロック内後方に位置す
る命令語に対する読み出し要求があった時，次のブロッ
クの読み出し要求を行うことにより，命令処理手段から
要求のあった命令語が緩衝記憶装置内に存在しないこと
が少なくなり，命令語供給をすき筐なく行える為命令処
理の途切れを少なくできる効果がある。
る命令語に対する読み出し要求があった時，次のブロッ
クの読み出し要求を行うことにより，命令処理手段から
要求のあった命令語が緩衝記憶装置内に存在しないこと
が少なくなり，命令語供給をすき筐なく行える為命令処
理の途切れを少なくできる効果がある。
第１図は本発明の一実施例を示すブロック構成図，第２
図はその緩衝記憶装置の一例のブロック構成図である。 ドレス記憶部，６・・・制御部，１０・・・アドレスレ
ノスタ，１３・・・アドレス比較器，１４・・・バッフ
ァ，１５・・・加算器，１６・・・固定値発生部，１７
・・・比較器。 第 １ 図 第２図
図はその緩衝記憶装置の一例のブロック構成図である。 ドレス記憶部，６・・・制御部，１０・・・アドレスレ
ノスタ，１３・・・アドレス比較器，１４・・・バッフ
ァ，１５・・・加算器，１６・・・固定値発生部，１７
・・・比較器。 第 １ 図 第２図
Claims (1)
- １、命令語の解析及び処理を行う命令処理手段と命令語
を格納する主記憶手段を有する情報処理装置の前記命令
処理手段と前記主記憶手段との間にあって前記主記憶手
段に格納されている命令語の一部の写しをブロック単位
に記憶する緩衝記憶装置において、前記命令処理手段か
ら命令語の読み出し要求があった時、該命令語が記憶さ
れているか否かを調べ、記憶されている時に該命令語を
前記命令処理手段へ転送するとともに、該命令語がブロ
ック内の後方に位置するならば該ブロックに連続するブ
ロックの読み出し要求を前記主記憶手段に対して発行す
る為の制御回路を有する事を特徴とする緩衝記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187507A JPH0353353A (ja) | 1989-07-21 | 1989-07-21 | 緩衝記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1187507A JPH0353353A (ja) | 1989-07-21 | 1989-07-21 | 緩衝記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0353353A true JPH0353353A (ja) | 1991-03-07 |
Family
ID=16207276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1187507A Pending JPH0353353A (ja) | 1989-07-21 | 1989-07-21 | 緩衝記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0353353A (ja) |
-
1989
- 1989-07-21 JP JP1187507A patent/JPH0353353A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3637054B2 (ja) | キャッシュ／メインメモリのコンシステンシを維持するための装置及び方法 | |
| US4157586A (en) | Technique for performing partial stores in store-thru memory configuration | |
| JPH01269142A (ja) | 計算機システム | |
| JPH0353353A (ja) | 緩衝記憶装置 | |
| JPH02110646A (ja) | メモリの先行読出し装置 | |
| JPS5815877B2 (ja) | バツフア・メモリ制御方式 | |
| KR100348808B1 (ko) | 메모리간의 데이타 전송장치 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH03263143A (ja) | 緩衝記憶装置 | |
| JPH04264640A (ja) | 緩衝記憶装置 | |
| JPH04137150A (ja) | 緩衝記憶装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPS62274349A (ja) | デ−タ処理システム | |
| JPS62212751A (ja) | デ−タ処理装置 | |
| JPS63103342A (ja) | 主記憶制御装置 | |
| JPH02219144A (ja) | ライト・バックアクセス時間を短縮したキャッシュメモリ | |
| JPH03257555A (ja) | ストアバッファ装置 | |
| JPS6336441A (ja) | 先行読出し命令の書換え方式 | |
| JPS57162186A (en) | Patrol controlling system of main memory | |
| JPH04145553A (ja) | 緩衝記憶装置 | |
| JPH02188856A (ja) | メモリアクセス回路 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH08166905A (ja) | キャッシュメモリ制御方法 | |
| JPS61183758A (ja) | メモリ書込みチエツク回路 | |
| JPH07105098A (ja) | 命令キャッシュのリプレース装置 |